CN114649324A - 半导体装置以及半导体模块 - Google Patents

半导体装置以及半导体模块 Download PDF

Info

Publication number
CN114649324A
CN114649324A CN202111542079.7A CN202111542079A CN114649324A CN 114649324 A CN114649324 A CN 114649324A CN 202111542079 A CN202111542079 A CN 202111542079A CN 114649324 A CN114649324 A CN 114649324A
Authority
CN
China
Prior art keywords
circuit
plan
module
view
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111542079.7A
Other languages
English (en)
Inventor
深泽美纪子
后藤聪
吉见俊二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN114649324A publication Critical patent/CN114649324A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/665—Bias feed arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7209—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched from a first band to a second band

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明提供能够提高散热特性的半导体装置。在俯视第一部件的第一面时，在第一面的内部区域配置有多个电路模块。第二部件与第一部件的第一面面接触地接合。第二部件包含至少一个电路模块。导体突起从第二部件向与第一部件侧相反的一侧突出。第二部件的电路模块中的一个电路模块构成第一放大电路，该第一放大电路包含相互并联连接的多个第一晶体管。在俯视时，第一部件的多个电路模块中的至少一个电路模块与第二部件中的至少一个电路模块重叠。

Description

半导体装置以及半导体模块
技术领域
本发明涉及半导体装置以及半导体模块。
背景技术
在用于移动体通信、卫星通信等的电子设备中，设置有将高频信号的收发功能一体化的RF前端模块。RF前端模块具备具有高频放大功能的单片微波集成电路元件(MMIC)、控制高频放大电路的控制IC、开关IC、双工器等。
在下述的专利文献1中公开有通过在MMIC上层叠控制IC而小型化的高频模块。专利文献1中公开的高频模块包含搭载在模块基板上的MMIC、以及层叠在MMIC上的控制IC。MMIC的电极、控制IC的电极以及模块基板上的电极通过引线键合电连接。
专利文献1：美国专利申请公开第2015/0303971号说明书
高频放大电路例如使用异质结双极晶体管(HBT)。HBT因在动作中产生集电极损耗而发热。由发热引起的HBT的温度上升作用于使集电极电流进一步增大的方向。若满足该正反馈的条件，则HBT达到热失控。为了避免HBT的热失控，限制HBT的输出电力的上限值。
为了实现高频放大电路的高输出化，期望提高来自包含HBT等的半导体装置的散热特性。在专利文献1中公开的高频模块中，难以满足针对近年来的高频放大电路的高输出化的需求。
发明内容
本发明的目的在于提供能够提高散热特性的半导体装置以及半导体模块。
根据本发明的一个观点，提供一种半导体装置，具备：
第一部件，具有第一面，并包含俯视上述第一面时配置于上述第一面的内部区域的多个电路模块；
第二部件，与上述第一部件的上述第一面面接触地接合，且包含至少一个电路模块；以及
导体突起，从上述第二部件向与上述第一部件侧相反的一侧突出，
上述第二部件的电路模块中的一个电路模块构成第一放大电路，上述第一放大电路包含相互并联连接的多个第一晶体管，
在俯视时，上述第一部件的多个电路模块中的至少一个电路模块与上述第二部件中的至少一个电路模块重叠。
根据本发明的另一观点，提供一种半导体模块，具备：
第一部件，具有第一面，并包含俯视上述第一面时配置于上述第一面的内部区域的多个电路模块；
第二部件，与上述第一部件的上述第一面面接触地接合，且包含至少一个电路模块；
第一导体突起，从上述第一部件的上述第一面突出；
第二导体突起，从上述第二部件向与上述第一导体突起相同的方向突出；以及
模块基板，安装有上述第一部件和上述第二部件，
上述第二部件的电路模块中的一个电路模块构成第一放大电路，上述第一放大电路包含相互并联连接的多个第一晶体管，
在俯视时，上述第一部件的多个电路模块中的至少一个电路模块与上述第二部件中的至少一个电路模块重叠，
在俯视时相互重叠的上述第一部件的电路模块和上述第二部件的电路模块经由上述第一导体突起、上述第二导体突起以及设置于上述模块基板的布线相互连接。
在第一晶体管中产生的热量通过从第一晶体管到第一部件的导热路径和经由导体突起的导热路径这两个导热路径传导。因此，能够提高从第一晶体管的散热特性。
附图说明
图1是包含第一实施例的半导体装置的高频模块的框图。
图2是表示第一实施例的高频模块的电路部件的俯视时的位置关系的图。
图3是第一实施例的半导体装置的示意剖视图。
图4A是构成第一实施例的半导体装置的第一放大电路的多个单元的各自的等效电路图，图4B是构成形成于第二部件的第一放大电路的一个单元的示意剖视图。
图5A是表示俯视第一实施例的半导体装置的第一面时的各电路模块的面内的分布的示意图，图5B是表示构成第一放大电路的多个晶体管的俯视时的配置的图。
图6A至图6F的附图是制造中途阶段中的半导体装置的剖视图。
图7A至图7C的附图是制造中途阶段中的半导体装置的剖视图，图7D是完成后的半导体装置的剖视图。
图8是第一实施例的一个变形例的半导体模块的剖视图。
图9是表示俯视第二实施例的半导体装置的第一面时的各电路模块的面内的分布的示意图。
图10A是表示俯视第三实施例的半导体装置的第一面时的各电路模块的面内的分布的示意图，图10B是第三实施例的半导体装置的示意剖视图。
图11是表示俯视第四实施例的半导体装置的第一面时的各电路模块的面内的分布的示意图。
具体实施方式
[第一实施例]
参照图1至图7D的附图，对第一实施例的半导体装置进行说明。以下说明的第一实施例的半导体装置是高频功率放大器。
图1是包含第一实施例的半导体装置30的高频模块20的框图。该高频模块20包含第一实施例的半导体装置30、输出匹配电路76、多个双工器70、天线开关72、两个接收用的频带选择开关73、两个低噪声放大器71、接收用的输出端子选择开关74以及第二控制电路75。这些电路部件倒装安装于模块基板。该高频模块20具有进行频分双工(FDD)方式的收发的功能。
半导体装置30包含第一部件31和与第一部件31接合的第二部件32。例如，第一部件31由元素半导体系统统构成，第二部件32由化合物半导体构成。在第一部件31形成有输入开关43、第一控制电路42以及频带选择开关41。在第二部件32形成有由第一放大电路51和第二放大电路52构成的两级结构的高频放大电路50、以及偏置电路53。第二放大电路52是初级放大电路，第一放大电路51是末级放大电路。在图1中，对设置于第一部件31的电路模块标注有相对较浅的阴影线，对设置于第二部件32的电路模块标注有相对较深的阴影线。偏置电路53根据来自第一控制电路42的控制信号，对第一放大电路51以及第二放大电路52供给偏置电流。
输入开关43的两个输入接点分别连接到设置于模块基板的高频信号输入端子IN1、IN2。从两个高频信号输入端子IN1、IN2输入高频信号。输入开关43从两个输入接点选择一个接点，并使被输入到选择出的接点的高频信号输入至高频放大电路50。
在高频放大电路50中放大后的高频信号通过输出匹配电路76输入至频带选择开关41的一个输入接点。频带选择开关41从多个输出接点选择一个接点，并使在高频放大电路50中放大后的高频信号从选择出的输出接点输出。
频带选择开关41的多个输出接点中的两个接点分别连接至设置于模块基板的辅助输出端子PAAUX1、PAAUX2。其他六个接点分别连接到按每个频带准备的多个双工器70的发送用输入端口。频带选择开关41具有从按每个频带准备的多个双工器70中选择一个双工器70的功能。
天线开关72具有电路侧的多个接点和天线侧的两个接点。天线开关72的多个电路侧的接点中的两个接点分别连接到发送信号输入端子TRX1、TRX2。电路侧的其他六个接点分别连接到多个双工器70的输入输出共享端口。天线侧的两个接点分别连接到天线端子ANT1、ANT2。天线端子ANT1、ANT2分别与天线连接。
天线开关72将两个天线侧的接点分别连接到从电路侧的多个接点选择出的两个接点。在使用一个频带进行通信的情况下，天线开关72连接电路侧的一个接点和天线侧的一个接点。在高频放大电路50中被放大并通过对应的频带用的双工器70的高频信号从被连接到选择出的天线侧的接点的天线发送。
两个接收用的频带选择开关73分别具有四个输入接点和一个输出接点。两个频带选择开关73中的每个频带选择开关73的四个输入接点中的三个接点分别连接到双工器70的接收用输出端口。两个频带选择开关73中的每个频带选择开关73的剩余的一个接点分别连接到辅助输入端子LNAAUX1、LNAAUX2。
两个接收用的频带选择开关73的输出接点分别连接到两个低噪声放大器71。两个接收用的频带选择开关73分别使通过双工器70的接收信号输入至低噪声放大器71。
输出端子选择开关74的两个电路侧的接点分别连接到两个低噪声放大器71的输出端口。输出端子选择开关74的三个端子侧的接点分别连接到接收信号输出端子LNAOUT1、LNAOUT2、LNAOUT3。在低噪声放大器71中放大后的接收信号从在输出端子选择开关74中选择的接收信号输出端子输出。
从设置于模块基板的电源端子VCC1、VCC2，分别对第一放大电路51以及第二放大电路52施加电源电压。
第一控制电路42连接到电源端子VIO1、控制信号端子SDATA1以及时钟端子SCLK1。第一控制电路42基于对控制信号端子SDATA1给予的控制信号来控制偏置电路53、输入开关43以及频带选择开关41。
第二控制电路75连接到电源端子VIO2、控制信号端子SDATA2以及时钟端子SCLK2。第二控制电路75基于对控制信号端子SDATA2给予的控制信号来控制低噪声放大器71、接收用的频带选择开关73以及输出端子选择开关74。
在模块基板还设置有电源端子VBAT以及漏极电压端子VDD2。从电源端子VBAT对高频放大电路50的偏置电路以及第一控制电路42供给电源。从漏极电压端子VDD2对低噪声放大器71施加电源电压。
图2是表示第一实施例的高频模块20的电路部件的俯视时的位置关系的图。在模块基板21安装有半导体装置30、多个双工器70、低噪声放大器71、天线开关72以及其他表面安装型的多个无源部件。在俯视时，半导体装置30的第一部件31比第二部件32大，包含第二部件32。
在第一部件31形成有频带选择开关41、第一控制电路42以及输入开关43。在图2中，用虚线包围示出配置频带选择开关41、第一控制电路42以及输入开关43等电路模块的区域。在这里，所谓的“电路模块”意味着为了实现某个功能而构成的半导体元件、无源元件等多个电路元件、以及将这些电路元件相互连接的布线的集合体。一般而言，按每个电路模块进行电路设计，并按每个电路模块布局在半导体基板上。
输出匹配电路76由配置于模块基板内的电感器等无源元件和表面安装于模块基板的电容器等构成。构成输出匹配电路76的电感器配置于在俯视时与半导体装置30重叠的位置。在本说明书中，“在俯视时，两个部件重叠”状态包含一个部件包含另一个部件的状态、一个部件的一部分与另一个部件的一部分重叠的状态以及两个部件的外周线一致的状态。
图3是第一实施例的半导体装置30的示意剖视图。第一部件31包含基板311、配置在基板311上的多层布线结构312、以及覆盖多层布线结构312的表面的第一部件保护膜313。基板311包含元素半导体系统的半导体部分。作为基板311，例如使用硅基板或绝缘体上硅(SOI)基板。频带选择开关41(图1)、第一控制电路42(图1)以及输入开关43(图1)由形成于基板311的表层部的半导体元件以及多层布线结构312内的布线构成。在图3中，用虚线包围示出形成输入开关43的区域。将第一部件31的最外表面称为第一面31A。第一部件保护膜313的上表面相当于第一面31A。
第二部件32与第一部件31的第一面31A面接触并接合。在第二部件32形成有第一放大电路51(图1)、第二放大电路52(图1)以及偏置电路53(图1)。在图3中，用虚线包围示出配置有第二放大电路52的区域。
在第一面31A上配置有层间绝缘膜67以覆盖第二部件32。在层间绝缘膜67的规定位置设置有多个开口。在层间绝缘膜67上，配置有多个焊盘62、63以及多个布线61。存在将配置多个焊盘62、63以及多个布线61的布线层称为再布线层的情况。存在将再布线层内的布线61称为再布线的情况。
布线61通过设置于层间绝缘膜67的开口，经由多层布线结构312内的布线315与输入开关43连接，并且通过设置于层间绝缘膜67的其他开口与第二放大电路52连接。即，形成于第一部件31的输入开关43和形成于第二部件32的第二放大电路52经由再布线层的布线61直接电连接。在这里，所谓的“直接电连接”意味着不经由晶体管等有源元件地电连接。例如，经由仅由阻抗匹配电路等无源元件构成的电路连接的情况包含于“直接电连接”的情况。再布线层所包含的其他布线例如用于第一控制电路42(图1)与偏置电路53(图1)的连接等。
在俯视时，焊盘62包含于第二部件32，与形成于第二部件32的电路连接。除了焊盘62以外，还配置有在俯视时包含于第二部件32的其他焊盘。在俯视时，焊盘63配置于第二部件32的外侧，通过设置于层间绝缘膜67的开口，经由多层布线结构312内的布线316，与形成于第一部件31的输入开关43连接。除了焊盘63以外，在俯视时，在第二部件32的外侧配置有其他焊盘。
在层间绝缘膜67上配置有保护膜68以覆盖再布线层。在保护膜68，设置有使焊盘62、63的各自的上表面的部分区域露出的开口。在焊盘62、63上，分别配置有导体突起82、83。导体突起82包含与焊盘62连接的Cu柱82A和配置在Cu柱82A的上表面的焊料层82B。这样结构的导体突起82被称为Cu柱凸块。
此外，也可以以提高紧贴性为目的，在Cu柱82A的底面配置凸块下金属层。其他导体突起83也具有与导体突起82相同的层叠结构。此外，导体突起82、83等也可以代替Cu柱凸块，使用Au凸块、焊球凸块、竖立在焊盘上的导体柱等。如Au凸块那样，未载置焊料层的凸块也被称为柱(Pillar)。竖立在焊盘上的导体柱也被称为立柱(Post)。
导体突起82例如用于图1所示的电源端子VCC1与第一放大电路51的连接、电源端子VCC2与第二放大电路52的连接、第一放大电路51与输出匹配电路76的连接。并且，导体突起82用于第二部件32内的接地导体与模块基板的接地导体的连接。
导体突起83例如用于图1所示的输入开关43与高频信号输入端子IN1、IN2的连接、第一控制电路42与电源端子VIO1、控制信号端子SDATA1以及时钟端子SCLK1的连接、频带选择开关41与输出匹配电路76、多个双工器70等的连接。
图4A是构成第一实施例的半导体装置的第一放大电路51(图1)的多个单元中的每个单元的等效电路图。第一放大电路51由相互并联连接的多个单元构成。此外，第二放大电路52(图1)也具有与第一放大电路51相同的电路结构。然而，构成第二放大电路52的单元的个数少于构成第一放大电路51的单元的个数。
各单元包含晶体管Q、输入电容器Cin以及镇流电阻元件Rb。晶体管Q的基极经由输入电容器Cin与高频信号输入布线105RF连接。并且，晶体管Q的基极经由镇流电阻元件Rb与基极偏置布线104BB连接。晶体管Q的发射极接地。晶体管Q的集电极与集电极布线104C连接。经由集电极布线104C对晶体管Q的集电极施加电源电压，并且放大后的高频信号从集电极输出。
图4B是构成形成于第二部件32的第一放大电路51(图1)的一个单元的示意剖视图。第二部件32包含基底半导体层101。通过基底半导体层101与第一部件31面接触，第二部件32与第一部件31接合。基底半导体层101被划分为导电区域101A和元件分离区域101B。基底半导体层101例如使用GaAs。导电区域101A由n型GaAs形成，元件分离区域101B通过向n型GaAs层离子注入绝缘化杂质而形成。
在导电区域101A上，配置有晶体管Q。晶体管Q包含从导电区域101A开始依次层叠的集电极层102C、基极层102B以及发射极层102E。发射极层102E配置在基极层102B的部分区域上。作为一个例子，集电极层102C由n型GaAs形成，基极层102B由p型GaAs形成，发射极层102E由n型InGaP形成。即，晶体管Q是异质结双极晶体管。
在基极层102B上配置有基极电极103B，基极电极103B与基极层102B电连接。在发射极层102E上配置有发射极电极103E，发射极电极103E与发射极层102E电连接。在导电区域101A上配置有集电极电极103C。集电极电极103C经由导电区域101A与集电极层102C电连接。
在基底半导体层101上配置有第一层层间绝缘膜111，以覆盖晶体管Q、集电极电极103C、基极电极103B以及发射极电极103E。第一层层间绝缘膜111例如由SiN等无机绝缘材料形成。在层间绝缘膜111的规定位置设置有多个开口。
在层间绝缘膜111上，配置有第一层发射极布线104E、基极布线104B、集电极布线104C、基极偏置布线104BB。并且，在层间绝缘膜111上配置有镇流电阻元件Rb。发射极布线104E通过设置于层间绝缘膜111的开口与发射极电极103E连接。基极布线104B通过设置于层间绝缘膜111的其他开口与基极电极103B连接。集电极布线104C通过设置于层间绝缘膜111的其他开口与集电极电极103C连接。
基极布线104B延伸到未配置晶体管Q的区域，基极布线104B的前端与镇流电阻元件Rb的一个端部重叠。在重叠的部分，基极布线104B与镇流电阻元件Rb电连接。镇流电阻元件Rb的另一个端部与基极偏置布线104BB重叠。在重叠的部分，镇流电阻元件Rb与基极偏置布线104BB电连接。
在层间绝缘膜111上配置有第二层层间绝缘膜112，以覆盖第一层发射极布线104E、基极布线104B、基极偏置布线104BB以及镇流电阻元件Rb。第二层层间绝缘膜112也由SiN等无机绝缘材料形成。
在层间绝缘膜112上，配置有第二层发射极布线105E以及高频信号输入布线105RF。第二层发射极布线105E通过设置于层间绝缘膜112的开口与第一层发射极布线104E连接。在俯视时，高频信号输入布线105RF的一部分与第一层基极布线104B重叠。在两者的重叠区域形成输入电容器Cin。
配置有第三层层间绝缘膜67，以覆盖第二层发射极布线105E以及高频信号输入布线105RF。第三层层间绝缘膜67例如由聚酰亚胺等有机绝缘材料形成。此外，如图3所示，第三层层间绝缘膜67扩展到第一部件31上。
在第三层层间绝缘膜67上配置有焊盘62。焊盘62通过设置于层间绝缘膜67的开口与第二层发射极布线105E连接。
图5A是表示俯视第一实施例的半导体装置30的第一面31A(图3)时的各电路模块的面内的配置的示意图。形成于第一部件31的多个电路模块分别构成图1所示的频带选择开关41、第一控制电路42以及输入开关43。在俯视第一面31A时，这些电路模块配置于第一面31A的内部区域。在图5A中，示出构成输入开关43的电路模块以及构成第一控制电路42的电路模块。在图5A中，对形成于第一部件31的电路模块标注向右下倾斜的阴影线。
形成于第二部件32的多个电路模块分别构成末级第一放大电路51、初级第二放大电路52以及偏置电路53。
图5B是表示构成第一放大电路51的多个晶体管Q(图4A、图4B)的俯视时的配置的图。多个晶体管Q分别包含集电极层102C以及基极层102B。在俯视时，集电极层102C的外周线与基极层102B的外周线几乎一致。在俯视时，发射极层102E(图4B)包含于基极层102B。晶体管Q分别具有在俯视时在一个方向(在图5B中为上下方向)较长的形状。多个晶体管Q的各自的长边方向平行，多个晶体管Q排列配置在与长边方向正交的方向(在图5B中为左右方向)。
多个晶体管Q分布在区域55内。将多个晶体管Q所分布的区域55例如定义为在俯视时包含多个晶体管Q的最小的凸多边形。
也可以在与晶体管Q所排列的方向正交的方向上，配置多列由多个晶体管Q构成的晶体管列。在该情况下，将包含多个晶体管列所包含的所有晶体管Q的最小的凸多边形定义为分布多个晶体管Q的区域55。
如图5A所示，在构成第一放大电路51的电路模块内，配置有分布多个晶体管Q的区域55。导体突起82E、82C分别与多个晶体管Q的发射极以及集电极连接。在俯视时，发射极用的导体突起82E包含分布多个晶体管Q的区域55。在构成第一放大电路51的电路模块内，还配置有图4A和图4B所示的输入电容器Cin以及镇流电阻元件Rb。
在俯视时，构成第二放大电路52的电路模块与构成输入开关43的电路模块重叠，在俯视时，构成偏置电路53的电路模块与构成第一控制电路42的多个电路模块中的一部分电路模块重叠。例如，第一控制电路42包含输出控制对第一放大电路51供给的偏置电流的电流的电路模块、构成熔断器阵列的电路模块等。在本实施例中，在俯视时，输出控制对第一放大电路51供给的偏置电流的电流的电路模块与构成偏置电路53的电路模块重叠。在本说明书中，“在俯视时，两个电路模块重叠”的状态包含一个电路模块所占用的区域包含另一个电路模块所占用的区域的状态、一个电路模块所占用的区域的一部分与另一个电路模块所占用的区域的一部分重叠的状态、以及两个电路模块各自所占用的区域的外周线一致的状态。此外，一个电路模块包含多个半导体元件、多个无源元件以及连接这些元件的布线作为构成要素，只有构成要素布线与另一个电路模块重叠的状态也可以是两个电路模块重叠的状态。
输入开关43与第二放大电路52经由再布线层内的布线61(图3)直接电连接。第一控制电路42与偏置电路53经由再布线层内的其他布线64直接电连接。在俯视时，布线61、64与第二部件32的边缘交叉。
接下来，参照图6A至图7D的附图，对第一实施例的半导体装置30的制成方法进行说明。图6A至图7C的附图是制造中途阶段的半导体装置30的剖视图，图7D是完成后的半导体装置30的剖视图。
如图6A所示，在GaAs等化合物半导体的单晶的母基板200上外延生长剥离层201，并在剥离层201上形成元件形成层202。在元件形成层202，形成有图4B所示的第二部件32的晶体管Q、第一层布线层、第二层布线层等。这些电路元件以及布线层通过一般的半导体工序形成。在图6A中，对于形成于元件形成层202的元件结构省略记载。在该阶段，元件形成层202未分离成单独的第二部件32。
接下来，如图6B所示，将抗蚀剂图案(未图示)作为蚀刻掩模，来图案化元件形成层202(图5A)以及剥离层201。在该阶段，元件形成层202(图5A)被分离为每个第二部件32。
接下来，如图6C所示，在分离后的第二部件32上粘贴连结支承体204。由此，多个第二部件32经由连结支承体204相互连结。此外，也可以在图6B的图案化工序中留下作为蚀刻掩模使用的抗蚀剂图案，使第二部件32与连结支承体204之间夹有抗蚀剂图案。
接下来，如图6D所示，对母基板200以及第二部件32选择性地蚀刻剥离层201。由此，第二部件32以及连结支承体204从母基板200剥离。为了选择性地蚀刻剥离层201，使用蚀刻耐性与母基板200以及第二部件32均不同的化合物半导体作为剥离层201。
如图6E所示，准备形成有设置于第一部件31(图3)的输入开关43以及多层布线结构312(图3)等的基板210。在该阶段，基板210未分离成单独的第一部件31。
如图6F所示，将第二部件32接合于基板210。第二部件32与基板210的接合通过范德华键或氢键进行。此外，也可以通过静电力、共价键、共晶合金键等将第二部件32接合于基板210。例如，在基板210的表面的一部分由Au形成的情况下，也可以通过使第二部件32紧贴于Au区域并加压，来接合两者。
接下来，如图7A所示，从第二部件32剥离连结支承体204。在剥离连结支承体204后，如图7B所示，在基板210以及第二部件32上形成层间绝缘膜67以及再布线层。再布线层包含布线61、焊盘62、63(图3)等。
接下来，如图7C所示，在再布线层上形成保护膜68，并在保护膜68的规定位置形成开口。之后，在开口内以及保护膜68上，形成导体突起82。在形成导体突起82的同时，也形成其他导体突起83(图3)等。
最后，如图7D所示，切割基板210。由此，得到半导体装置30。
接下来，对第一实施例的优异效果进行说明。
在第一实施例的半导体装置30中，第一放大电路51的晶体管Q(图5B)成为最大的发热源。因此，配置有多个晶体管Q的区域55的温度上升。在第一实施例中，如图3所示，第二部件32与第一部件31面接触并接合，形成与第一部件31和第二部件32的界面交叉并从第二部件32朝向第一部件31的导热路径。在多个晶体管Q中产生的热量通过该导热路径传导至第一部件31。也可以在俯视时与第二部件32重叠的区域的第一部件保护膜313(图3)设置开口，并向开口内填充金属。根据该结构，由于第二部件32与金属部分接触，所以能够降低导热路径的热阻。
从第二部件32传导至第一部件31的热量扩散到第一部件31内。扩散到第一部件31内的热量从第一部件31的表面散热到外部。在将半导体装置30安装于模块基板的状态下，当被模塑树脂覆盖时，热量从第一部件31传导至模塑树脂。
并且，导体突起82(图3)作为从第二部件32到模块基板的导热路径发挥作用。这样，形成从第二部件32朝向模块基板的导热路径和从第二部件32朝向第一部件31的导热路径这两个路径。因此，能够提高从第二部件32的散热特性。为了获得提高散热特性的充分的效果，优选第一部件31的基板311的半导体部分使用热传导率高于形成配置于第二部件32的半导体元件的化合物半导体的半导体，例如Si、Ge等元素半导体。另外，作为形成于第二部件32的半导体元件，为了放大高频信号，优选使用电子移动度高于第一部件31的基板311的半导体部分的化合物半导体系统的半导体元件。
在第一实施例中，如图3以及图5A所示，构成经由再布线层内的布线61直接电连接的输入开关43以及第二放大电路52中的每一个的电路模块彼此在俯视时重叠。同样地，如图5A所示，构成经由再布线层内的布线64直接连接的第一控制电路42和偏置电路53中的每个电路的电路模块彼此在俯视时重叠。
一般而言，若将第一部件31的电路模块和第二部件32的电路模块重叠，则由相互重叠的两个电路模块构成的电子电路彼此容易电磁干扰。在直接电连接的两个电路之间，即使产生电磁干扰，干扰对电子电路的动作的影响也较小。例如，即使将构成输入开关43的电路模块和构成第二放大电路52的电路模块重叠配置，电磁干扰的影响也较小。同样地，即使将构成第一控制电路42的电路模块和构成偏置电路53的电路模块重叠地配置，电磁干扰的影响也较小。在第一实施例中，由于将分别构成直接电连接的两个电路的电路模块配置为在俯视时重叠，所以缓和电路整体的电磁干扰的影响。
另外，通过将第一部件31的电路模块和第二部件32的电路模块配置为在俯视时重叠，能够减小半导体装置30的俯视时的尺寸。这样，在第一实施例中，能够较小地抑制由两个电路模块间的电磁干扰引起的影响，并且实现半导体装置30的小型化。
接下来，对第一实施例的变形例进行说明。
在第一实施例中，对于输入开关43与第二放大电路52之间的阻抗匹配电路未特别说明，但也可以在两者之间插入阻抗匹配电路。该阻抗匹配电路可以形成于第一部件31，也可以形成于第二部件32。阻抗匹配电路通常由电容器、电感器等无源元件构成，不包含晶体管等有源元件。因此，即使在输入开关43与第二放大电路52经由阻抗匹配电路连接的情况下，也可称为两者直接电连接。
另外，也存在被插入至输入开关43与第二放大电路52之间的阻抗匹配电路与第二放大电路52一起配置于一个电路模块的情况。此时，将构成阻抗匹配电路以及第二放大电路52的电路模块与构成输入开关43的电路模块配置为在俯视时重叠即可。
接下来，参照图8对第一实施例的其他变形例进行说明。
图8是本变形例的半导体模块20的剖视图。在第一实施例(图3)中，输入开关43和第二放大电路52经由再布线层内的布线61直接电连接。与此相对，在图8所示的变形例中，输入开关43与第二放大电路52经由模块基板21内的布线26直接电连接。
具体而言，第一导体突起84从第一部件31的第一面31A突出。第二导体突起85从第二部件32向与第一导体突起84相同的方向突出。半导体装置30以使第一导体突起84以及第二导体突起85与模块基板21对置的姿势安装于模块基板21。第一导体突起84与输入开关43连接，第二导体突起85与第二放大电路52连接。
并且，第一导体突起84以及第二导体突起85分别通过焊料固定于配置于模块基板21的表面的焊盘24、25。两个焊盘24、25经由模块基板21内的布线26相互连接。
如图8所示的变形例那样，也可以将在俯视时相互重叠的第一部件31的电路模块和第二部件32的电路模块经由模块基板21内的布线26直接电连接。
在第一实施例中，将半导体装置30搭载于频分双工(FDD)方式的高频模块20(图1)，但也可以搭载于时分双工(TDD)方式的高频模块。
在将半导体装置30搭载于TDD方式的高频模块的情况下，代替频带选择开关41(图1)使用收发切换开关。收发切换开关具有两个接点和一个公共端子。两个接点中的一个接点经由输出匹配电路76(图1)连接到第一放大电路51，另一方接点连接到用于放大接收信号的低噪声放大器71(图1)、或经由接收用的频带选择开关73(图1)连接到低噪声放大器71。公共端子经由滤波器连接到天线端子。
[第二实施例]
接下来，参照图9对第二实施例的半导体装置进行说明。以下，对于与参照图1至图7D的附图说明的第一实施例的半导体装置共用的结构省略说明。
图9是表示俯视第二实施例的半导体装置30的第一面31A(图3)时的各电路模块的面内的配置的示意图。在第二实施例中，在第一部件31，形成有熔断器阵列44、熔断器写入读出电路45以及元件特性测定电路46。在图9中，对形成于第一部件31的电路模块标注向右下倾斜的阴影线。
熔断器阵列44由多个熔断器构成。熔断器写入读出电路45进行向熔断器阵列44的各熔断器的写入(熔断器的切断)、以及熔断器的导通切断状态的读出。熔断器阵列44的导通切断状态例如以补偿半导体装置30的特性的制造上的偏差的目的，在半导体工序完成后设定。对熔断器阵列44的写入在产品出厂前进行。另外，熔断器阵列44的导通切断状态的读出在开始对半导体装置30的电源供给之后进行，读出结果被利用读出结果的各电路的锁定电路保持。因此，在第一放大电路51以及第二放大电路52进行放大动作期间，熔断器阵列44以及熔断器写入读出电路45不动作。
元件特性测定电路46是为了测定半导体装置30的各元件的特性而设定的。元件特性测定电路46例如用于构成半导体装置30的各元件的特性的评价、检查好坏等目的。因此，在第一放大电路51以及第二放大电路52进行放大动作期间，元件特性测定电路46不动作。
像这样，在第二实施例中，在俯视时，构成第一放大电路51的电路模块与第一部件31的多个电路模块中的在第一放大电路51的动作中未动作的电路模块重叠。
接下来，对第二实施例的优异效果进行说明。
与构成第一放大电路51的电路模块在俯视时重叠的第一部件31的电路模块在第一放大电路51的动作中不动作。因此，在俯视时与第一放大电路51重叠的第一部件31的电路模块不会给第一放大电路51的动作带来影响。反过来，第一放大电路51不会给与构成第一放大电路51的电路模块在俯视时重叠的第一部件31的电路模块的动作带来影响。因此，在第二实施例中也与第一实施例相同，能够较小地抑制由第一部件31的电路模块与第二部件32的电路模块之间的电磁干扰带来的影响，并且实现半导体装置30的小型化。
[第三实施例]
接下来，参照图10A以及图10B对第三实施例的半导体装置进行说明。以下，对于与参照图1至图7D的附图说明的第一实施例的半导体装置共用的结构省略说明。
图10A是表示俯视第三实施例的半导体装置30的第一面31A(图3)时的各电路模块的面内的配置的示意图。在第三实施例中，在第一部件31形成有数字电路47。在图10A中，对形成于第一部件31的电路模块标注向右下倾斜的阴影线。数字电路47解码从外部的电路输入的数字信号，例如指令信号、数据等，转换为模拟信号，并赋予给第一控制电路42(图1)等。第一控制电路42根据从数字电路47输入的模拟信号，来控制偏置电路53、输入开关43以及频带选择开关41。
在俯视时，构成数字电路47的电路模块与构成第一放大电路51的电路模块重叠。
图10B是表示第三实施例的半导体装置30的示意剖视图。通过形成于第一部件31的基板311的表层部的半导体元件、以及多层布线结构312内的多个布线构成数字电路47。在俯视时，第二部件32的第一放大电路51与数字电路47重叠。在构成第一放大电路51的电路模块与构成数字电路47的电路模块之间，配置有金属膜317。金属膜317例如配置于多层布线结构312内的任意的布线层。
金属膜317经由多层布线结构312内的布线318以及再布线层内的布线65连接到第二部件32的接地导体。此外，也可以经由模块基板内的布线，将金属膜317连接到第二部件32的接地导体。金属膜317作为将数字电路47和第一放大电路51相互电磁屏蔽的电磁屏蔽导体发挥作用。
接下来，对第三实施例的优异效果进行说明。
在第三实施例中，数字电路47和第一放大电路51通过金属膜317相互屏蔽。因此，即使使构成数字电路47的电路模块和构成第一放大电路51的电路模块在俯视时相互重叠地配置，也难以产生两者之间的电磁干扰。因此，在第三实施例中也与第一实施例相同，能够较小地抑制由第一部件31的电路模块与第二部件32的电路模块之间的电磁干扰带来的影响，并且实现半导体装置30的小型化。
此外，在将构成第一部件31内的模拟电路的电路模块与构成第一放大电路51的电路模块配置为在俯视时重叠的情况下，模拟电路的动作速度因被赋予接地电位的金属膜317与模拟电路之间的寄生电容而降低。在第三实施例中，由于在俯视时与金属膜317重叠的电路模块构成数字电路47，所以不产生模拟电路的动作速度的降低。
为了不产生第二部件32的第一放大电路51的动作速度的降低，优选使下降到接地电位的金属膜317远离第二部件32。例如，优选使金属膜317与第二部件32的厚度方向的间隔比构成数字电路47的多层布线结构312内的布线与金属膜317的厚度方向的间隔的最小值宽。
[第四实施例]
接下来，参照图11对第四实施例的半导体装置进行说明。以下，对于与参照图1至图7D的附图说明的第一实施例的半导体装置共用的结构省略说明。
图11是表示俯视第四实施例的半导体装置30的第一面31A(图3)时的各电路模块的面内的配置的示意图。在第四实施例中，在第一部件31形成有周期信号动作电路48。在图11中，形成于第一部件31的电路模块标注向右下倾斜的阴影线。在俯视时，构成第二部件32的第一放大电路51的电路模块与构成第一部件31的周期信号动作电路48的电路模块重叠。周期信号动作电路48例如包含根据周期性地变化的时钟信号动作的数字电路、周期性地反复开关的打开关闭进行升压动作的电荷泵电路等。
构成第二部件32的第二放大电路52的电路模块不与第一部件31的任何电路模块重叠。
接下来，对第四实施例的优异效果进行说明。
根据周期性地变化的信号动作的周期信号动作电路48容易产生杂波。在周期信号动作电路48中产生的杂波容易与在俯视时与构成周期信号动作电路48的电路模块重叠的第二部件32的电路模块耦合。一般而言，在二级结构的高频放大电路中，设计为增大初级放大电路的增益，在末级放大电路中，抑制增益获得大输出。
若杂波与初级第二放大电路52耦合，则杂波在增益较大的第二放大电路52中被放大，进一步在第一放大电路51中也被放大。因此，第一放大电路51的输出信号的杂波成分增大。在第四实施例中，由于在俯视时构成第二放大电路52的电路模块与构成周期信号动作电路48的电路模块不重叠，所以防止杂波成分在初级第二放大电路52以及末级第一放大电路51双方被放大并输出。
由于在俯视时构成周期信号动作电路48的电路模块与构成第一放大电路51的电路模块重叠，所以存在在周期信号动作电路48中产生的杂波与第一放大电路51耦合的情况。输入至第一放大电路51的信号由于被第二放大电路52放大，所以信号电平升高到某个程度。因此，即使杂波耦合到第一放大电路51，杂波成分对放大对象的高频信号的影响也较小。另外，耦合到第一放大电路51的杂波成分不会被增益较大的初级第二放大电路52放大。
通过使构成第一放大电路51的电路模块和构成周期信号动作电路48的电路模块在俯视时重叠，能够减少杂波的影响，并且实现半导体装置30的小型化。
接下来，对第四实施例的变形例进行说明。
在第四实施例中，使构成第一部件31的周期信号动作电路48的电路模块在俯视时重叠于构成第一放大电路51的电路模块，但也可以使第一部件31的其他电路模块与构成第一放大电路51的电路模块重叠。在这种情况下，构成第二放大电路52的电路模块不与构成第一部件31的任何电路模块重叠。在该结构中，即使在第一部件31的电路模块中产生的噪声耦合到第一放大电路51，噪声成分对输出信号的影响也较小。因此，与第四实施例相同，能够减少噪声的影响，并且实现半导体装置30的小型化。
[第五实施例]
接下来，对第五实施例的半导体装置进行说明。以下，对于与参照图1至图7D的附图说明的第一实施例的半导体装置共用的结构省略说明。
在第一实施例中，对电路模块彼此的俯视时的重叠进行了说明。第五实施例的半导体装置不仅在电路模块上具有特征，其特征还在于连接不同的电路模块的布线的俯视时的重叠。
包括构成某个电路的电路模块和与该电路直接连接的同一部件内的布线在内，称为放大电路模块。在第五实施例中，在俯视时，分别包含相互直接连接的第一部件31的电路和第二部件32的电路的放大电路模块彼此重叠。
例如，在第一实施例中，在俯视时，构成直接电连接的输入开关43以及第二放大电路52中的每一个的电路模块彼此重叠。与此相对，在第五实施例中，在俯视时，构成输入开关43的电路模块以及与输入开关43直接连接的第一部件31内的布线中的至少一方与构成第二放大电路52的电路模块以及与第二放大电路52直接连接的第二部件32内的布线中的至少一方相互重叠。
接下来，对第五实施例的优异效果进行说明。
在第五实施例中也与第一实施例相同，能够较小地抑制由两个电路模块间的电磁干扰引起的影响，并且实现半导体装置30的小型化。进一步，能够提高布线的配置的自由度。
接下来，对第五实施例的变形例进行说明。
在第五实施例中，使分别包含相互直接连接的第一部件31的电路和第二部件32的电路的放大电路模块彼此在俯视时重叠。作为其他结构，也可以如第二实施例那样，包含第一放大电路51的放大电路模块与第一部件31的多个放大电路模块中的包含在第一放大电路51的动作中未动作的电路的放大电路模块在俯视时重叠。也可以如第三实施例那样，将包含数字电路47的放大电路模块和包含第一放大电路51的放大电路模块配置为在俯视时重叠，并在两者之间配置金属膜。也可以如第四实施例那样，使包含第一放大电路51的放大电路模块和包含周期信号动作电路48的放大电路模块在俯视时重叠。
接下来，对第五实施例的其他变形例进行说明。
在第五实施例以及上述变形例中，使包括即使产生电磁干扰给电路的动作带来的影响也较小的电路的放大电路模块彼此在俯视时相互重叠。作为其他结构，也可以使第一部件31的电路模块和与第二部件32的任意电路模块连接的布线在俯视时相互重叠。相反，也可以使第二部件32的电路模块和与第一部件31的任意电路模块连接的布线在俯视时相互重叠。在这种情况下，可获得实现半导体装置的小型化，并且提高散热特性这样的优异效果。进一步，能够提高布线的配置的自由度。
上述的各实施例是例示，当然能够进行在不同的实施例中示出的结构的部分置换或者组合。对于由多个实施例的同样的结构起到的同样的作用效果，不在每个实施例中依次提及。并且，本发明并不限定于上述的实施例。例如，对本领域技术人员来说当然能够进行各种变更、改进、组合等。
附图标记说明
20…高频模块；21…模块基板；24、25…焊盘；26…布线；30…半导体装置；31…第一部件；31A…第一面；32…第二部件；41…频带选择开关；42…第一控制电路；43…输入开关；44…熔断器阵列；45…熔断器写入读出电路；46…元件特性测定电路；47…数字电路；48…周期信号动作电路；50…高频放大电路；51…末级第一放大电路；52…初级第二放大电路；61…布线；62、63…焊盘；64、65…布线；67…层间绝缘膜；68…保护膜；70…双工器；71…低噪声放大器；72…天线开关；73…接收用的频带选择开关；74…输出端子选择开关；75…第二控制电路；76…输出匹配电路；82…导体突起；82A…Cu柱；82B…焊料层；83…导体突起；84…第一导体突起；85…第二导体突起；101…基底半导体层；101A…导电区域；101B…元件分离区域；103B…基极层；103C…集电极层；103E…发射极层；104B…基极电极；104BB…基极偏置布线；104C…集电极电极；104E…发射极电极；105E…发射极布线；105RF…高频信号输入布线；311…基板；312…多层布线结构；313…第一部件保护膜；315、316…多层布线结构内的布线；317…金属膜；318…多层布线结构内的布线。

Claims (6)

1.一种半导体装置，具备：
第一部件，具有第一面，并包含俯视上述第一面时配置于上述第一面的内部区域的多个电路模块；
第二部件，与上述第一部件的上述第一面面接触地接合，且包含至少一个电路模块；以及
导体突起，从上述第二部件向与上述第一部件侧相反的一侧突出，
上述第二部件的电路模块中的一个电路模块构成第一放大电路，上述第一放大电路包含相互并联连接的多个第一晶体管，
在俯视时，上述第一部件的多个电路模块中的至少一个电路模块与上述第二部件中的至少一个电路模块重叠。
2.根据权利要求1所述的半导体装置，其中，
还具备布线，上述布线连接俯视时相互重叠的上述第一部件的电路模块和上述第二部件的电路模块。
3.根据权利要求1所述的半导体装置，其中，
在俯视时与上述第一部件的电路模块重叠的上述第二部件的电路模块构成上述第一放大电路，
在俯视时，构成上述第一放大电路的电路模块与上述第一部件的多个电路模块中的在上述第一放大电路的动作中未动作的电路模块重叠。
4.根据权利要求1所述的半导体装置，其中，
在俯视时与上述第二部件的电路模块重叠的上述第一部件的电路模块是数字电路，
在当俯视时相互重叠的上述第一部件的电路模块和上述第二部件的电路模块之间，上述第一部件包含连接到地线的金属膜。
5.根据权利要求1所述的半导体装置，其中，
上述第二部件还包含第二放大电路，上述第二放大电路连接到上述第一放大电路的前段，
在俯视时与上述第一部件的电路模块重叠的上述第二部件的电路模块构成上述第一放大电路，在俯视时，构成上述第二放大电路的电路模块不与上述第一部件中的任何电路模块重叠。
6.一种半导体模块，具备：
第一部件，具有第一面，并包含俯视上述第一面时配置于上述第一面的内部区域的多个电路模块；
第二部件，与上述第一部件的上述第一面面接触地接合，且包含至少一个电路模块；
第一导体突起，从上述第一部件的上述第一面突出；
第二导体突起，从上述第二部件向与上述第一导体突起相同的方向突出；以及
模块基板，安装有上述第一部件和上述第二部件，
上述第二部件的电路模块中的一个电路模块构成第一放大电路，上述第一放大电路包含相互并联连接的多个第一晶体管，
在俯视时，上述第一部件的多个电路模块中的至少一个电路模块与上述第二部件中的至少一个电路模块重叠，
在俯视时相互重叠的上述第一部件的电路模块和上述第二部件的电路模块经由上述第一导体突起、上述第二导体突起、以及设置于上述模块基板的布线相互连接。
CN202111542079.7A 2020-12-18 2021-12-16 半导体装置以及半导体模块 Pending CN114649324A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020210056A JP2022096840A (ja) 2020-12-18 2020-12-18 半導体装置及び半導体モジュール
JP2020-210056 2020-12-18

Publications (1)

Publication Number Publication Date
CN114649324A true CN114649324A (zh) 2022-06-21

Family

ID=81992043

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111542079.7A Pending CN114649324A (zh) 2020-12-18 2021-12-16 半导体装置以及半导体模块

Country Status (3)

Country Link
US (1) US20220199484A1 (zh)
JP (1) JP2022096840A (zh)
CN (1) CN114649324A (zh)

Also Published As

Publication number Publication date
JP2022096840A (ja) 2022-06-30
US20220199484A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
US11437362B2 (en) Multi-cavity package having single metal flange
KR100993276B1 (ko) 반도체장치 및 전자 장치
US7453147B2 (en) Semiconductor device, its manufacturing method, and radio communication device
US20220108936A1 (en) Semiconductor module
KR100993579B1 (ko) 반도체장치 및 전자 장치
CN114696863B (zh) 高频模块
CN114696864B (zh) 高频模块
US11804450B2 (en) Semiconductor device and semiconductor module
CN114649324A (zh) 半导体装置以及半导体模块
JP2011176061A (ja) 半導体装置
CN114743965A (zh) 半导体装置
CN114628357A (zh) 半导体装置以及半导体模块
US20220199558A1 (en) Semiconductor device
CN114649276A (zh) 半导体装置
CN113395079B (zh) Rf电路模块及其制造方法
US20220109411A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination