CN114743965A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN114743965A
CN114743965A CN202111550976.2A CN202111550976A CN114743965A CN 114743965 A CN114743965 A CN 114743965A CN 202111550976 A CN202111550976 A CN 202111550976A CN 114743965 A CN114743965 A CN 114743965A
Authority
CN
China
Prior art keywords
circuit
semiconductor device
plan
view
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111550976.2A
Other languages
English (en)
Inventor
吉见俊二
后藤聪
深泽美纪子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN114743965A publication Critical patent/CN114743965A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H01L2224/14519—Bump connectors having different functions including bump connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Amplifiers (AREA)
  • Transceivers (AREA)

Abstract

本发明提供能够提高散热特性的半导体装置。在俯视第一面时，具有第一面的第一部件包含配置于第一面的内部的区域的多个电路块。第二部件与第一部件的第一面面接触地接合。第二部件包括多个第一晶体管，多个第一晶体管相互并联连接而构成第一放大电路。导体突起从第二部件向第一部件侧的相反侧突出。多个第一晶体管在俯视时配置于不与第一部件的多个电路块的任何一个电路块重叠的区域。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
在用于移动通信、卫星通信等的电子设备中组装有将高频信号的收发功能一体化的RF前端模块。RF前端模块具备：具有高频放大功能的单片微波集成电路元件(MMIC)、控制高频放大电路的控制IC、开关IC、双工器等。
在下述的专利文献1中公开了通过在MMIC上堆叠控制IC而小型化的高频模块。专利文献1所公开的高频模块包含搭载在模块基板上的MMIC、和堆叠于MMIC上的控制IC。MMIC的电极、控制IC的电极以及模块基板上的电极通过引线接合而电连接。
专利文献1：美国专利申请公开第2015/0303971号说明书。
高频放大电路例如使用异质结双极晶体管(HBT)。HBT在动作中产生集电极损耗而发热。发热引起的HBT的温度上升作用于使集电极电流进一步增大的方向。若满足该正反馈的条件，则导致HBT热失控。为了避免HBT的热失控，而限制HBT的输出功率的上限值。
为了实现高频放大电路的高输出化，优选提高从包括HBT等的半导体装置的散热特性。在专利文献1所公开的高频模块中，难以满足近年来的对高频放大电路的高输出化的要求。
发明内容
本发明的目的在于提供能够提高散热特性的半导体装置。
根据本发明的一观点，提供半导体装置，具备：
第一部件，具有第一面，在俯视上述第一面时，上述第一部件包括配置于上述第一面的内部的区域的多个电路块；
第二部件，与上述第一部件的上述第一面面接触地接合，并包括多个第一晶体管，上述多个第一晶体管相互并联连接而构成第一放大电路；以及
导体突起，从上述第二部件向上述第一部件侧的相反侧突出，
在俯视时，上述多个第一晶体管配置于与上述第一部件的多个电路块的任何一个电路块都不重叠的区域。
在第一晶体管产生的热通过从第一晶体管到第一部件的导热路径以及经由导体突起的导热路径这两个导热路径传导。因此，能够提高从第一晶体管的散热特性。
附图说明
图1是包括根据第一实施例的半导体装置的高频模块的框图。
图2是表示根据第一实施例的高频模块的电路部件的俯视时的位置关系的图。
图3是根据第一实施例的半导体装置的示意剖视图。
图4A是构成根据第一实施例的半导体装置的第一放大电路的多个单元的每个单元的等效电路图，图4B是构成形成于第二部件的第一放大电路的一个单元的示意剖视图。
图5A是表示俯视根据第一实施例的半导体装置的第一面时的各电路块的面内的配置的示意图，图5B是表示构成第一放大电路的多个晶体管的俯视时的配置的图。
图6A～图6F的附图是制造中途阶段中的半导体装置的剖视图。
图7A～图7C的附图是制造中途阶段中的半导体装置的剖视图，图7D是完成的半导体装置的剖视图。
图8是表示根据第二实施例的半导体装置的各电路块的面内的配置的示意图。
图9是表示根据第三实施例的半导体装置的各电路块的面内的配置的示意图。
图10是表示根据第四实施例的半导体装置的各电路块的面内的配置的示意图。
图11是表示根据第五实施例的半导体装置的各电路块的面内的配置的示意图。
图12是表示根据第六实施例的半导体装置的各电路块的面内的配置的示意图。
图13是表示根据第七实施例的半导体装置的各电路块的面内的配置的示意图。
附图标记的说明
20…高频模块；21…模块基板；30…半导体装置；31…第一部件；31A…第一面；32…第二部件；41…发送用的频带选择开关；42…第一控制电路；43…输入开关；50…高频放大电路；51…末级的第一放大电路；52…初级的第二放大电路；53…偏置电路；55…第一放大电路的多个晶体管分布的区域；61…布线；62、63…焊盘；67…层间绝缘膜；68…保护膜；70…双工器；71…低噪声放大器；72…天线开关；73…接收用的频带选择开关；74…输出端子选择开关；75…第二控制电路；76…输出匹配电路；82…导体突起；82A…Cu柱；82B…焊料层；82C…集电极用导体突起；82E…发射极用导体突起；83…导体突起；101…基底半导体层；101A…导电区域；101B…元件分离区域；102B…基极层；102B…基极层；102C…集电极层；102E…发射极层；103B…基极电极；103C…集电极电极；103E…发射极电极；104B…基极布线；104BB…基极偏置布线；104C…集电极布线；104E…发射极布线；105E…发射极布线；105RF…高频信号输入布线；111…层间绝缘膜；112…层间绝缘膜；200…母基板；201…剥离层；202…元件形成层；204…连结支承体；210…基板；311…基板…312…多层布线结构；313…金属图案；314…导通孔；315、316…布线；317…第一部件保护膜。
具体实施方式
[第一实施例]
参照图1～图7D的附图，对根据第一实施例的半导体装置进行说明。以下说明的根据第一实施例的半导体装置是高频功率放大器。
图1是包括根据第一实施例的半导体装置的高频模块20的框图。该高频模块20包括：根据第一实施例的半导体装置30、输出匹配电路76、多个双工器70、天线开关72、两个接收用的频带选择开关73、两个低噪声放大器71、接收用的输出端子选择开关74以及第二控制电路75。这些电路部件被倒装安装于模块基板。该高频模块20具有进行频分双工(FDD)方式的收发的功能。
半导体装置30包括第一部件31和与第一部件31接合的第二部件32。例如，第一部件31由元素半导体系构成，第二部件32由化合物半导体构成。在第一部件31形成有输入开关43、第一控制电路42以及频带选择开关41。在第二部件32形成有由第一放大电路51以及第二放大电路52构成二级结构的高频放大电路50、以及偏置电路53。第二放大电路52是初级的放大电路，第一放大电路51是末级的放大电路。在图1中，对设置于第一部件31的电路块附加相对淡的阴影线，对设置于第二部件32的电路块附加相对浓的阴影线。偏置电路53根据来自第一控制电路42的控制信号而向第一放大电路51以及第二放大电路52供给偏置电流。
输入开关43的两个输入接点分别与设置于模块基板的高频信号输入端子IN1、IN2连接。从两个高频信号输入端子IN1、IN2输入高频信号。输入开关43从两个输入接点选择一个接点，并使输入至所选择的接点的高频信号输入至高频放大电路50。
由高频放大电路50放大后的高频信号通过输出匹配电路76输入至频带选择开关41的一个输入接点。频带选择开关41从多个输出接点选择一个接点，使由高频放大电路50放大后的高频信号从所选择的输出接点输出。
频带选择开关41的多个输出接点中的两个接点分别与设置于模块基板的辅助输出端子PAAUX1、PAAUX2连接。其它6个接点分别与按每个频带准备的多个双工器70的发送用输入端口连接。频带选择开关41具有从按每个频带准备的多个双工器70选择一个双工器70的功能。
天线开关72具有电路侧的多个接点和天线侧的两个接点。天线开关72的多个电路侧的接点中的两个接点分别与发送信号输入端子TRX1、TRX2连接。电路侧的其它6个接点分别与多个双工器70的输入输出共享端口连接。天线侧的两个接点分别与天线端子ANT1、ANT2连接。在天线端子ANT1、ANT2分别连接天线。
天线开关72将两个天线侧的接点分别连接于从电路侧的多个接点选择的两个接点。在使用一个频带进行通信的情况下，天线开关72连接电路侧的一个接点和天线侧的一个接点。由高频放大电路50放大且通过了对应的频带用的双工器70的高频信号从与所选择的天线侧的接点连接的天线发送。
两个接收用的频带选择开关73的各个具有四个输入接点和一个输出接点。两个频带选择开关73各自的四个的输入接点中的三个接点分别与双工器70的接收用输出端口连接。两个频带选择开关73各自的剩余的一个接点分别与辅助输入端子LNAAUX1、LNAAUX2连接。
两个接收用的频带选择开关73的输出接点分别与两个低噪声放大器71连接。两个接收用的频带选择开关73分别使通过了双工器70的接收信号输入至低噪声放大器71。
输出端子选择开关74的两个电路侧的接点分别与两个低噪声放大器71的输出端口连接。输出端子选择开关74的三个端子侧的接点分别与接收信号输出端子LNAOUT1、LNAOUT2、LNAOUT3连接。由低噪声放大器71放大后的接收信号从由输出端子选择开关74选择的接收信号输出端子输出。
从设置于模块基板的电源端子VCC1、VCC2分别向第一放大电路51以及第二放大电路52施加电源电压。
第一控制电路42与电源端子VIO1、控制信号端子SDATA1以及时钟端子SCLK1连接。第一控制电路42基于给与控制信号端子SDATA1的控制信号来控制偏置电路53、输入开关43以及频带选择开关41。
第二控制电路75与电源端子VIO2、控制信号端子SDATA2以及时钟端子SCLK2连接。第二控制电路75基于提供给控制信号端子SDATA2的控制信号来控制低噪声放大器71、接收用的频带选择开关73以及输出端子选择开关74。
在模块基板还设置有电源端子VBAT以及漏极电压端子VDD2。从电源端子VBAT向高频放大电路50的偏置电路以及第一控制电路42供给电源。从漏极电压端子VDD2向低噪声放大器71施加电源电压。
图2是表示根据第一实施例的高频模块20的电路部件的俯视时的位置关系的图。在模块基板21安装有半导体装置30、多个双工器70、低噪声放大器71、天线开关72以及其它表面安装型的多个无源部件。半导体装置30的第一部件31在俯视时比第二部件32大，且包含第二部件32。
在第一部件31形成有频带选择开关41、第一控制电路42以及输入开关43。在图2中用虚线包围来示出配置频带选择开关41、第一控制电路42以及输入开关43等电路块的区域。此处，电路块表示为了实现某个功能而构成的半导体元件、无源元件等多个电路元件以及将这些电路元件相互连接的布线的集合体。一般地，按每个电路块进行电路设计，并按每个电路块布局在半导体基板上。
输出匹配电路76由配置在模块基板内的电感器等无源元件和表面安装在模块基板的电容器等构成。在俯视时，构成输出匹配电路76的电感器配置于与半导体装置30重叠的位置。在本说明书中，“在俯视时，两个部件重叠」的状态包括一个部件包含另一个部件的状态、一个部件的一部分与另一个部件的一部分重叠的状态以及两个部件的外周线一致的状态。
图3是根据第一实施例的半导体装置30的示意剖视图。第一部件31包括：基板311、配置在基板311上的多层布线结构312以及覆盖多层布线结构312的表面的第一部件保护膜317。基板311包括元素半导体系的半导体部分。作为基板311，例如使用硅基板或绝缘体上硅(SOI)基板。频带选择开关41(图1)、第一控制电路42(图1)以及输入开关43(图1)由形成于基板311的表层部的半导体元件以及多层布线结构312内的布线构成。在图3中用虚线包围来示出形成输入开关43的区域。假设将第一部件31的最表面称为第一面31A。在第一部件保护膜317的一部分设置有开口，在开口中填充有金属膜318。第一部件保护膜317以及金属膜318的上表面相当于第一面31A。
第二部件32与第一部件31的第一面31A面接触地接合。另外，在俯视时，第二部件32的至少一部分与金属膜318的至少一部分重叠，第二部件32与金属膜318面接触。在第一面31A上配置有层间绝缘膜67，以便覆盖第二部件32。在层间绝缘膜67的规定的位置设置有多个开口。在层间绝缘膜67上配置有焊盘62、63以及布线61。配置有焊盘62、63以及布线61的布线层有时被称为再布线层。再布线层内的布线61有时被称为再布线。
布线61通过设置于层间绝缘膜67的开口来连接形成于第二部件32的电路和形成于第一部件31的电路。例如，布线61经由多层布线结构312内的布线315与输入开关43连接。例如，布线61用于图1所示的输入开关43与第二放大电路52的连接、第一控制电路42与第二放大电路52的连接、第一控制电路42与第一放大电路51的连接等。
焊盘62在俯视时包含在第二部件32中，并与形成于第二部件32的电路连接。其它焊盘63在俯视时配置在第二部件32的外侧，并经由多层布线结构312内的布线316与形成于第一部件31的输入开关43连接。
在层间绝缘膜67上配置有保护膜68，以便覆盖再布线层。在保护膜68设置有使焊盘62、63各自的上表面的一部分的区域露出的开口。在焊盘62、63上分别配置有导体突起82、83。导体突起82包括与焊盘62连接的Cu柱82A以及配置于Cu柱82A的上表面的焊料层82B。这样的结构的导体突起82被称为Cu柱凸块。
此外，也可以以提高紧贴性为目的而在Cu柱82A的底面配置下凸块金属层。其它导体突起83也具有与导体突起82相同的层叠结构。此外，导体突起82、83等也可以使用Au凸块、焊球凸块、竖立在焊盘上的导体柱等，来代替Cu柱凸块。如Au凸块那样，不载置焊料层的凸块也被称为柱。竖立在焊盘上的导体柱也被称为接线柱。
导体突起82用于例如图1所示的电源端子VCC1与第一放大电路51的连接、电源端子VCC2与第二放大电路52的连接、第一放大电路51与输出匹配电路76的连接。并且，导体突起82用于第二部件32内的接地导体与模块基板的接地导体的连接。
导体突起83用于例如图1所示的输入开关43与高频信号输入端子IN1、IN2的连接、第一控制电路42与电源端子VIO1、控制信号端子SDATA1以及时钟端子SCLK1的连接、频带选择开关41与输出匹配电路76、多个双工器70等的连接。
在多层布线结构312内配置有多个导通孔314，多个导通孔在厚度方向上连接至少一层的金属图案313以及金属图案313彼此，或者金属膜318与金属图案313。多个金属图案313在俯视时与第二部件32的一部分的区域重叠。配置于最下方的布线层的金属图案313经由多个导通孔314与基板311连接。金属图案313与第一部件31的任何一个电路块都不电连接。金属膜318、金属图案313以及导通孔314作为从第二部件32到基板311的导热路径发挥功能。另外，导体突起82除了作为电流路径的功能之外，还具有作为从第二部件32到模块基板的导热路径的功能。
图4A是构成根据第一实施例的半导体装置的第一放大电路51(图1)的多个单元的每个单元的等效电路图。第一放大电路51由相互并联连接的多个单元构成。此外，第二放大电路52(图1)也具有与第一放大电路51同样的电路结构。但是，构成放大电路52的单元的个数比构成放大电路51的单元的个数少。
各单元包括：体管Q、输入电容器Cin以及镇流电阻元件Rb。晶体管Q的基极经由输入电容器Cin与高频信号输入布线105RF连接。并且，晶体管Q的基极经由镇流电阻元件Rb与基极偏置布线104BB连接。晶体管Q的发射极接地。晶体管Q的集电极与集电极布线104C连接。经由集电极布线104C向晶体管Q的集电极施加电源电压，并且从集电极输出放大后的高频信号。
图4B是构成形成于第二部件32的第一放大电路51(图1)的一个单元的示意剖视图。第二部件32包括基底半导体层101。通过基底半导体层101与第一部件31面接触，从而使第二部件32与第一部件31接合。基底半导体层101被划分成导电区域101A和元件分离区域101B。基底半导体层101例如使用GaAs。导电区域101A由n型GaAs形成，元件分离区域101B通过在n型GaAs层离子注入绝缘化杂质而形成。
在导电区域101A上配置有晶体管Q。晶体管Q包括：从导电区域101A起依次层叠的集电极层102C、基极层102B以及发射极层102E。发射极层102E配置在基极层102B的一部分的区域上。作为一个例子，集电极层102C由n型GaAs形成，基极层102B由p型GaAs形成，发射极层102E由n型InGaP形成。即，晶体管Q是异质结双极晶体管。
在基极层102B上配置有基极电极103B，基极电极103B与基极层102B电连接。在发射极层102E上配置有发射极电极103E，发射极电极103E与发射极层102E电连接。在导电区域101A上配置有集电极电极103C。集电极电极103C经由导电区域101A与集电极层102C电连接。
在基底半导体层101上配置有第一层的层间绝缘膜111，以便覆盖晶体管Q、集电极电极103C、基极电极103B以及发射极电极103E。第一层的层间绝缘膜111例如由SiN等无机绝缘材料形成。在层间绝缘膜111的规定的位置设置有多个开口。
在层间绝缘膜111上配置有第一层的发射极布线104E、基极布线104B、集电极布线104C、基极偏置布线104BB。并且，在层间绝缘膜111上配置有镇流电阻元件Rb。发射极布线104E通过设置于层间绝缘膜111的开口与发射极电极103E连接。基极布线104B通过设置于层间绝缘膜111的其它开口与基极电极103B连接。集电极布线104C通过设置于层间绝缘膜111的其它开口与集电极电极103C连接。
基极布线104B延伸到未配置晶体管Q的区域，其前端与镇流电阻元件Rb的一个端部重叠。在重叠部分中，基极布线104B与镇流电阻元件Rb电连接。镇流电阻元件Rb的另一个端部与基极偏置布线104BB重叠。在重叠部分中，镇流电阻元件Rb与基极偏置布线104BB电连接。
在层间绝缘膜111上配置有第二层的层间绝缘膜112，以便覆盖第一层的发射极布线104E、基极布线104B、基极偏置布线104BB以及镇流电阻元件Rb。第二层的层间绝缘膜112也由SiN等无机绝缘材料形成。
在层间绝缘膜112上配置有第二层的发射极布线105E以及高频信号输入布线105RF。第二层的发射极布线105E通过设置于层间绝缘膜112的开口与第一层的发射极布线104E连接。高频信号输入布线105RF的一部分在俯视时与第一层的基极布线104B重叠。在两者的重叠区域形成输入电容器Cin。
配置有第三层的层间绝缘膜67，以便覆盖第二层的发射极布线105E以及高频信号输入布线105RF。第三层的层间绝缘膜67例如由聚酰亚胺等有机绝缘材料形成。此外，如图3所示，第三层的层间绝缘膜67扩展到第一部件31上。
在第三层的层间绝缘膜67上配置有焊盘62。焊盘62通过设置于层间绝缘膜67的开口与第二层的发射极布线105E连接。
图5A是表示俯视根据第一实施例的半导体装置30的第一面31A时的各电路块的面内的配置的示意图。在形成于第一部件31的多个电路块中包括频带选择开关41、第一控制电路42以及输入开关43。在俯视第一面31A时，这些电路块配置在第一面31A的内部的区域。
在形成于第二部件32的多个电路块中包括末级的第一放大电路51/初级的第二放大电路52以及偏置电路53。在图5A中，对形成于第一部件31的电路块附加向右下倾斜的阴影线。对形成于第二部件32的第二放大电路52以及配置偏置电路53的区域附加向右上倾斜的阴影线。在图8～图13的附图中也附加同样的阴影线。
图5B是表示构成第一放大电路51的多个晶体管Q(图4A、图4B)的俯视时的配置的图。多个晶体管Q的各个包括集电极层102C以及基极层102B。在俯视时，集电极层102C的外周线与基极层102B的外周线几乎一致。在俯视时，发射极层102E(图4B)包含在基极层102B中。在俯视时，晶体管Q的各个具有在一个方向(图5B中上下方向)上较长的形状。多个晶体管Q各自的长边方向平行，多个晶体管Q在与长边方向正交的方向(图5B中左右方向)上排列配置。
多个晶体管Q分布在区域55内。多个晶体管Q分布的区域55被定为例如在俯视时包含多个晶体管Q的最小凸多边形。
也可以在与晶体管Q排列的方向正交的方向上配置多列由多个晶体管Q构成的晶体管列。此时，将包含多个晶体管列所包含的所有晶体管Q的最小凸多边形定义为多个晶体管Q分布的区域55即可。
如图5A所示，在构成第一放大电路51的电路块内配置有多个晶体管Q分布的区域55。导体突起82E、82C分别与多个晶体管Q的发射极以及集电极连接。在俯视时，发射极用的导体突起82E包含多个晶体管Q分布的区域55。除此以外，在构成第一放大电路51的电路块内还配置有图4A以及图4B所示的输入电容器Cin以及镇流电阻元件Rb。
第一放大电路51与形成于第一部件31的任何一个电路块都不重叠。因此，多个晶体管Q分布的区域55也与形成于第一部件31的任何一个电路块都不重叠。并且，多个晶体管Q的各个也与形成于第一部件31的任何一个电路块都不重叠。在俯视时，在与构成第一放大电路51的电路块重叠的区域配置有多层布线结构312(图3)内的金属图案313、导通孔314以及金属膜318(图3)。
构成第二放大电路52以及偏置电路53的各个的电路块与形成于第一部件31的任意的电路块重叠。例如，构成第二放大电路52的电路块与构成形成于第一部件31的输入开关43以及第一控制电路42的电路块重叠，构成偏置电路53的电路块与构成形成于第一部件31的第一控制电路42以及频带选择开关41的电路块重叠。这样，第二部件32的电路块中的不是构成第一放大电路51的电路块的一个电路块可以跨第一部件31的多个电路块而重叠，作为其它结构，也可以与第一部件31的一个电路块重叠。
接下来，参照图6A～图7D的附图，对根据第一实施例的半导体装置30的制成方法进行说明。图6A～图7C的附图是制造中途阶段中的半导体装置30的剖视图，图7D是完成的半导体装置30的剖视图。
如图6A所示，在GaAs等化合物半导体的单晶的母基板200上使剥离层201外延生长，在剥离层201上形成元件形成层202。在元件形成层202形成有图4B所示的第二部件32的晶体管Q、第一层的布线层、第二层的布线层等。通过一般的半导体工序来形成这些电路元件以及布线层。在图6A中，对于形成于元件形成层202的元件结构，省略记载。在该阶段中，元件形成层202没有被分离成各个第二部件32。
接下来，如图6B所示，将抗蚀剂图案(未图示)作为蚀刻掩模，对元件形成层202(图5A)以及剥离层201进行图案化。在该阶段，元件形成层202(图5A)被分离成各个第二部件32。
接下来，如图6C所示，在分离后的第二部件32上粘贴连结支承体204。由此，多个第二部件32经由连结支承体204相互连结。此外，可以留下在图6B的图案化工序中用作蚀刻掩模的抗蚀剂图案，并使抗蚀剂图案介于第二部件32与连结支承体204之间。
接下来，如图6D所示，针对母基板200以及第二部件32选择性地蚀刻剥离层201。由此，从母基板200剥离第二部件32以及连结支承体204。为了选择性地蚀刻剥离层201，而使用蚀刻耐性与母基板200及第二部件32均不同的化合物半导体作为剥离层201。
如图6E所示，准备形成有设置于第一部件31(图3)的输入开关43以及多层布线结构312(图3)等的基板210。在该阶段，基板210没有被分离成各个第一部件31。
如图6F所示，将第二部件32与基板210接合。第二部件32与基板210的接合通过范德瓦耳斯键或者氢键。除此之外，也可以通过静电、共价键合、共晶合金键合等将第二部件32与基板210接合。例如，在基板210的表面的一部分由Au形成的情况下，也可以使第二部件32与Au区域密接并进行加压，从而将两者接合。
接下来，如图7A所示，从第二部件32剥离连结支承体204。在剥离连结支承体204后，如图7B所示，在基板210以及第二部件32上形成层间绝缘膜67以及再布线层。再布线层包括布线61、焊盘62、63(图3)等。
接下来，如图7C所示，在再布线层上形成保护膜68，在保护膜68的规定位置形成开口。之后，在开口内以及保护膜68上形成导体突起82。与导体突起82的形成同时也形成其它导体突起83(图3)等。
最后，如图7D所示，切割基板210。由此，获得半导体装置30。
接下来，对第一实施例的优异的效果进行说明。
在第一实施例中，如图3所示，形成从第二部件32朝向第一部件31的导热路径。由于第二部件32与第一部件31面接触，所以第二部件32和第一部件31以较低的热电阻热耦合。并且，由于在第二部件32的正下面的多层布线结构312内配置有金属图案313以及导通孔314，所以与第二部件32的正下面的多层布线结构312的全部区域由绝缘材料形成的结构相比，从第二部件32到基板311的导热路径的热电阻变低。此外，由于金属图案313与第一部件31的任何一个电路块都不电连接，所以作为导热路径发挥功能的金属图案313不会给第一部件31的电路块的动作带来影响。此外，也可以使金属图案313与第一部件31内的接地导体电连接。
从第二部件32传导到第一部件31的热扩散到第一部件31内。扩散到第一部件31内的热从第一部件31的表面辐射到外部。当在半导体装置30安装到模块基板的状态下，被模制树脂覆盖的情况下，从第一部件31向模制树脂传导热。
并且，导体突起82作为从第二部件32到模块基板的导热路径发挥功能。这样，通过从第二部件32朝向模块基板的导热路径以及从第二部件32朝向第一部件31的导热路径这两个路径进行散热。因此，能够提高从第二部件32的散热特性。为了获得提高散热特性的充分的效果，优选第一部件31的基板311的半导体部分使用导热系数高于形成于第二部件32的半导体元件的化合物半导体的半导体，例如使用Si、Ge等元素半导体。另外，作为形成于第二部件32的半导体元件，为了放大高频信号，优选使用电子迁移率高于第一部件31的基板311的半导体部分的化合物半导体系的半导体元件。
在第二部件32中的构成第一放大电路51的多个晶体管Q分布的区域55(图5A)中特别容易产生发热。为了减少从多个晶体管Q分布的区域55到第一部件31的基板311(图3)的导热路径的热电阻，优选配置金属图案313，以便在俯视时，多个晶体管Q分布的区域55包含在金属图案313(图3)中。并且，优选配置金属膜318，以便在俯视时，多个晶体管Q分布的区域55包含在金属膜318(图3)中。
由于比第二放大电路52或偏置电路53大的高频电流流向第一放大电路51，所以第一放大电路51容易成为噪声的产生源。在第一实施例中，由于在俯视时，第一放大电路51(图5A)与第一部件31的任何一个电路块都不重叠，所以获得第一部件31的各电路块难以受到第一放大电路51产生的噪声的影响这样的优异的效果。
另外，在第一实施例中，在俯视时，第二部件32的第二放大电路52以及偏置电路53(图5A)与第一部件31的任意的电路块重叠。因此，能够减小半导体装置30的俯视时的尺寸。
接下来，对第一实施例的变形例进行说明。
在第一实施例中，由金属膜318(图3)、第一部件31的多层布线结构312内的多个金属图案313以及多个导通孔314(图3)构成的导热路径与第二部件32以及基板311接触，但由金属膜318，金属图案313以及多个导通孔314构成的导热路径不一定与第二部件32以及基板311接触。例如，由多个金属图案313以及多个导通孔314构成的导热路径也可以经由绝缘膜与第二部件32以及基板311热耦合。此时，绝缘膜作为从第二部件32到基板311的导热路径的一部分发挥功能。另外，也可以不配置金属膜318，而将第一面31A的全部区域作为第一部件保护膜317。此时，第一部件保护膜317中的与第二部件32接触的部分主要作为导热路径发挥功能。
另外，在未配置金属图案313以及导通孔314的情况下，从第二部件32到基板311的导热路径的热电阻变高，但在获得从第一放大电路51的充分的散热特性的情况下，也可以不配置金属图案313以及导通孔314。此时，多层布线结构312所包含的绝缘膜作为导热路径发挥功能。
根据第一实施例的半导体装置30的高频放大电路50(图1)是初级的第二放大电路52和末级的第一放大电路51的2级结构，但也可以将高频放大电路50设为3级以上的多级结构。该情况下，构成末级的第一放大电路51的多个晶体管Q分布的区域55(图5A)也可以不与第一部件31的任何一个电路块重叠。
在第一实施例中，虽然将半导体装置30搭载在频分双工(FDD)方式的高频模块20(图1)，但也可以搭载在时分双工(TDD)方式的高频模块。
在将半导体装置30搭载于TDD方式的高频模块的情况下，将频带选择开关41置换为收发切换开关置换即可。收发切换开关具有两个接点和一个公共端子。两个接点中的一个接点经由输出匹配电路76(图1)与末级的第一放大电路51连接，另一个接点与用于对接收信号进行放大的低噪声放大器71(图1)连接，或者经由接收用的频带选择开关73(图1)与低噪声放大器71连接。公共端子经由滤波器与天线端子连接。例如，收发切换开关与第一实施例的频带选择开关41(图5A)同样地，在俯视时，与第二部件32的偏置电路53重叠。
[第二实施例]
接下来，参照图8，对根据第二实施例的半导体装置进行说明。以下，对于与参照图1～图7D的附图所说明的根据第一实施例的半导体装置共用的结构，省略说明。
图8是表示根据第二实施例的半导体装置30的各电路块的面内的配置的示意图。在第一实施例(图5A)中，构成第一部件31的频带选择开关41的电路块的一部分与第二部件32重叠。与此相对，在第二实施例中，在俯视时，构成频带选择开关41的电路块不与第二部件32重叠，而配置在第二部件32的外侧。
构成第二部件32的偏置电路53的电路块与构成第一部件31的输入开关43的电路块以及构成第一控制电路42的电路块重叠。构成第二部件32的第二放大电路52的电路块与构成第一部件31的第一控制电路42的电路块重叠。
接下来，对第二实施例的优异的效果进行说明。
在第二实施例中也与第一实施例同样地，能够提高从第一放大电路51的晶体管Q的散热特性。并且，在第二实施例中，由于在俯视时，构成频带选择开关41的电路块不与第二部件32重叠，所以获得容易确保输入输出的隔离性这样的优异的效果。具体而言，在频带选择开关41中传输的高频信号难以通过第二部件32与高频放大电路50(图1)的输入侧耦合。由此，获得难以产生高频放大电路50的振荡这样的优异的效果。
接下来，对第二实施例的变形例进行说明。在第二实施例中，将半导体装置30搭载在FDD方式的高频模块，但也可以搭载于TDD方式的高频模块。在将半导体装置30搭载在TDD方式的高频模块的情况下，只要将频带选择开关41置换为收发切换开关即可。该情况下，可以设为如下的结构：在俯视时，构成收发切换开关的电路块不与第二部件32重叠，而配置在第二部件32的外侧。
[第三实施例]
接下来，参照图9，对根据第三实施例的半导体装置进行说明。以下，对于与参照图8所说明的根据第二实施例的半导体装置共用的结构，省略说明。
图9是表示根据第三实施例的半导体装置30的各电路块的面内的配置的示意图。在第二实施例(图8)中，在俯视时，构成第一部件31的输入开关43的电路块与第二部件32重叠。与此相对，在第三实施例中，在俯视时，构成输入开关43的电路块不与第二部件32重叠。
接下来，对第三实施例的优异的效果进行说明。
在第三实施例中，也与第二实施例同样地，能够提高从第一放大电路51的晶体管Q的散热特性。而且，在第三实施例中，构成与高频放大电路50的输入侧连接的输入开关43以及与输出侧连接的频带选择开关41的电路块两方都不与第二部件32重叠。因此，能够进一步提高高频放大电路50的输入输出的隔离性。
[第四实施例]
接下来，参照图10，对根据第四实施例的半导体装置进行说明。以下，对于与参照图9所说明的根据第三实施例的半导体装置共用的结构，省略说明。
图10是表示根据第四实施例的半导体装置30的各电路块的面内的配置的示意图。在第三实施例中，构成第二部件32的第二放大电路52的电路块与构成第一部件31的第一控制电路42的电路块重叠。与此相对，在第四实施例中，构成第二部件32的第二放大电路52的电路块与第一部件31的任何一个电路块都不重叠。
接下来，对第四实施例的优异的效果进行说明。
在第四实施例中也与第三实施例同样地，能够提高从第一放大电路51的晶体管Q的散热特性。而且，在第四实施例中，由于构成第二部件32的第二放大电路52的电路块与第一部件31的任何一个电路块都不重叠，所以能够减少在第二放大电路52产生的噪声给形成于第一部件31的电路带来的影响。
此外，也可以将构成第二放大电路52的多个晶体管分布的区域配置为与第一部件31的任何一个电路块都不重叠，第二放大电路52的其它区域与第一部件31的任意的电路块重叠地配置。即使在该情况下，也获得提高从构成第二放大电路52的多个晶体管的散热特性的效果。
[第五实施例]
接下来，参照图11，对根据第五实施例的半导体装置进行说明。以下，对于与参照图10所说明的根据第四实施例的半导体装置共用的结构，省略说明。
图11是表示根据第五实施例的半导体装置30的各电路块的面内的配置的示意图。在第四实施例(图10)中，在俯视时，构成第二部件32的第一放大电路51以及第二放大电路52的电路块与第一部件31的任何一个电路块都不重叠，构成第二部件32的偏置电路53的电路块与构成第一部件31的第一控制电路42的电路块重叠。与此相对，在第五实施例中，在俯视时，第二部件32的任何一个电路块也不与第一部件31的电路块重叠。换言之，在俯视时，第一部件31的任何一个电路块也不与第二部件32重叠。
接下来，对第五实施例的优异的效果进行说明。
在第五实施例中也与第四实施例同样地，能够提高从第一放大电路51的晶体管Q的散热特性。而且，在第五实施例中，获得形成于第一部件31的电路难以受到来自第二部件32的热或噪声的影响这样的优异的效果。第一部件31的第一控制电路42例如包括获得规定的电压的充电泵。第一控制电路42的充电泵或数字电路容易成为对模拟电路的噪声源。在第五实施例中，由于第二部件32与第一部件31的任何一个电路块都不重叠，所以获得第二部件32的电路难以受到第一部件31的噪声源的影响这样的优异的效果。
在第五实施例中，由于第二部件32与第一部件31的任何一个电路块都不重叠，所以半导体装置30的俯视时的尺寸大于第一实施例～第四实施例的任意一个实施例的半导体装置30的尺寸。作为半导体装置30，根据需要的噪声对策的程度来决定采用哪个实施例的结构即可。
[第六实施例]
接下来，参照图12，对根据第六实施例的半导体装置进行说明。以下，对于与参照图1～图7D的附图所说明的根据第一实施例的半导体装置共用的结构，省略说明。
图12是表示根据第六实施例的半导体装置30的各电路块的面内的配置的示意图。在第一实施例(图1、图5等)中，高频放大电路50的初级的第二放大电路52形成于第二部件32。与此相对，在第六实施例中，第二放大电路52形成于第一部件31。在第二部件32形成有第一放大电路51以及偏置电路53。
在俯视时，构成第二部件32的偏置电路53的电路块与构成第一部件31的输入开关43的电路块重叠。在俯视时，构成第二部件32的第一放大电路51的电路块与第一部件31的任何一个电路块都不重叠。
接下来，对第六实施例的优异的效果进行说明。
在第六实施例中也与第一实施例同样地，能够提高从第一放大电路51的晶体管Q的散热特性。另外，在第六实施例中，由于第二放大电路52形成于第一部件31，所以能够减小第二部件32。一般而言，硅等元素半导体系的基板比GaAs等化合物半导体系的基板廉价。并且，元素半导体系的半导体制造工序与化合物半导体系的半导体制造工序相比，容易低成本化。在第六实施例中，通过减小包括化合物半导体系的半导体元件的第二部件32，可以实现半导体装置30的低成本化。
[第七实施例]
接下来，参照图13，对根据第七实施例的半导体装置进行说明。以下，对于与参照图12所说明的根据第六实施例的半导体装置共用的结构，省略说明。
图13是表示根据第七实施例的半导体装置30的各电路块的面内的配置的示意图。在第六实施例中，将第二放大电路52形成于第一部件31，但偏置电路53留在第二部件32。与此相对，在第七实施例中，偏置电路53也形成于第一部件31。
接下来，对第七实施例的优异的效果进行说明。
在第七实施例中，将第二放大电路52以及偏置电路53两方形成于第一部件31。在第二部件32仅留下末级的第一放大电路51。因此，在第七实施例中，与第六实施例相比，能够进一步减小第二部件32。由此，能够进一步推进半导体装置30的低成本化。
上述的各实施例为例示，当然能够进行不同的实施例所示的结构的部分的置换或者组合。不在每个实施例依次提及多个实施例的相同的结构所带来的相同的作用效果。并且，本发明并不限定于上述的实施例。例如，本领域技术人员明确能够进行各种变更、改进、组合等。

Claims (9)

1.一种半导体装置，具备：
第一部件，具有第一面，在俯视上述第一面时，上述第一部件包括配置于上述第一面的内部的区域的多个电路块；
第二部件，面接触地接合于上述第一部件的上述第一面，并包括多个第一晶体管，上述多个第一晶体管相互并联连接而构成第一放大电路；以及
导体突起，从上述第二部件向上述第一部件侧的相反侧突出，
上述多个第一晶体管配置于在俯视时与上述第一部件的多个电路块的任何一个电路块都不重叠的区域。
2.根据权利要求1所述的半导体装置，其中，
上述第二部件在俯视时与上述第一部件的多个电路块的至少一个重叠。
3.根据权利要求1或者2所述的半导体装置，其中，
上述第一部件的多个电路块中的一个电路块构成频带选择开关，上述频带选择开关使输入至一个输入接点的高频信号输出至从多个输出接点中所选择的一个输出接点，上述一个输入接点被输入从上述第一放大电路输出的高频信号，
构成上述频带选择开关的电路块在俯视时配置于上述第二部件的外侧。
4.根据权利要求1～3中的任意一项所述的半导体装置，其中，
上述第一部件的多个电路块中的一个电路块构成输入开关，上述输入开关使输入至从多个输入接点所选择的一个输入接点的高频信号输入至上述第一放大电路，
构成上述输入开关的电路块在俯视时配置于上述第二部件的外侧。
5.根据权利要求1～4中的任意一项所述的半导体装置，其中，
上述第二部件还包括至少一个第二晶体管，上述至少一个第二晶体管构成与上述第一放大电路的前段连接的第二放大电路，
上述至少一个第二晶体管配置于在俯视时与上述第一部件的多个电路块的任何一个电路块都不重叠的区域。
6.根据权利要求1～4中的任意一项所述的半导体装置，其中，
上述第一部件的多个电路块中的一个构成与上述第一放大电路的前段连接的第二放大电路，
上述第二部件包括向上述第一放大电路供给偏置电流的偏置电路，上述偏置电路与上述第一部件的多个电路块的至少一个重叠。
7.根据权利要求1～5中的任意一项所述的半导体装置，其中，
上述第一部件的多个电路块中的一个构成向上述第一放大电路供给偏置电流的偏置电路。
8.根据权利要求1所述的半导体装置，其中，
上述第二部件在俯视时与上述第一部件的多个电路块的任何一个电路块都不重叠。
9.根据权利要求1～8中的任意一项所述的半导体装置，其中，
上述第一部件包括：半导体基板、以及配置于上述半导体基板的一个表面上的多层布线结构，
上述第一面是上述多层布线结构侧的面，
上述多层布线结构与上述第二部件重叠，并包含与上述多个电路块的任何一个电路块都不电连接的金属图案。
CN202111550976.2A 2020-12-18 2021-12-17 半导体装置 Pending CN114743965A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-210055 2020-12-18
JP2020210055A JP2022096839A (ja) 2020-12-18 2020-12-18 半導体装置

Publications (1)

Publication Number Publication Date
CN114743965A true CN114743965A (zh) 2022-07-12

Family

ID=82022376

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111550976.2A Pending CN114743965A (zh) 2020-12-18 2021-12-17 半导体装置

Country Status (3)

Country Link
US (1) US20220199557A1 (zh)
JP (1) JP2022096839A (zh)
CN (1) CN114743965A (zh)

Also Published As

Publication number Publication date
JP2022096839A (ja) 2022-06-30
US20220199557A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
US11631659B2 (en) High-frequency module and communication apparatus
US10950569B2 (en) High frequency module and communication device
US20220108936A1 (en) Semiconductor module
US20070210340A1 (en) GaAs power transistor
CN114696863B (zh) 高频模块
WO2011104774A1 (ja) 半導体装置
US20220189936A1 (en) Semiconductor device and semiconductor module
CN114743965A (zh) 半导体装置
US20220199558A1 (en) Semiconductor device
CN114696864B (zh) 高频模块
CN114649324A (zh) 半导体装置以及半导体模块
JP2022096838A (ja) 電力増幅器
CN114649276A (zh) 半导体装置
US20220109411A1 (en) Semiconductor device
CN113395079B (zh) Rf电路模块及其制造方法
US20230268951A1 (en) Radio-frequency module and communication device
WO2004049439A1 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination