CN114649276A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN114649276A
CN114649276A CN202111553324.4A CN202111553324A CN114649276A CN 114649276 A CN114649276 A CN 114649276A CN 202111553324 A CN202111553324 A CN 202111553324A CN 114649276 A CN114649276 A CN 114649276A
Authority
CN
China
Prior art keywords
circuit
semiconductor device
temperature
output
measuring element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111553324.4A
Other languages
English (en)
Inventor
深泽美纪子
后藤聪
吉见俊二
竹松佑二
佐俣充则
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN114649276A publication Critical patent/CN114649276A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/468—Indexing scheme relating to amplifiers the temperature being sensed

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Transmitters (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明提供一种能够提高散热特性的半导体装置。第二部件与包含由元素半导体系构成的半导体区域的第一部件的第一面面接触地接合。第二部件包含化合物半导体系的高频放大电路。导体突起从第二部件向第一部件侧的相反侧突出。第一部件在内部包含检测温度的测温元件。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
在用于移动通信、卫星通信等的电子设备中组装有将高频信号的收发功能一体化的RF前端模块。RF前端模块具备：具有高频放大功能的单片微波集成电路(MMIC)元件、控制高频放大电路的控制IC、开关IC、双工器等。
下述的专利文献1中公开了在MMIC上堆叠控制IC而小型化的高频模块。专利文献1所公开的高频模块包括搭载于模块基板上的MMIC、和堆叠于MMIC上的控制IC。MMIC的电极、控制IC的电极以及模块基板上的电极通过引线接合而电连接。
专利文献1：美国专利申请公开第2015/0303971号说明书。
在高频放大电路中例如使用异质结双极晶体管(HBT)。HBT在动作中产生集电极损耗而发热。发热引起的HBT的温度上升作用于使集电极电流进一步增大的方向。若满足该正反馈的条件，则导致HBT热失控。为了避免HBT的热失控，限制HBT的输出功率的上限值。
为了实现高频放大电路的高输出化，优选提高来自包含HBT等的半导体装置的散热特性。在专利文献1所公开的高频模块中，难以满足近年来对高频放大电路的高输出化的要求。
发明内容
本发明的目的在于提供一种能够提高散热特性的半导体装置。
根据本发明的一个观点，提供一种半导体装置，具备：
第一部件，具有第一面，包含由元素半导体系构成的半导体区域；
第二部件，与上述第一部件的上述第一面面接触地接合，包含化合物半导体系的高频放大电路；以及
导体突起，从上述第二部件向上述第一部件侧的相反侧突出，
上述第一部件在内部包含检测温度的测温元件。
形成有从第二部件的高频放大电路通过第一部件与第二部件的接合界面到达第一部件的传热路径、和从第二部件经由导体突起到达安装有半导体装置的模块基板的传热路径这两个路径。因此，能够提高来自高频放大电路的散热特性。在第一部件的内部包含测温元件，第二部件和第一部件面接触，因此也能够得到设置有高频放大电路的第二部件的温度容易反映到基于测温元件的温度的检测值中的优异的效果。
附图说明
图1是第一实施例的半导体装置的框图。
图2是第一实施例的半导体装置的示意剖视图。
图3A是构成第一实施例的半导体装置的功率级放大电路的多个单元的各个的等效电路图，图3B是构成形成于第二部件的功率级放大电路的一个单元的示意剖视图。
图4A～图4F的附图是制造中途阶段的半导体装置的剖视图。
图5A～图5C的附图是制造中途阶段的半导体装置的剖视图，图5D是完成后的半导体装置的剖视图。
图6是表示第二实施例的半导体装置的一部分构成要素的俯视时的位置关系的图。
图7A是表示第三实施例的半导体装置的一部分构成要素的俯视时的位置关系的图，图7B是表示多个晶体管以及测温元件的俯视时的配置的图。
图8是第四实施例的半导体装置的框图。
图9是表示第四实施例的半导体装置的功率级放大电路的晶体管的输出的温度依存性和根据温度而变化的偏置电流的大小的图表。
图10是表示第五实施例的半导体装置的一部分功能的框图。
图11是表示从第五实施例的半导体装置的输入端子到驱动级放大电路的高频信号的衰减率和基于测温元件的温度的检测值的关系的图表。
图12是表示第六实施例的半导体装置的一部分功能的框图。
图13是第七实施例的半导体装置的框图。
图14是第八实施例的半导体装置的框图。
附图标记说明
20…半导体装置；21…第一部件；21A…第一面；22…第二部件；31…输入开关电路；31A、31B…输入接点；31C…衰减电路；32…级间匹配电路；33…输出匹配电路；34…输出开关电路；34A、34B…输出接点；34C…阻抗调整电路；35…天线开关电路；40…充电泵电路；41、42…偏置控制电路；43…输入开关控制电路；44…输出开关控制电路；45…天线开关控制电路；46…测温元件；47…数字电路(温度检测电路)；48…级间匹配控制电路；49…输出匹配控制电路；50…高频放大电路；51…驱动级放大电路；52…功率级放大电路；55…配置有晶体管的范围；56…使配置有晶体管的范围延伸的范围；57…配置有晶体管的范围；61…布线；62、63…焊盘；67…层间绝缘膜；68…保护膜；82…导体突起；82A、82B…发射极用的导体突起；82P…Cu柱；82S…焊锡层；83…导体突起；90…双工器；91…接收电路；92…天线；101…基底半导体层；101A…导电区域；101B…元件分离区域；102B…基极层；102C…集电极层；102E…发射极层；103B…基极电极；103C…集电极；103E…发射极电极；104B…基极布线；104BB…基极偏置布线；104C…集电极布线；104E…发射极布线；105E…发射极布线；105RF…高频信号输入布线；111、112…层间绝缘膜；200…母基板；201…剥离层；202…元件形成层；204…连结部件；210、211…基板；212…多层布线结构；213…第一部件保护膜；215、216、217…布线。
具体实施方式
[第一实施例]
参照图1～图5D的附图，对第一实施例的半导体装置进行说明。
图1是第一实施例的半导体装置20的框图。第一实施例的半导体装置20包含第一部件21和第二部件22。例如，第一部件21由元素半导体系构成，第二部件22由化合物半导体构成。该半导体装置20倒装式安装于模块基板。在模块基板上安装有多个双工器90和接收电路91。第一实施例的半导体装置20用于频分双工(FDD)方式的通信。
第一部件21包含输入开关电路31、级间匹配电路32、输出匹配电路33、输出开关电路34、天线开关电路35、充电泵电路40、偏置控制电路41、42、输入开关控制电路43、输出开关控制电路44、天线开关控制电路45、测温元件46以及数字电路47。此外，作为其它的结构例，也可以由安装于模块基板的表面安装型部件、模块基板内的金属图案等构成输入开关电路31、级间匹配电路32、输出匹配电路33、输出开关电路34、天线开关电路35。第二部件22包含具有驱动级放大电路51及功率级放大电路52这两级结构的高频放大电路50。此外，也可以第二部件22包含级间匹配电路32。
输入开关电路31的两个输入接点分别与模块基板的两个输入端子IN1、IN2连接。输入开关控制电路43从两个输入接点选择一个输入端子，将输入到所选择的输入端子的高频信号输入到驱动级放大电路51。输入开关电路31由输入开关控制电路43控制。
被驱动级放大电路51放大后的高频信号经由级间匹配电路32输入到功率级放大电路52。被功率级放大电路52放大后的高频信号经由输出匹配电路33输入到输出开关电路34的输入接点。偏置控制电路41、42控制分别供给到驱动级放大电路51及功率级放大电路52的偏置电流或者偏置电压。
输出开关电路34从多个输出接点选择一个输出接点，将输入到输入接点的高频信号传输到所选择的输出接点。输出开关电路34的多个输出接点分别与多个双工器90的发送信号输入端口连接。输出开关电路34由输出开关控制电路44控制。
天线开关电路35的多个电路侧接点分别与多个双工器90的收发共享端口连接。天线开关电路35从多个电路侧接点选择一个电路侧接点，将所选择的电路侧接点与天线侧接点连接。天线开关电路35由天线开关控制电路45控制。天线开关电路35的天线侧接点与模块基板的天线端子ANT连接。在天线端子ANT连接有天线92。多个双工器90的各个接收信号输出端口与接收电路91连接。
被功率级放大电路52放大后的高频信号经由输出匹配电路33、输出开关电路34、双工器90从天线92放射。被天线92接收到的接收信号经由天线开关电路35以及双工器90输入到接收电路91。
充电泵电路40与模块基板的电源端子VDD连接。在充电泵电路40被升压至规定电压的电压被施加到输入开关控制电路43、输出开关控制电路44、以及天线开关控制电路45。并且，从电源端子VDD向偏置控制电路41、42施加电源电压。
测温元件46测定温度。测定结果作为模拟信号被输入到数字电路47。作为测温元件46，例如使用硅二极管等的半导体温度传感器。数字电路47将从测温元件46输入的温度的测定值转换为数字值，从数字输入输出端子I/O输出。数字电路47作为将温度的模拟测定值进行AD转换并输出的温度检测电路发挥功能。并且，数字电路47对从外部输入的指令进行解码，并向第一部件21内的各控制电路输出控制信号。
图2是第一实施例的半导体装置20的示意剖视图。第一部件21包含基板211、配置于其上的多层布线结构212、以及覆盖多层布线结构212的表面的第一部件保护膜213。基板211包含元素半导体系系的半导体区域。作为基板211，例如使用硅基板或者绝缘体上硅(SOI)基板。构成图1所示的输入开关电路31等的半导体元件及布线由形成于基板211的表层部的半导体元件及多层布线结构212内的布线构成。构成级间匹配电路32等的无源元件由多层布线结构212内的金属图案构成。测温元件46由形成于基板211的表层部的二极管构成。在图2中，用虚线包围形成有偏置控制电路42、数字电路47、以及测温元件46的区域并示出。
将第一部件保护膜213的表面称为第一部件21的第一面21A。第二部件22与第一部件21的第一面21A面接触地接合。在图2中，用虚线包围配置有形成于第二部件22的功率级放大电路52的区域并示出。
在第一面21A上配置有层间绝缘膜67以覆盖第二部件22。在层间绝缘膜67的规定位置设置有多个开口。在层间绝缘膜67上配置有焊盘62、63、以及布线61。配置有焊盘62、63、以及布线61的布线层有时被称为再布线层。再布线层内的布线61有时被称为再布线。
布线61通过设置于层间绝缘膜67的开口，经由多层布线结构212内的布线215与偏置控制电路42连接，并且通过设置于层间绝缘膜67的另一开口与功率级放大电路52连接。在再布线层内除了布线61以外还配置有其它多个布线。再布线层内的布线例如用于图1所示的输入开关电路31和驱动级放大电路51的连接等。
焊盘62在俯视观察时包含于第二部件22，与形成于第二部件22的电路连接。另一焊盘63在俯视观察时配置于第二部件22的外侧，经由多层布线结构212内的布线216，与形成于第一部件21的数字电路47连接。测温元件46经由多层布线结构212内的布线217与数字电路47连接。
在层间绝缘膜67上配置有保护膜68以覆盖再布线层。在保护膜68设置有使焊盘62、63的各自的上表面的一部分区域露出的开口。在焊盘62、63上分别配置有导体突起82、83。导体突起82包括与焊盘62连接的Cu柱82P、和配置于Cu柱82P的上表面的焊锡层82S。这样的结构的导体突起82被称为Cu柱状凸块。
此外，为了提高密接性，也可以在Cu柱82P的底面配置凸块下金属层。另一导体突起83也具有与导体突起82相同的层叠结构。此外，代替Cu柱状凸块，也可以在导体突起82、83等中使用Au凸块、焊锡球凸块、竖立在焊盘上的导体柱等。如Au凸块那样，不载置焊锡层的凸块也被称为柱。竖立在焊盘上的导体柱也被称为接线柱。
导体突起82例如用于第二部件22内的接地导体和模块基板的接地导体的连接等。在俯视观察时，在第二部件22的外侧除了导体突起83以外还配置有多个导体突起。这些导体突起例如用于图1所示的输入开关电路31和输入端子IN1、IN2的连接、输出开关电路34和双工器90等的连接。
图3A是构成第一实施例的半导体装置20的功率级放大电路52(图1)的多个单元的各个的等效电路图。功率级放大电路52由相互并联连接的多个单元构成。此外，驱动级放大电路51(图1)也具有与功率级放大电路52同样的电路结构。但是，构成驱动级放大电路51的单元的个数比构成功率级放大电路52的单元的个数少。
各单元包括晶体管Q、输入电容器Cin、以及镇流电阻元件Rb。晶体管Q的基极经由输入电容器Cin与高频信号输入布线105RF连接。并且，晶体管Q的基极经由镇流电阻元件Rb与基极偏置布线104BB连接。晶体管Q的发射极接地。晶体管Q的集电极与集电极布线104C连接。经由集电极布线104C向晶体管Q的集电极施加电源电压，并且从集电极输出被放大后的高频信号。
图3B是构成形成于第二部件22的功率级放大电路52(图1)的一个单元的示意剖视图。第二部件22包括基底半导体层101。基底半导体层101与第一部件21面接触，从而第二部件22与第一部件21接合。基底半导体层101被划分为导电区域101A和元件分离区域101B。在基底半导体层101中例如使用GaAs。导电区域101A由n型GaAs形成，元件分离区域101B通过将绝缘杂质离子注入到n型GaAs层而形成。
在导电区域101A上配置有晶体管Q。晶体管Q包括从导电区域101A起依次层叠的集电极层102C、基极层102B、以及发射极层102E。发射极层102E配置在基极层102B的一部分区域上。作为一个例子，集电极层102C由n型GaAs形成，基极层102B由p型GaAs形成，发射极层102E由n型InGaP形成。即，晶体管Q是异质结双极晶体管。作为晶体管Q，也可以使用其它的化合物半导体系的半导体元件。
在基极层102B上配置有基极电极103B，基极电极103B与基极层102B电连接。在发射极层102E上配置有发射极电极103E，发射极电极103E与发射极层102E电连接。在导电区域101A上配置有集电极103C。集电极103C经由导电区域101A与集电极层102C电连接。
在基底半导体层101上配置有第一层的层间绝缘膜111以覆盖晶体管Q、集电极103C、基极电极103B、以及发射极电极103E。第一层的层间绝缘膜111例如由SiN等无机绝缘材料形成。在层间绝缘膜111的规定的多个位置分别设置有开口。
在层间绝缘膜111上配置有第一层的发射极布线104E、基极布线104B、集电极布线104C、基极偏置布线104BB。并且，在层间绝缘膜111上配置有镇流电阻元件Rb。发射极布线104E通过设置于层间绝缘膜111的开口与发射极电极103E连接。基极布线104B通过设置于层间绝缘膜111的其它开口与基极电极103B连接。集电极布线104C通过设置于层间绝缘膜111的其它开口与集电极103C连接。
基极布线104B延伸至未配置有晶体管Q的区域，其前端与镇流电阻元件Rb的一个端部重叠。在重叠部分，基极布线104B和镇流电阻元件Rb电连接。镇流电阻元件Rb的另一个端部与基极偏置布线104BB重叠。在重叠部分，镇流电阻元件Rb和基极偏置布线104BB电连接。
在层间绝缘膜111上配置有第二层的层间绝缘膜112以覆盖第一层的发射极布线104E、基极布线104B、基极偏置布线104BB、以及镇流电阻元件Rb。第二层的层间绝缘膜112也由SiN等无机绝缘材料形成。
在层间绝缘膜112上配置有第二层的发射极布线105E以及高频信号输入布线105RF。第二层的发射极布线105E通过设置于层间绝缘膜112的开口与第一层的发射极布线104E连接。高频信号输入布线105RF的一部分在俯视观察时与第一层的基极布线104B重叠。在两者的重叠区域形成有输入电容器Cin。
配置有第三层的层间绝缘膜67以覆盖第二层的发射极布线105E以及高频信号输入布线105RF。第三层的层间绝缘膜67例如由聚酰亚胺等有机绝缘材料形成。此外，第三层的层间绝缘膜67如图2所示那样扩展至第一部件21上。
在第三层的层间绝缘膜67上配置有焊盘62。焊盘62通过设置于层间绝缘膜67的开口与第二层的发射极布线105E连接。
接下来，参照图4A～图5D的附图对第一实施例的半导体装置20的制造方法进行说明。图4A～图5C的附图是制造中途阶段的半导体装置20的剖视图，图5D是完成后的半导体装置20的剖视图。
如图4A所示，在GaAs等化合物半导体的单晶的母基板200上使剥离层201外延生长，在剥离层201上形成元件形成层202。在元件形成层202形成有图3B所示的第二部件22的基底半导体层101、晶体管Q、第一层的布线层、第二层的布线层等。这些电路元件以及布线层由一般的半导体工艺形成。在图4A中，对形成于元件形成层202的元件结构省略记载。在该阶段，元件形成层202未分离成各个第二部件22。
接下来，如图4B所示，将抗蚀剂图案(未图示)作为蚀刻掩模，图案形成元件形成层202(图4A)以及剥离层201。在该阶段，元件形成层202(图4A)被分离成每个第二部件22。
接下来，如图4C所示，在分离后的第二部件22上粘贴连结支承体204。由此，多个第二部件22经由连结支承体204相互连结。此外，也可以在图4B的图案形成工序中残留作为蚀刻掩模使用的抗蚀剂图案，使抗蚀剂图案介于第二部件22与连结支承体204之间。
接下来，如图4D所示，对母基板200以及第二部件22选择性地蚀刻剥离层201。由此，第二部件22以及连结支承体204从母基板200剥离。为了选择性地蚀刻剥离层201，作为剥离层201，使用蚀刻耐性与母基板200及第二部件22的任一个均不同的化合物半导体。
如图4E所示，准备形成有设置于第一部件21(图2)的偏置控制电路42(图2)、测温元件46(图2)、数字电路47(图2)、以及多层布线结构212(图2)等的基板210。在该阶段，基板210未被分离成各个第一部件21。
如图4F所示，将第二部件22与基板210接合。第二部件22与基板210的接合由范德瓦耳斯键或者氢键形成。除此之外，也可以通过静电力、共价键合、共晶合金键合等将第二部件22与基板210接合。例如，在基板210的表面的一部分由Au形成的情况下，也可以使第二部件22与Au区域密接并进行加压，从而将两者接合。
接下来，如图5A所示，从第二部件22剥离连结支承体204。在剥离了连结支承体204之后，如图5B所示，在基板210以及第二部件22上形成层间绝缘膜67以及再布线层。再布线层包括布线61、焊盘62、63(图2)等。
接下来，如图5C所示，在再布线层上形成保护膜68，在保护膜68的规定位置形成开口。然后，在开口内以及保护膜68上形成导体突起82。与导体突起82的形成同时，也形成其它的导体突起83(图2)等。
最后，如图5D所示，切割基板210。由此，将基板210分离成各个第一部件21，得到半导体装置20。
接下来，对第一实施例的优异的效果进行说明。
构成第一实施例的半导体装置20(图1)的形成于第二部件22的功率级放大电路52的多个晶体管Q(图3A、图3B)成为发热源。在第一实施例中，如图2所示，形成有从第二部件22朝向第一部件21的传热路径。第二部件22与第一部件21面接触，因此第二部件22和第一部件21通过低的热电阻热耦合。
从第二部件22传导到第一部件21的热量在第一部件21内扩散。在第一部件21内扩散的热量从第一部件21的表面向外部放射。在半导体装置20以安装于模块基板的状态被模制树脂覆盖的情况下，热量从第一部件21传导至模制树脂。
并且，导体突起82作为从第二部件22到模块基板的传热路径发挥功能。这样，通过从第二部件22朝向模块基板的传热路径、和从第二部件22朝向第一部件21的传热路径这两个路径进行散热。因此，能够提高来自第二部件22的散热特性。为了得到提高散热特性的充分的效果，优选在第一部件21的基板211的半导体区域使用热导率比形成在第二部件22形成的半导体元件的化合物半导体高的半导体、例如Si、Ge等元素半导体系。另外，作为形成于第二部件22的半导体元件，为了放大高频信号，优选使用电子迁移率比第一部件21的基板211的半导体部分高的化合物半导体系的半导体元件。
为了减少从第二部件22到达第一部件21的传热路径的热电阻，也可以在第一部件保护膜213设置开口，在开口内填充金属膜。将第二部件22与该金属膜接合即可。并且，可以在俯视观察时与第二部件22重叠的区域配置多层布线结构212所包含的金属图案以及导通孔。通过第一部件保护膜213的开口内的金属膜、多层布线结构212内的金属图案以及导通孔，形成热电阻低的传热路径。
另外，在第一实施例中，第二部件22与第一部件21接合，因此与由各个半导体芯片构成第一部件21和第二部件22，并分别安装于模块基板的结构相比，能够实现模块基板的小型化。
另外，在第一实施例中，测温元件46(图2)形成于第一部件21的内部，包含发热源的第二部件22与第一部件21面接触。因此，在第二部件22产生的热量容易传导至测温元件46。因此，在第二部件22产生的热量容易反映到测温元件46的测定值中。从数字输入输出端子I/O(图1)读出测温元件46的测定值，从而能够高精度地检测第二部件22的温度。另外，将测温元件46形成于第一部件21，因此能够将形成于第一部件21的数字电路47(温度检测电路)和测温元件46容易地连接。
为了在由各个半导体芯片构成第一部件21和第二部件22并分别安装于模块基板的结构中高精度地测定第二部件22的温度，必须将测温元件46形成于第二部件22。在该结构中，需要用模块基板内的布线连接第二部件22的测温元件46和第一部件21的数字电路47(图1)，因此模块基板的布线设计变得复杂。在第一实施例(图1)中，能够不经由模块基板内的布线而将测温元件46和数字电路47闭合连接于半导体装置20。因此，能够减轻模块基板的布线设计的复杂。
接下来，对第一实施例的变形例进行说明。
在第一实施例中，在第一部件21配置一个测温元件46(图2)，但也可以配置多个测温元件46。通过配置多个测温元件46，能够获取第一部件21内的温度分布信息。
在第一实施例中，将半导体装置20用于频分双工(FDD)方式的通信，但也可以用于时分双工(TDD)方式的通信。
为了将半导体装置20用于TDD方式的通信，可以使用收发切换开关作为输出开关电路34。收发切换开关具有两个接点和一个共有端子。两个接点中的一个经由输出匹配电路33(图1)与功率级放大电路52连接，另一个接点与接收电路91(图1)连接。另外，在进行TDD方式的通信的情况下，代替双工器90，将滤波器安装于模块基板。收发切换开关的共有端子经由滤波器与天线端子ANT连接。
[第二实施例]
接下来，参照图6对第二实施例的半导体装置20进行说明。以下，对于与参照图1～图5D的附图进行说明的第一实施例的半导体装置20相同的结构省略说明。
图6是表示第二实施例的半导体装置20的一部分构成要素的俯视时的位置关系的图。在第一实施例中，对于第一部件21(图2)的面内的测温元件46(图2)的位置没有特别限定，在第一部件21的任意场所配置测温元件46。与此相对，在第二实施例中，测温元件46配置在俯视观察时与第二部件22重叠的位置。
接下来，对第二实施例的优异的效果进行说明。
在第二实施例中，测温元件46配置在俯视观察时与第二部件22重叠的位置，因此从第二部件22到测温元件46的传热路径变短。其结果，第二部件22的温度容易反映在测温元件46的检测值中。由此，能够进一步提高第二部件22的温度的测定精度。
[第三实施例]
接下来，参照图7A和图7B对第三实施例的半导体装置20进行说明。以下，对于与参照图6进行说明的第二实施例的半导体装置20相同的结构省略说明。在第二实施例(图6)中，测温元件46配置在俯视观察时与第二部件22重叠的位置，但在第三实施例中，测温元件46的俯视时的位置被进一步限定。
图7A是表示第三实施例的半导体装置20的一部分构成要素的俯视时的位置关系的图。第二部件22在俯视观察时包含于第一部件21。在第二部件22配置有驱动级放大电路51以及功率级放大电路52。功率级放大电路52包含多个晶体管Q。同样地，驱动级放大电路51也包含多个晶体管。
图7B是表示多个晶体管Q以及测温元件46的俯视时的配置的图。多个晶体管Q的各个的集电极层102C以及基极层102B在俯视观察时大致重叠，在一个方向(在图7B中上下方向)上具有长的形状。即，多个晶体管Q的各个也在俯视观察时在一个方向上具有长的形状。多个晶体管Q以各自的长边方向成为平行的姿势排列在与长边方向正交的方向(在图7B中左右方向，以下，称为第一方向D1)上。将多个晶体管Q的各自的长边方向称为第二方向D2。
接下来，对多个晶体管Q和测温元件46的位置关系进行说明。多个晶体管Q以等间距P在第一方向D1上排列。此外，多个晶体管Q的中心间距离中的一部分形成为比等间距P宽。例如，在图7B中，在第一方向D1上排列的多个晶体管Q的列的中央部分的中心间距离形成为比等间距P稍微宽。此外，也可以使全部的晶体管Q以等间距P排列。
在第一方向D1上，在使从一端的晶体管Q到另一端的晶体管Q的范围55在第一方向D1的两端分别沿第一方向D1延伸长度LE而得到的范围56内配置有至少一个测温元件46。长度LE为等间距P的3倍以下，更优选为2倍以下。在第二方向D2上，在配置有多个晶体管Q的范围57内配置有测温元件46。
如图7A所示，以俯视观察时包含多个晶体管Q的方式配置发射极用的两个导体突起82A、82B。在由多个晶体管Q构成的列的中央部分，在晶体管Q的中心间距离比等间距P宽的部位，两个导体突起82A和82B被相互分离。导体突起82A、82B与多个晶体管Q的发射极连接。此外，也可以将两个导体突起82A、82B连结而形成一个导体突起。
接下来，对第三实施例的优异的效果进行说明。
在第三实施例中，测温元件46配置于晶体管Q的附近。因此，能够通过测温元件46进一步提高晶体管Q的温度的测定精度。
接下来，对第三实施例的变形例进行说明。
在第三实施例中，使多个晶体管Q在第一方向D1上以等间距P排列，但未必需要以等间距排列。在多个晶体管Q没有以等间距排列的情况下，优选使从两端的晶体管Q延伸的距离LE与两端的晶体管Q的每一个和与其相邻的晶体管Q的中心间的距离相等。
在第三实施例中，构成功率级放大电路52的多个晶体管Q(图7B)排列成一列，但也可以将由多个晶体管Q构成的晶体管列在与晶体管Q排列的方向正交的方向上配置多列。在这种情况下，按每个晶体管列来定义图7B所示的配置有晶体管Q的范围55、56即可。
[第四实施例]
接下来，参照图8和图9对第四实施例的半导体装置进行说明。以下，对于与参照图1～图5D的附图进行说明的第一实施例的半导体装置相同的结构省略说明。
图8是第四实施例的半导体装置20的框图。在第四实施例的半导体装置中，基于测温元件46的温度的测定值除了数字电路47之外还输入到偏置控制电路41、42。偏置控制电路41基于测温元件46的检测值，使供给到驱动级放大电路51的晶体管的偏置电流变化。另一个偏置控制电路42基于测温元件46的检测值，使供给到功率级放大电路52的晶体管Q(图3A)的偏置电流变化。
接下来，参照图9对偏置电流的控制方法的一个例子进行说明。
图9是表示功率级放大电路52(图1)的晶体管Q的输出的温度依存性和根据温度而变化的偏置电流的大小的图表。横轴表示基于测温元件46的温度的检测值，左纵轴表示晶体管Q的输出电平，右纵轴表示偏置电流。在以恒定的偏置电流使晶体管Q动作的情况下，若晶体管Q的温度上升，则如图9中虚线所示，即使输入信号电平恒定，输出电平也降低。驱动级放大电路51的晶体管的输出也具有与功率级放大电路52的晶体管Q同样的温度依存性。
如图9中粗实线所示，偏置控制电路42(图1)根据基于测温元件46的温度的测定值上升而使供给到晶体管Q的偏置电流Ib增加。若偏置电流Ib增加，则如图9中细实线所示，晶体管Q的输出电平Po也变大。这样，通过使偏置电流增加来补偿因温度上升而引起的输出电平的降低，使晶体管的输出电平Po接近不依存于温度的恒定值。
若温度进一步上升超过允许上限值Tth，则偏置控制电路42(图1)使供给到功率级放大电路52(图1)的晶体管Q的偏置电流停止。由此，晶体管Q的输出电平Po也大致成为零。
用于驱动级放大电路51的偏置控制电路41的控制也与用于功率级放大电路52的偏置控制电路42的控制同样。
接下来，对第四实施例的优异的效果进行说明。
在第四实施例中，将基于测温元件46的温度的检测值反馈给偏置控制电路41、42，根据温度使供给到晶体管Q的偏置电流变化。由此，能够减轻晶体管Q的输出的温度依存性，将输入信号电平为恒定时的输出电平Po大致维持在恒定。并且，若温度超过允许上限值Tth，则使偏置电流的供给停止，从而能够抑制因过度的温度上升而导致的晶体管Q的破坏。
接下来，对第四实施例的变形例进行说明。
在第四实施例中，使供给到构成功率级放大电路52的全部的晶体管Q的偏置电流统一变化。作为第四实施例的变形例，也可以将在第一方向D1上排列的多个晶体管Q(图7B)分成多个组，按每个组配置测温元件46。该情况下，根据基于多个测温元件46的每一个的温度的测定值，按每个组使偏置电流变化即可。例如，使供给到温度相对较高的组的晶体管Q的偏置电流比供给到温度相对较低的组的晶体管Q的偏置电流多即可。由此，能够减小构成功率级放大电路52的全部的晶体管Q的输出电平的偏差。
[第五实施例]
接下来，参照图10和图11对第五实施例的半导体装置进行说明。以下，对于与参照图1～图5D的附图进行说明的第一实施例的半导体装置相同的结构省略说明。
图10是表示第五实施例的半导体装置20的一部分功能的框图。在第一实施例(图1)中，相对于两个输入端子IN1、IN2的每一个，输入开关电路31具有一个输入接点。与此相对，在第五实施例中，输入开关电路31相对于一个输入端子IN1具有两个输入接点31A、31B，相对于另一个输入端子IN2也具有两个输入接点31A、31B。一个输入接点31A与输入端子IN1或IN2直接连接，另一个输入接点31B经由衰减电路31C与输入端子IN1或IN2连接。
输入开关控制电路43从两个输入端子IN1、IN2选择一个输入端子，进而，根据基于测温元件46的温度的检测值选择输入接点31A及31B中的任一个。在选择了一个输入接点31A的情况下，输入到输入端子IN1或IN2的高频信号不被衰减而输入到驱动级放大电路51。在选择了另一个输入接点31B的情况下，输入到输入端子IN1或IN2的高频信号在衰减电路31C中被衰减而输入到驱动级放大电路51。并且，输入开关控制电路43使输入开关电路31成为非导通状态，从而能够使高频信号向驱动级放大电路51的输入停止。
图11是表示从输入端子IN1或IN2到驱动级放大电路51的高频信号的衰减率和基于测温元件46的温度的检测值的关系的图表。横轴表示温度的检测值，纵轴表示衰减率。在温度的检测值小于第一阈值Tth1的范围内，输入开关控制电路43选择没有插入衰减电路31C的一方的输入接点31A。因此，高频信号的衰减率大致为零。在温度的检测值为第一阈值Tth1以上且小于第二阈值Tth2的范围内，输入开关控制电路43选择插入有衰减电路31C的一方的输入接点31B。因此，高频信号的衰减率从零上升。
在温度的检测值为第二阈值Tth2以上的范围内，输入开关控制电路43使输入开关电路31成为非导通状态。由此，高频信号向驱动级放大电路51的输入被停止。即，高频信号的衰减率成为无限大。
接下来，对第五实施例的优异的效果进行说明。
在第五实施例中，通过将基于测温元件46的温度的检测值反馈到输入开关电路31的控制，调整输入到驱动级放大电路51的高频信号的电平。若温度的检测值上升，则通过使输入到驱动级放大电路51的高频信号的电平降低或者成为零，能够抑制进一步的温度上升。输入开关控制电路43以及输入开关电路31作为用于防止因过度的温度上升导致的晶体管Q的破坏的保护电路发挥功能。
[第六实施例]
接下来，参照图12对第六实施例的半导体装置进行说明。以下，对于与参照图1～图5D的附图进行说明的第一实施例的半导体装置相同的结构省略说明。
图12是表示第六实施例的半导体装置20的一部分功能的框图。在第一实施例(图1)中，输出开关电路34按每个双工器90具有一个输出接点。与此相对，在第六实施例中，按每个双工器90具有两个输出接点34A、34B。一个输出接点34A与双工器90的发送信号输入端口直接连接，另一个输出接点34B经由阻抗调整电路34C与双工器90的发送信号输入端口连接。
若选择了一个输出接点34A，则从功率级放大电路52输出的高频信号经由输出匹配电路33输入到双工器90的发送信号输入端口。此时，从功率级放大电路52观察负载侧的负载阻抗与功率级放大电路52的输出阻抗大致匹配。若选择了另一个输出接点34B，则从功率级放大电路52输出的高频信号经由输出匹配电路33以及阻抗调整电路34C输入到双工器90的发送信号输入端口。此时，构成阻抗调整电路34C，使得从功率级放大电路52观察负载侧的阻抗比功率级放大电路52的输出阻抗高。
输出开关控制电路44从多个双工器90中选择一个双工器90，并且根据基于测温元件46的温度的检测值，从输出接点34A及34B中选择一个输出接点。
接下来，对第六实施例的优异的效果进行说明。
在第六实施例中，若基于测温元件46的温度的检测值超过某个阈值，则输出开关控制电路44将输出开关电路34的连接状态从输入接点与一个输出接点34A连接的状态切换到与另一个输出接点34B连接的状态。由此，从功率级放大电路52观察负载侧的阻抗变高，输出电流减少。由于输出电流减少，从而能够抑制由功率级放大电路52的晶体管Q的过度的温度上升导致的破坏。
并且，输入到双工器90的信号电平降低，从而能够抑制双工器90的破坏。
若功率级放大电路52的输出增大，则功率级放大电路52的温度上升，并且输入到双工器90的高频信号的功率也变大。其结果，在双工器90内的通过损耗(插入损耗)变大，双工器90的温度也上升。另外，若功率级放大电路52的温度上升，则该热量传导至双工器90，双工器90的温度也上升。即，认为功率级放大电路52的温度与双工器90的温度之间具有相关关系。因此，可以认为基于测温元件46的温度的检测值中也反映双工器90的温度。因此，能够根据基于测温元件46的温度的检测值，求出由双工器90的温度变化引起的通过频带的移位量，根据移位量调整功率级放大电路52和双工器90的阻抗匹配。
[第七实施例]
接下来，参照图13对第七实施例的半导体装置进行说明。以下，对于与参照图1～图5D的附图进行说明的第一实施例的半导体装置相同的结构省略说明。
图13是第七实施例的半导体装置20的框图。在第一实施例(图1)中，级间匹配电路32的阻抗转换率为固定值。与此相对，在第七实施例中，级间匹配电路32的阻抗转换率可变。例如，在级间匹配电路32所包含的至少一个无源元件中并联或串联地插入开关元件。通过接通断开该开关元件，能够使阻抗转换率变化。第一部件21所包含的级间匹配控制电路48通过控制级间匹配电路32的开关元件的接通断开，使级间匹配电路32的阻抗转换率变化。
例如，级间匹配电路32采用两种状态：从驱动级放大电路51观察负载侧的阻抗与驱动级放大电路51的输出阻抗大致匹配的匹配状态、和从驱动级放大电路51观察负载侧的阻抗比驱动级放大电路51的输出阻抗高的高阻抗状态。
若基于测温元件46的温度的测定值超过某个阈值，则级间匹配控制电路48将级间匹配电路32的状态从匹配状态切换到高阻抗状态。
接下来，对第七实施例的优异的效果进行说明。
若基于测温元件46的温度的测定值超过阈值且级间匹配电路32的状态切换至高阻抗状态，则输入到功率级放大电路52的高频信号的信号电平降低。由此，能够抑制由功率级放大电路52的晶体管Q的过度的温度上升导致的破坏。
[第八实施例]
接下来，参照图14对第八实施例的半导体装置进行说明。以下，对于与参照图1～图5D的附图进行说明的第一实施例的半导体装置相同的结构省略说明。
图14是第八实施例的半导体装置20的框图。在第一实施例(图1)中，输出匹配电路33的阻抗转换率为固定值。与此相对，在第八实施例中，输出匹配电路33的阻抗转换率可变。例如，在输出匹配电路33所包含的至少一个无源元件中并联或串联地插入开关元件。通过接通断开该开关元件，能够使阻抗转换率变化。输出匹配控制电路49通过控制输出匹配电路33的开关元件的接通断开，使输出匹配电路33的阻抗转换率变化。
接下来，对第八实施例的优异的效果进行说明。
由于从天线端子ANT观察天线92侧的负载阻抗的变动而在功率级放大电路52的晶体管Q中产生了过度的热量的情况下，输出匹配控制电路49控制输出匹配电路33，使从功率级放大电路52观察负载侧的阻抗变高。由此，功率级放大电路52的输出电平降低，能够抑制由过度的温度上升导致的晶体管Q的破坏。
不言而喻上述的各实施例是例示，能够进行不同的实施例所示的结构的部分置换或者组合。对于由多个实施例的同样的结构引起的同样的作用效果，按每个实施例没有依次提及。并且，本发明并不限制于上述的实施例。例如，能够进行各种变更、改进、组合等对于本领域技术人员来说是显而易见的。

Claims (11)

1.一种半导体装置，具备：
第一部件，具有第一面，包含由元素半导体系构成的半导体区域；
第二部件，面接触地接合于所述第一部件的所述第一面，并包含化合物半导体系的高频放大电路；以及
导体突起，从所述第二部件向所述第一部件侧的相反侧突出，
所述第一部件在内部包含检测温度的测温元件。
2.根据权利要求1所述的半导体装置，其中，
所述测温元件配置在俯视观察时与所述第二部件重叠的位置。
3.根据权利要求1或2所述的半导体装置，其中，
所述高频放大电路包含相互并联连接的多个晶体管，
所述多个晶体管在俯视观察时在第一方向上排列而配置，
所述测温元件在所述第一方向上，配置在第一范围内，在俯视观察时与所述第一方向正交的第二方向上，配置在第二范围内，所述第一范围是使从一端的晶体管到另一端的晶体管的范围向两侧延伸了两端的晶体管的每一个和与其相邻的晶体管的中心间的距离的范围，所述第二范围是配置有所述多个晶体管的范围。
4.根据权利要求1～3中任一项所述的半导体装置，其中，
所述第一部件还包含温度检测电路，所述温度检测电路将所述测温元件的检测值转换为数字值并向外部输出。
5.根据权利要求1～4中任一项所述的半导体装置，其中，
所述第一部件还包含偏置控制电路，所述偏置控制电路基于所述测温元件的检测值，使供给到所述高频放大电路的晶体管的偏置电流变化。
6.根据权利要求5所述的半导体装置，其中，
所述偏置控制电路随着由所述测温元件检测出的温度上升而进行使偏置电流增加的控制。
7.根据权利要求5或6所述的半导体装置，其中，
若由所述测温元件检测出的温度超过预先设定的允许上限值，则所述偏置控制电路使偏置电流向所述高频放大电路的晶体管的供给停止。
8.根据权利要求1～7中任一项所述的半导体装置，其中，
所述第一部件还包含：
输入开关电路，通过开关的切换，使输入到所述高频放大电路的高频信号的衰减率变化；和
输入开关控制电路，基于所述测温元件的检测值，控制所述输入开关电路。
9.根据权利要求1～8中任一项所述的半导体装置，其中，
所述第一部件还包含：
输出开关电路，使从所述高频放大电路输出的高频信号从多个输出接点中所选择的一个输出接点输出；和
输出开关控制电路，基于所述测温元件的检测值，控制所述输出开关电路，
所述输出开关电路包含与所述多个输出接点中的一部分输出接点连接的阻抗调整电路。
10.根据权利要求1～9中任一项所述的半导体装置，其中，
所述高频放大电路具有多级结构，
所述第一部件还包含：
插入于所述高频放大电路的级间的阻抗转换率可变的级间匹配电路；和
级间匹配控制电路，基于所述测温元件的检测值，使所述级间匹配电路的阻抗转换率变化。
11.根据权利要求1～10中任一项所述的半导体装置，其中，
所述第一部件还包含：
与所述高频放大电路的输出端口连接的阻抗转换率可变的输出匹配电路；和
输出匹配控制电路，基于所述测温元件的检测值，使所述输出匹配电路的阻抗转换率变化。
CN202111553324.4A 2020-12-18 2021-12-17 半导体装置 Pending CN114649276A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020210058A JP2022096842A (ja) 2020-12-18 2020-12-18 半導体装置
JP2020-210058 2020-12-18

Publications (1)

Publication Number Publication Date
CN114649276A true CN114649276A (zh) 2022-06-21

Family

ID=81991829

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111553324.4A Pending CN114649276A (zh) 2020-12-18 2021-12-17 半导体装置

Country Status (3)

Country Link
US (1) US20220200548A1 (zh)
JP (1) JP2022096842A (zh)
CN (1) CN114649276A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10643962B1 (en) * 2013-02-20 2020-05-05 Micro Mobio Corporation World band radio frequency front end module, system and method of power sensing thereof
US9761543B1 (en) * 2016-12-20 2017-09-12 Texas Instruments Incorporated Integrated circuits with thermal isolation and temperature regulation

Also Published As

Publication number Publication date
JP2022096842A (ja) 2022-06-30
US20220200548A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
US11437362B2 (en) Multi-cavity package having single metal flange
US7453147B2 (en) Semiconductor device, its manufacturing method, and radio communication device
US7301781B2 (en) Semiconductor module
CN112310074B (zh) 半导体装置以及高频模块
US20220108936A1 (en) Semiconductor module
CN114696864B (zh) 高频模块
CN114696863B (zh) 高频模块
CN114649276A (zh) 半导体装置
EP1402628B1 (en) Stability enhanced multistage power amplifier
CN114649275A (zh) 功率放大器
CN114743965A (zh) 半导体装置
US12087711B2 (en) Semiconductor device
CN114649324A (zh) 半导体装置以及半导体模块
JPH0927507A (ja) 半導体装置
US20220109411A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination