JP3610238B2 - 高周波用パッケージ - Google Patents
高周波用パッケージ Download PDFInfo
- Publication number
- JP3610238B2 JP3610238B2 JP24421198A JP24421198A JP3610238B2 JP 3610238 B2 JP3610238 B2 JP 3610238B2 JP 24421198 A JP24421198 A JP 24421198A JP 24421198 A JP24421198 A JP 24421198A JP 3610238 B2 JP3610238 B2 JP 3610238B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- input
- output
- dielectric substrate
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Waveguides (AREA)
Description
【発明の属する技術分野】
本発明は、マイクロ波帯からミリ波帯領域の高周波用の半導体素子等を収納するパッケージに関し、特に、高周波回路全体の小型化とともに、入力用線路と出力用線路間のアイソレーション特性を向上させた高周波用パッケージに関するものである。
【0002】
【従来の技術】
従来、マイクロ波やミリ波の信号を取り扱う配線基板として、高周波素子を気密に封止した高周波用パッケージが知られている。この高周波用パッケージは、通常、誘電体からなる誘電体基板、キャビティ形成のための枠体および蓋体を具備し、キャビティ内に高周波素子を収納実装して枠体および蓋体によって気密に封止した構造からなる。
【0003】
かかる構造からなる高周波用パッケージにおいて、高周波素子への入出力及び、パッケージの外部回路基板への実装は、誘電体基板表面に形成され、高周波素子と電気的に接続されたマイクロストリップ線路等の信号伝送線路を枠体を貫通させるか、あるいは誘電体基板に設けられたスルーホール導体によってキャビティの外側に引出し、それを誘電体基板の底面に引き回し底面に形成された接続部と外部回路基板の配線層とを半田等の接着剤を介して接続されるものである。
【0004】
ところが、かかる入出力および実装構造においては、枠体の貫通あるいはスルーホール導体によってインピーダンスの不整合や、貫通部での反射損、放射損が発生し伝送特性が劣化するという問題があった。
【0005】
そこで、最近では、高周波素子への入出力をキャビティ内に設けられた高周波伝送線路と、底面に形成された高周波伝送線路との電磁結合によって行うことが提案されている。この電磁結合を用いたマイクロ波やミリ波の信号を取り扱う高周波用パッケージとしては、例えば、図7に示すように、誘電体から成る誘電体基板41と金属などからなる蓋体42により形成されたキャビティ43内に高周波素子44を気密封止されたパッケージ構造が特開平8−250911号や特開平8−250913号にて提案されている。
【0006】
具体的には、誘電体基板41の表面に搭載された高周波素子44には、入力用線路45a,および出力用線路45bが形成され、誘電体基板41の底面にも入力用線路46aと出力用線路46bが形成され、誘電体基板41の内部には、一対のスロット孔47a,47bを備えたグランド層48を形成し、線路45aと線路46aとをスロット孔47aを介して、また線路45bと線路46bとをスロット孔47bを介してそれぞれ電磁的に結合させてなるものであって、高周波用パッケージの線路46a,46bの端部に設けられた接続部49a,49bと、外部回路基板50に設けられた入力用線路51a,出力用線路51bと半田等の接着剤によって接続することにより実装される。そして、高周波素子44への高周波信号は、線路51a−線路46a−スロット孔47a−線路45aを経由して入力され、高周波素子44から線路45b−スロット孔47b−線路46b−線路51bを経由して出力される。
【0007】
【発明が解決しようとする課題】
しかしながら、上記の高周波用パッケージは、入出力信号線路がそれぞれ1線路から構成されたものであるが、高周波素子には、例えば、1つの入力信号を2つの出力信号に変換するもの、2つの入力信号を1つの出力信号に変換するものも知られており、そのような高周波素子を搭載するためのパッケージ構造については具体的に検討されていない。
【0008】
また、入出力信号線路がそれぞれ1線路から構成される上記高周波用パッケージを用いた場合、信号伝送線路同士の結合あるいは分岐を行う場合には、その高周波用パッケージを実装した外部回路基板の回路内で行う必要がある。その結果、高周波回路全体のシステムまたはモジュールの小型化を達成する上で、1つの障害となっていた。さらに、外部回路基板上で信号伝送線路の分岐を行うと、信号伝送線路分岐部や屈曲部から生じる放射が他の回路に影響を及ぼすという問題もあった。
【0009】
さらに、上記の入出力線路内に電磁結合部を有する高周波用パッケージにおいては、従来のスルーホール導体によって接続する場合や、線路を引き回した場合に比較して入力線路と出力線路間での電磁結合部での干渉が生じやすく、各線路のアイソレーション性を充分に確保することができず、高周波用パッケージに搭載される高周波素子の特性が十分に発揮しにくいという問題があった。
【0010】
従って、本発明は前記課題を解消せんとして成されたもので、高周波回路システムやモジュールの小型化に好適に用いることができ、しかも電磁結合部を有する高周波用パッケージにおける入力用線路および出力用線路のアイソレーション性を向上させることのできる高周波用パッケージを提供することを目的とするものである。
【0011】
【課題を解決するための手段】
本発明者等は、入出力線路内に電磁結合部を有する高周波用パッケージにおいて前記目的を達成するための構成について種々検討を重ねた結果、入力用線路群、出力用線路群のうち少なくとも一方を複数の線路によって構成するとともにそれらの線路をそれぞれ電磁結合させ、また、入力用線路群と出力用線路群とを誘電体基板表面に設けたグランド層によって電磁的に分離することにより、アイソレーションが向上できることを見いだし本発明に至った。
【0012】
即ち、本発明の高周波用配線基板は、一方の表面に高周波素子搭載部を有する誘電体基板と、前記高周波素子を気密に封止すべく前記誘電体基板の一方の表面に接合される蓋体と、前記誘電体基板の一方の表面に被着形成され、一端が前記高周波素子と電気的に接続される入力用信号線路と、前記誘電体基板の他方の表面に被着形成され一端が外部回路と接続される入力用接続線路を具備し、前記入力用信号線路と前記入力用接続線路を電磁的に結合してなる入力用線路群と、前記誘電体基板の一方の表面に被着形成され、一端が前記高周波素子と電気的に接続される出力用信号線路と、前記誘電体基板の他方の表面に被着形成され一端が外部回路と接続される出力用接続線路を具備し、前記出力用信号線路と前記出力用接続線路を電磁的に結合してなる出力用線路群と、を具備するパッケージであって、前記入力用線路群および前記出力用線路群のうち少なくとも一方が複数の信号線路と複数の接続線路とを具備し各信号線路と各接続線路とを前記誘電体基板内の内部グランド層に形成されたスロット孔を介して電磁的に結合してなるとともに、前記誘電体基板の一方の表面および他方の表面の前記入力用線路群と前記出力用線路群の周囲に、平面的にみて各スロット孔中心から該スロット孔の長辺長さ以上離間した領域にそれぞれグランド層を被着形成するとともに、前記一方の表面および他方の表面のグランド層の前記入力用線路群と前記出力用線路群の周囲にそれぞれ複数のビアホール導体を配設したことによって、前記入力用線路群と前記出力用線路群とを電磁的に分離してなることを特徴とするものである。
【0014】
また、上記高周波用パッケージにおいて、前記入力用線路群と前記出力用線路群のうち少なくとも一方に線路分岐部を有することを特徴とする。
【0015】
【作用】
本発明によれば、高周波素子への入出力線路内に電磁結合部を有する高周波用パッケージにおいて、入力用線路群、出力用線路群のうち少なくとも一方の線路群を複数の入力用信号線路、入力用接続線路によって構成し、それぞれの信号線路と接続線路とを電磁的に結合した構造を形成することにより、あらゆるタイプの高周波素子に適用でき、また、高周波回路形成において複数の線路に信号を伝送させる場合において、パッケージ内に線路の分岐部を形成することができる結果、高周波回路のシステムやモジュール全体を小型化することができる。
【0016】
また、上記のようにパッケージ内に多数の電磁結合部を有する場合、必然的に電磁結合部間が近接することとなるために、近接する電磁結合部間で相互干渉が生じやすくなり、特に入力用線路群と出力用線路群間でそれぞれのアイソレーション性が損なわれ、伝送特性に悪影響を及ぼす虞がある。
【0017】
そこで、本願発明においては、入力用線路群と出力用線路群とを前記誘電体基板の一方の表面および/他方の表面に被着形成したグランド層によって電磁的に分離することにより、入力用線路群と出力用線路群のそれぞれのアイソレーション性を向上し、良好な伝送特性を得ることができる。
【0018】
【発明の実施の形態】
本発明の高周波用パッケージを図面に基づき詳述する。
図1は、本発明の一実施例を示す高周波用パッケージの概略断面図、図2は、図1の高周波用パッケージにおける誘電体基板の表面の導体パターンを示す図、図3は、図1の高周波用パッケージにおける誘電体基板の裏面の導体パターンを示す図である。
【0019】
図1乃至図3によれば、高周波用パッケージ1は、誘電体材料からなる誘電体基板2と蓋体3によりキャビティ4が形成されており、そのキャビティ4内にはMMIC,MICなどの高周波素子5が搭載されている。
【0020】
蓋体3は、キャビティ4からの電磁波が外部に漏洩するのを防止できる電磁波遮蔽性を有する材料、あるいは電磁波遮蔽材料が蓋基体に塗布されたものからなることが望ましく、金属、セラミックス、セラミックス−金属複合材料、ガラスセラミックス、ガラス有機樹脂系複合材料等が使用できる。
【0021】
この高周波用パッケージ1においては、高周波素子5として、1つの入力信号を2つの出力信号に変換するタイプのものを用いたものである。そのために、高周波用パッケージ1のキャビティ4内の誘電体基板2の表面には、図2に示すように、高周波素子5に信号を入力するための線路として、1本の入力用信号線路6と、2本の出力用信号線路7a、7bが被着形成されている。また、誘電体基板2の内部には、グランド層8がほぼ全面にわたり形成されており、前記入力用信号線路6、出力用信号線路7a、7bともにグランド層8とともにマイクロストリップ線路を形成している。
【0022】
また、上記信号線路6、7a、7bの端部は高周波素子5と電気的に接続されるが、線路端部は高周波素子5の電極構造に応じて適当な線路構造が形成される。例えば、図1の高周波用パッケージにおいては、線路6、7a、7bの端部は、線路の両側近傍に、グランド層9、10a、10bが被着形成されたグランド付きコプレーナ線路に変換されている。そして、このグランド付きコプレーナ線路と高周波素子5における信号電極やグランド電極とがワイヤボンディング、リボン、テープ、フリップチップ実装等によって電気的に接続されている。なお、グランド付きコプレーナ線路におけるグランド層9、10a、10bは、ビアホール導体11、12a、12bによって誘電体基板2内部のグランド層8と電気的に接続されており、グランド層8と同電位に保たれている。
【0023】
一方、誘電体基板2の裏面には、1本の入力用接続線路13と、2本の出力用14a、14bが被着形成されており、グランド層8とともにいずれもマイクロストリップ線路を形成している。また、この接続線路13、14a、14bの端部はいずれも外部回路との接続部を形成している。この接続部は、パッケージが接続される外部回路の線路構造に応じて適当な線路構造が形成される。
【0024】
例えば、図1のパッケージにおいては図3に示されるように、入力用接続線路13、出力用接続線路14a、14bの端部は、線路両側近傍に、グランド層15、16a、16bが被着形成されたグランド付きコプレーナ線路に変換されている。なお、グランド層15、16a,16bは、誘電体基板2内のグランド層8とビアホール導体17、18a、18bあるいは誘電体基板2の側面に形成したキャスタレーション(図示せず)によって電気的に接続され、グランド層8と同電位に保たれている。
【0025】
さらに、グランド層8内には、導体層が形成されない1つの入力用スロット孔19と、2つの出力用スロット孔20a,20bが形成されている。このスロット孔19、20a、20bは、いずれも長辺L、短辺Mの略長方形、または長径L、短径Mの楕円径からなり、入力用信号線路6と入力用接続線路13とを入力用スロット孔19を介して、出力用信号線路7aと出力用接続線路14aとを出力用スロット孔20aを介して、出力用信号線路7bと出力用接続線路14bとを出力用スロット孔20bを介して各終端部を各スロット孔を中心に対照的に対峙する位置に形成することによって、各信号線路と接続線路とを電磁的に結合することができる。
【0026】
上記電磁結合構造についてさらに具体的に説明すると、例えば、入力用信号線路6と入力用接続線路13の入力用スロット孔19による電磁結合構造を例にとって説明すると、図4に示すように、スロット孔19の長辺長さLは、信号の伝送効率を上げる点で伝送信号の波長λの1/2相当の長さにするのが望ましく、スロット孔19の短辺の長さMは伝送信号の波長λの1/5相当の長さから1/50相当の長さに設定するのが望ましい。そして、入力用信号線路6および入力用接続線路13の終端部を、平面的にみてスロット孔19の中心から互いに長さxの分だけ突き出るように形成される。この突き出し長さxは伝送信号の波長λの約1/4相当の長さが望ましい。
【0027】
上記のような線路構成によって、入力用接続線路13に入力された信号は、入力用スロット孔19を介して入力用信号線路6に伝送されて高周波素子5に伝送される。そして高周波素子5によって処理された信号は、出力用信号線路7a、7bに出力され、出力用スロット孔20a、20bを介して出力用接続線路14a,14bに伝送される。
【0028】
また、パッケージ1においては、図2に示すように、誘電体基板2の表面には、高周波素子5に対する電源用の配線層21が形成されており、誘電体基板2に設けられたスルーホール導体22を経由して誘電体基板2の裏面にに導出され図3に示す電源用接続パッド23に接続されている。
【0029】
本発明のパッケージ1においては、入力用信号線路6、入力用接続線路13からなる入力用線路群と、出力用信号線路7a,7b、出力用接続線路14a,14bからなる出力用線路群とは、誘電体基板2表面に形成されたグランド層によって電磁的に分離されている。
【0030】
具体的には、誘電体基板2の表面の高周波素子5搭載部を除く領域において、入力用信号線路6、出力用信号線路7a,7bはいずれも各信号線路群を取り囲むようにグランド層24が被着形成されており、グランド層24は、ビアホール導体25によって誘電体基板2内部のグランド層8と電気的に接続されることにより同電位に保たれている。
【0031】
また、同様に、誘電体基板2の裏面においても、入力用接続線路13、出力用接続線路14a,14bの各接続線路群と取り囲むようにグランド層26が被着形成されており、グランド層26は、ビアホール導体27によって誘電体基板2内部のグランド層8と電気的に接続されることにより同電位に保たれている。
【0032】
このようにグランド層24およびグランド層26によって誘電体基板2の両面に形成された各線路群との間にグランド層を介在させることにより入力用線路群と出力用線路群の干渉を抑制することができる。
【0033】
より望ましくは、各線路群間に上記のようにグランド層を形成することに加え、ビアホール導体25、27を信号波長の1/4波長長さの間隔で複数配設することによりさらに各電磁結合部間の干渉を抑制することができる。
【0034】
なお、上記グランド層24、26は、平面的にみて、電磁結合部におけるスロット孔19、20a,20bの各中心から、L(L:スロット長さ)以上離間した位置に設けることが望ましい。これは、グランド層24、26の形成位置が、上記よりもスロット孔に近づくと、共振等が起こり、信号伝送線路間の伝送特性を劣化させる場合があるためである。
【0035】
次に、本発明の高周波用パッケージの他の実施態様について図5乃至図6をもとに説明する。この実施態様においては、誘電体基板2の表面に形成された出力用信号線路7の一部に分岐部を有するものである。なお、図1乃至図4のパッケージ1における各部位と同一機能を有する部位については同一の符号を付した。
【0036】
図5乃至図6のパッケージ31における高周波素子32は、1つの入力信号を1つの出力信号に変換するものである。そのため、誘電体基板2の表面には、1本の出力用信号線路7が設けられている。この出力用信号線路7の端部は、パッケージ1と同様にグランド付きコプレーナ線路に変換された線路構造を有し、このグランド付きコプレーナ線路は高周波素子32とワイヤボンディング、リボン、テープ、フリップチップ実装等によって電気的に接続される。
【0037】
また、このパッケージ31においては、図5に示すように、出力用信号線路7は分岐部33を経て2本の出力用信号線路7c、7dに分岐されている。
【0038】
一方、誘電体基板2の裏面には、2本の出力用接続線路14c、14dが被着形成されており、その端部には、外部回路との接続のためにパッケージ1と同様にコプレーナ線路に変換されている。
【0039】
そして、出力用信号線路7cと出力用接続線路14cはグランド層8内に設けられた出力用スロット孔20cを介して、また出力用信号線路7dと出力用接続線路14dはグランド層8内に設けられた出力用スロット孔20dを介してそれぞれ電磁的に結合されている。
【0040】
上記のような線路構成によって、入力用接続線路13に入力された信号は、入力用スロット孔19を介して入力用信号線路6に伝送されて高周波素子32に伝送される。そして高周波素子32によって処理された信号は、出力用信号線路7に出力された後、分岐部33を経て信号線路7c,7dに同じ信号が伝送され、、出力用スロット孔20c、20dを介して出力用接続線路14c,14dに伝送される。
【0041】
そして、誘電体基板2の表面の高周波素子32搭載部を除く領域において、信号線路6、信号線路7,7c,7dの周囲には、いずれも各信号線路群を取り囲むようにグランド層34が被着形成されており、グランド層34は、ビアホール導体35によって誘電体基板2内部のグランド層8と電気的に接続されることにより同電位に保たれている。
【0042】
また、同様に、誘電体基板2の裏面においても、入力用接続線路13、入力用接続線路14c,14dの各接続線路群を取り囲むようにグランド層36が被着形成されており、グランド層36は、ビアホール導体37によって誘電体基板2内部のグランド層8と電気的に接続されることにより同電位に保たれている。
【0043】
このようにグランド層34およびグランド層36によって誘電体基板2の両面に形成された各線路群との間にグランド層を介在させることにより入力用線路群と出力用線路群の干渉を抑制することができる。
【0044】
なお、このパッケージ31においても、パッケージ1と同様に、各線路群間に上記のようにグランド層34、36を形成することに加え、ビアホール導体35、37を信号波長の1/4波長長さの間隔で各線路群の周囲に複数個配設することによりさらに各電磁結合部間の干渉を抑制することができる。
【0045】
なお、上記グランド層34、36は、平面的にみて、電磁結合部におけるスロット孔19、20c,20dの各中心から、L(L:スロット長さ)以上離間した位置に設けることが前記の同様な理由から望ましい。
【0046】
パッケージ31は、例えば、パッケージ31から出力された出力信号をパッチアレイアンテナなどの同一の信号を付与する外部回路に接続する場合において有効である。
【0047】
なお、上記パッケージ1およびパッケージ31の誘電体基板2裏面に形成された接続線路は、いずれも外部回路と半田などの導電性接着剤等によって接合することにより、パッケージ1を外部回路と接続することができる。
【0048】
また、上記パッケージ1およびパッケージ31における誘電体基板2の周囲の側面にもグランド層あるいは接地されたキャスタレーションを設けることにより、パッケージ内の電磁結合部の外部電磁波の影響を抑制することができる。
【0049】
なお、本発明の高周波用パッケージは、図1乃至図6においてはパッケージ内の電磁結合部の総数が3つの場合について説明したが、本発明の構成は、電磁結合部が4つ以上の場合においても、同様に出力用線路群と入力用線路群とを誘電体基板表面に設けられたグランド層、あるいはグランド層とビアホール導体によって電磁的に隔離することにより、各線路群間の干渉を抑制し、線路のアイソレーションを向上させることができる。
【0050】
なお、本発明のパッケージによれば、高周波用パッケージ1の誘電体基板2としては、アルミナ(Al2O3)、ガラスセラミックス、窒化アルミニウム(AlN)、ムライト、窒化珪素(Si3N4)等のセラミックス、有機樹脂を構成成分として含む有機質絶縁材等の周知の絶縁材料によって構成される。
【0051】
また、入力用線路、出力用線路、グランド層、さらには電源用配線層などは、W、Mo、Mo−Mn、Cu、Au、Agなど周知の導体材料によって形成することができるが、線路における高周波信号の伝送損失を小さくするためには、導体としてAg、Cu、Au等の低抵抗導体によって形成することが望ましく、かかる点からは前記誘電体基板は焼成温度が800〜1000℃程度のガラスセラミックスなどの低温焼成絶縁材料を用いると、誘電体基板2と各種線路等と同時焼成して形成することができる。
【0052】
【発明の効果】
以上詳述した通り、本発明によれば、高周波素子への入出力線路内に電磁結合部を有する高周波用パッケージ内の入力用線路群、出力用線路群のうち少なくとも一方の線路群を複数の信号線路、接続線路とともに複数の電磁結合部によって構成し、また、それらの線路群をグランド層によって電磁的に分離することにより、あらゆるタイプの高周波素子に適用できるとともに、線路群間の干渉を抑制しアイソレーションを向上させることができ、さらにはパッケージ内に線路の分岐部を形成することも可能となるために、高周波回路における信号伝送線路の長さを短縮でき、高周波回路のシステムやモジュール全体の小型化と伝送特性の向上を図ることができる。
【図面の簡単な説明】
【図1】本発明の高周波用パッケージの一実施態様の概略断面図である。
【図2】図1の高周波用パッケージにおける誘電体基板の表面の導体パターンを示す図である。
【図3】図1の高周波用パッケージにおける誘電体基板の裏面の導体パターンを示す図である。
【図4】図1の高周波用パッケージにおける電磁結合構造を説明するための概略図であり、(a)は平面図、(b)は断面図である。
【図5】本発明の高周波用パッケージの他の実施態様における誘電体基板の表面の導体パターンを示す図である。
【図6】本発明の高周波用パッケージの他の実施態様における誘電体基板の裏面の導体パターンを示す図である。
【図7】従来の高周波用パッケージを説明するための概略断面図である。
【符号の説明】
1 パッケージ
2 誘電体基板
3 蓋体
4 キャビティ
5 高周波素子
6 入力用信号線路
7a,7b 出力用信号線路
8,9,10a,10b グランド層
11,12a,12b ビアホール導体
13 入力用接続線路
14a,14b 出力用接続線路
15,16a,16b グランド層
17,18a,18b ビアホール導体
19,20a,20b スロット孔
24,26 グランド層
25,27 ビアホール導体
Claims (2)
- 一方の表面に高周波素子搭載部を有する誘電体基板と、
前記高周波素子を気密に封止すべく前記誘電体基板の一方の表面に接合される蓋体と、
前記誘電体基板の一方の表面に被着形成され、一端が前記高周波素子と電気的に接続される入力用信号線路と、前記誘電体基板の他方の表面に被着形成され一端が外部回路と接続される入力用接続線路を具備し、前記入力用信号線路と前記入力用接続線路を電磁的に結合してなる入力用線路群と、
前記誘電体基板の一方の表面に被着形成され、一端が前記高周波素子と電気的に接続される出力用信号線路と、前記誘電体基板の他方の表面に被着形成され一端が外部回路と接続される出力用接続線路を具備し、前記出力用信号線路と前記出力用接続線路を電磁的に結合してなる出力用線路群と、を具備するパッケージであって、
前記入力用線路群および前記出力用線路群のうち少なくとも一方が複数の信号線路と複数の接続線路とを具備し各信号線路と各接続線路とを前記誘電体基板内の内部グランド層に形成されたスロット孔を介して電磁的に結合してなるとともに、前記誘電体基板の一方の表面および他方の表面の前記入力用線路群と前記出力用線路群の周囲に、平面的にみて各スロット孔中心から該スロット孔の長辺長さ以上離間した領域にそれぞれグランド層を被着形成するとともに、前記一方の表面および他方の表面のグランド層の前記入力用線路群と前記出力用線路群の周囲にそれぞれ複数のビアホール導体を配設したことによって、前記入力用線路群と前記出力用線路群とを電磁的に分離してなることを特徴とする高周波用パッケージ。 - 前記入力用線路群と前記出力用線路群のうち少なくとも一方に線路分岐部を有することを特徴とする請求項1記載の高周波用パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24421198A JP3610238B2 (ja) | 1998-08-28 | 1998-08-28 | 高周波用パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24421198A JP3610238B2 (ja) | 1998-08-28 | 1998-08-28 | 高周波用パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000340700A JP2000340700A (ja) | 2000-12-08 |
JP3610238B2 true JP3610238B2 (ja) | 2005-01-12 |
Family
ID=17115416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24421198A Expired - Fee Related JP3610238B2 (ja) | 1998-08-28 | 1998-08-28 | 高周波用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3610238B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4557751B2 (ja) * | 2005-03-07 | 2010-10-06 | 京セラ株式会社 | 高周波回路基板および高周波モジュール |
CN117529805A (zh) | 2021-06-29 | 2024-02-06 | 京瓷株式会社 | 配线板及电子装置 |
-
1998
- 1998-08-28 JP JP24421198A patent/JP3610238B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000340700A (ja) | 2000-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1307078B1 (en) | High frequency circuit module | |
US6057600A (en) | Structure for mounting a high-frequency package | |
US6483406B1 (en) | High-frequency module using slot coupling | |
JP3457802B2 (ja) | 高周波用半導体装置 | |
JP3537626B2 (ja) | 高周波用パッケージ | |
JP3818864B2 (ja) | 高周波半導体装置 | |
JP3610238B2 (ja) | 高周波用パッケージ | |
JP2878043B2 (ja) | マイクロ波パッケージ | |
JP3398282B2 (ja) | 高周波用半導体装置 | |
JP3556470B2 (ja) | 高周波用モジュール | |
JPH09186268A (ja) | 高周波用半導体装置 | |
JP3704440B2 (ja) | 高周波用配線基板の接続構造 | |
JP3462062B2 (ja) | 高周波用伝送線路の接続構造および配線基板 | |
JP3810566B2 (ja) | 高周波用パッケージ | |
JP3309056B2 (ja) | 高周波素子収納用パッケージ | |
JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
JP3176337B2 (ja) | 高周波用半導体パッケージの実装構造 | |
JP3297607B2 (ja) | 高周波回路用パッケージ | |
JP2004297465A (ja) | 高周波用パッケージ | |
JP3145670B2 (ja) | 高周波用半導体パッケージの実装構造 | |
JP3776598B2 (ja) | 高周波パッケージ | |
JP3840160B2 (ja) | 高周波素子収納用パッケージ | |
JP3261094B2 (ja) | 高周波用配線基板の実装構造 | |
JP2000164764A (ja) | 高周波用配線基板の実装構造 | |
JP2000022042A (ja) | 高周波用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041012 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041018 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |