JP3297607B2 - 高周波回路用パッケージ - Google Patents

高周波回路用パッケージ

Info

Publication number
JP3297607B2
JP3297607B2 JP24756896A JP24756896A JP3297607B2 JP 3297607 B2 JP3297607 B2 JP 3297607B2 JP 24756896 A JP24756896 A JP 24756896A JP 24756896 A JP24756896 A JP 24756896A JP 3297607 B2 JP3297607 B2 JP 3297607B2
Authority
JP
Japan
Prior art keywords
line
insulating substrate
signal
frequency
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24756896A
Other languages
English (en)
Other versions
JPH1092975A (ja
Inventor
健次 田上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP24756896A priority Critical patent/JP3297607B2/ja
Publication of JPH1092975A publication Critical patent/JPH1092975A/ja
Application granted granted Critical
Publication of JP3297607B2 publication Critical patent/JP3297607B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Waveguides (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は高周波回路用パッケ
ージに関し、特に導体線路の配線を使用した信号入出力
部における高周波信号の伝搬特性の悪化を改善した高周
波回路用パッケージに関するものである。
【0002】
【従来の技術】MHz帯やGHz帯の高周波信号を用い
る無線通信機器用等の高周波回路あるいはSi(シリコ
ン)やGaAs(ガリウム砒素)等で形成された高周波
半導体集積回路等の半導体素子を収容する高周波回路用
パッケージにおいては、パッケージの内部に回路や素子
が収容されて気密封止され、それら内部の回路や素子と
外部の回路とを接続して高周波信号の良好な伝搬特性を
得るために導体線路の配線を使用した信号入出力部が形
成される。
【0003】そのような高周波回路用パッケージの例を
図5に要部断面図で、また図6に要部平面図で示す。
【0004】図5および図6に示す高周波回路用パッケ
ージ1において、2はセラミック等から成る絶縁基板、
3は絶縁基板2に接合され高周波回路用パッケージ1の
容器を構成してその側壁となる絶縁枠体、4は絶縁基板
2の下面に形成された金属膜、5は高周波回路用パッケ
ージ1の蓋体、6は絶縁基板2上に搭載された高周波半
導体素子、7および8は配線としての導体線路である。
導体線路7・8は絶縁基板2と絶縁枠体3と蓋体5とに
より構成される容器の内側から外側にかけて導出され、
絶縁基板2と絶縁枠体3とに挟まれた気密封止部により
気密に封止されている。この高周波回路用パッケージ1
では導体線路7は信号線路、8はグランド線路とされ、
信号線路7は高周波半導体素子6の電極と、またグラン
ド線路8は半導体素子6のグランド電極と、それぞれア
ルミニウムまたは金の接続線9で接続されている。
【0005】そして、信号線路7およびグランド線路8
はそれぞれ外部回路基板(図示せず)の対応する配線と
半田等により接続されて、所望の高周波信号処理装置が
構成される。
【0006】このような従来の高周波回路用パッケージ
1においては、絶縁基板2上面に形成された信号線路7
は、絶縁基板2の下面にグランド層としての金属膜4が
形成されていることから、半導体素子6が収容された内
側ならびに絶縁枠体3の外側においてはその線路の上部
が空間であるためマイクロストリップライン構造とな
り、また気密封止部分では絶縁基板2と絶縁枠体3とで
挟まれているためストリップライン構造となる。
【0007】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の高周波回路用パッケージ1においては、信
号線路7のストリップライン構造となる部分では信号線
路7の上部に位置する絶縁枠体3の誘電率または厚さに
対応して特性インピーダンスが低下するために、信号線
路7を伝搬する高周波信号に対してマイクロストリップ
ライン構造となる部分との間で特性インピーダンスの不
整合による反射損失等が生じて、高周波信号の伝搬特性
が悪くなるという問題点があった。
【0008】これに対して、例えば特公平8−12887 号
には、信号線路のストリップライン構造となる部分(気
密封止部分)の線路幅をマイクロストリップライン構造
となる他の部分の線路幅より狭くした高周波回路用パッ
ケージが提案されている。
【0009】これによれば、気密封止部分において信号
線路の線路幅を狭くした部分の特性インピーダンスが大
きくなり、結果として信号線路のマイクロストリップラ
イン構造となる部分と同じ特性インピーダンスとするこ
とが可能となって特性インピーダンスの整合をとること
ができるというものである。
【0010】しかしながら、この特公平8−12887 号に
提案された構造によれば、気密封止部分において信号線
路の線路幅が変化するため却って高周波信号の伝搬モー
ドの乱れが存在することとなり、その結果、高周波信号
の伝搬特性が悪くなるという問題点があった。
【0011】本発明は上記事情に鑑みて本発明者が鋭意
研究に努めた結果完成したものであり、その目的は、導
体線路の配線を使用した信号入出力部における高周波信
号の特性インピーダンスおよび伝搬モードの不整合をな
くした、高周波信号の良好な伝搬特性を有する高周波回
路用パッケージを提供することにある。
【0012】
【課題を解決するための手段】本発明の高周波回路用パ
ッケージは、下面に金属層を有する絶縁基板と、その絶
縁基板の上面に接合され、内側に前記絶縁基板の上面に
搭載された高周波回路または高周波半導体素子を収容す
るための空所を有する絶縁枠体と、前記絶縁基板の上面
に前記絶縁枠体の内側から外側にわたって形成され、そ
の一部が前記絶縁基板と前記絶縁枠体とで挟持されてい
る信号線路とを具備する高周波回路用パッケージにおい
て、前記絶縁枠体の内側および外側に位置する前記信号
線路の両側に、それぞれ前記絶縁枠体の側壁から前記信
号線路の端までの長さに等しい長さを有する線路パター
ンを、前記信号線路に対して平行に等間隔に併設すると
ともに前記金属層に電気的に接続したことを特徴とする
ものである。
【0013】本発明の高周波回路用パッケージによれ
ば、絶縁基板に容器を構成する絶縁枠体を接合して形成
される絶縁基板の上面の前記絶縁枠体の内側および外側
に位置する信号線路の両側に、それぞれ絶縁枠体の側壁
から各信号線路の端までの長さに等しい長さを有する線
路パターンを、信号線路に対して平行に等間隔で併設す
るとともにその線路パターンを絶縁基板の下面の金属層
に接続したことから、誘電体である絶縁基板と絶縁枠体
とで挟持されていることによりその挟持部分で小さくな
る傾向を有する信号線路の特性インピーダンスに対し
て、その挟持部分の前後において信号線路が露出してい
る部分である絶縁枠体の内側および外側に位置する信号
線路についてもその両側に併設させた線路パターンと信
号線路との間隔を調整することにより特性インピーダン
スを小さくすることができ、その結果、挟持部分の信号
線路の特性インピーダンスと同じにすることが可能とな
り、信号入出力部における特性インピーダンスの不整合
が生ずることはない。
【0014】また、信号線路の線路幅は絶縁基板と絶縁
枠体とで挟持された挟持部分と他の部分とで変わること
がないため、線路幅の変化による高周波信号の伝搬モー
ドの乱れをなくすことができる。
【0015】さらに、信号線路の両側に併設する線路パ
ターンは絶縁基板の下面の金属層と電気的に接続されて
いるので、信号配線が複数本配設されている場合に隣接
する信号配線同士が電磁界的に結合するのをシールドし
て防止する効果も有しており、この結果、高周波信号の
伝搬特性がより一層向上するという作用効果も有するも
のである。
【0016】従って、本発明によれば、導体線路の配線
を使用した信号入出力部における高周波信号の特性イン
ピーダンスおよび伝搬モードの不整合をなくした、高周
波信号の良好な伝搬特性を有する高周波回路用パッケー
ジとなる。
【0017】
【発明の実施の形態】以下、図面に基づいて本発明を詳
細に説明する。なお、本発明は以下の例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲で種々の変
更・改良を加えることは何ら差し支えない。
【0018】図1は本発明の高周波回路用パッケージの
実施の形態の例を示す要部平面図であり、図2および図
3・図4はそれぞれ図1のA−A’線断面図およびB−
B’線断面図・C−C’線断面図である。
【0019】図1〜図4に示した本発明の高周波回路用
パッケージ10において、11はセラミック等から成る絶縁
基板、12は絶縁枠体であり、絶縁枠体12は絶縁基板11の
上面に搭載された高周波回路または高周波半導体素子等
をその絶縁枠体12の内側に気密封止すべく絶縁基板11の
上面に接合されて絶縁基板11とともに高周波回路用パッ
ケージ10の容器を構成し、その容器の側壁となる。
【0020】13は絶縁基板11の下面に形成された金属
膜、14は高周波回路用パッケージ10の蓋体である。蓋体
14は通常は金属キャップにより形成されて絶縁枠体12に
接合され、絶縁基板11の上面に搭載された高周波回路ま
たは高周波半導体素子を絶縁枠体12の内側、すなわち絶
縁基板11と絶縁枠体12と蓋体14とにより構成される容器
の内部に気密封止する。なお、蓋体14を絶縁枠体12と同
様の絶縁材料で作製した場合には、蓋体14と絶縁枠体12
とを一体化し、蓋体14の一部が高周波回路用パッケージ
10の容器の側壁をなすようにして絶縁枠体12を兼ねるよ
うにしてもよい。
【0021】15は絶縁基板11上に搭載された高周波集積
回路等の高周波半導体素子である。
【0022】この高周波半導体素子15は他の高周波回路
であってもよい。16は高周波信号用の信号配線であり、
絶縁基板11の上面に前記容器の内側の高周波半導体素子
15周辺から外側にわたって形成された導体線路から成
る。
【0023】この信号線路16は内側配線部分16aと気密
封止配線部分16bと外側端子部分16cとから成り、気密
封止配線部分16bは容器の側壁部分において絶縁基板11
と絶縁枠体12とで挟持されて気密に封止され、ストリッ
プライン構造を構成している。なお、このような気密封
止手段には、半導体素子収納用パッケージにおける公知
の手段を採用することができる。
【0024】17はアルミニウムまたは金等の接続線であ
り、これにより信号線路16と高周波半導体素子15の電極
とが接続されている。なお、高周波半導体素子15のグラ
ンド電極とグランド線路(図示せず)または後述する線
路パターンとの間も必要に応じて同様に接続線で接続さ
れる。また、信号線路16およびグランド線路はそれぞれ
外部回路基板(図示せず)の配線と半田等により接続さ
れて、所望の高周波信号処理装置が構成される。
【0025】そして、18aおよび18cはそれぞれ線路パ
ターンであり、絶縁基板11の上面の絶縁枠体12の内側お
よび外側に位置する信号線路16の内側配線部分16aおよ
び外側端子部分16cの両側に配設した、それぞれ絶縁枠
体12の側壁から内側配線部分16aおよび外側端子部分16
cのそれぞれの端までの長さに等しい長さを有する導体
線路であって、内側配線部分16aおよび外側端子部分16
cに対して平行に等間隔Sで併設するとともに、金属層
13に電気的に接続したものであることを特徴としてい
る。これにより、信号線路16の内側配線部分16aおよび
外側端子部分16cは、上部が空間となっているマイクロ
ストリップライン構造であるとともに、グランド付コプ
レナライン構造を構成している。
【0026】このグランド付コプレナライン構造を構成
している内側配線部分16aと線路パターン18aおよび外
側端子部分16cと線路パターン18cとの間隔Sを調整す
ることにより、内側配線部分16aおよび外側端子部分16
cの特性インピーダンスを調整して小さくすることがで
き、ストリップライン構造である気密封止配線部分16
bにおいて小さくなっている特性インピーダンスと整合
させることができる。なお、各線路パターン18a・18
cと金属層13との電気的な接続手段は、半導体素子収納
用パッケージにおける公知の手段を採用することができ
る。
【0027】内側配線部分16aと線路パターン18aおよ
び外側端子部分16cと線路パターン18cとの間隔Sは、
上記のように特性インピーダンスを整合させるように選
定される。例えば、絶縁基板11と絶縁枠体12のそれぞれ
の誘電率をε=10、それぞれの厚さをt= 350μm、信
号配線16の厚さをd=20μm、幅をw= 100μmとし
て、気密封止配線部分16bの高周波信号に対する特性イ
ンピーダンスをZ0 =50Ωとした場合であれば、内側配
線部分16aおよび外側端子部分16cの特性インピーダン
スはZ0 =74Ωとなり、特性インピーダンスの不整合が
生じることになる。これに対して、内側配線部分16aお
よび外側端子部分16cの両側にそれぞれ 100μmの間隔
Sをもって線路パターン18a・18cを併設すれば、内側
配線部分16aおよび外側端子部分16cにおける特性イン
ピーダンスはそれぞれほぼZ0 =50Ωとなり、特性イン
ピーダンスの不整合は生じなくなる。また同時に、信号
線路16の線路幅が内側配線部分16aおよび気密封止配線
部分16b・外側端子部分16cで一定であるので、高周波
信号の信号伝搬モードの乱れも生じない。
【0028】なお、線路パターン18a・18cの幅につい
ては、設計上の留意点として電磁界結合を低減させるよ
うにする配慮を行なうとともにそれぞれの高周波回路用
パッケージのサイズやパターン数等の仕様との関係を考
慮して、できるだけ幅を広くとることが好ましい。
【0029】また、線路パターン18a・18cの厚みにつ
いては、厚みが厚い程電磁界結合を低減させることが可
能なためできるだけ厚くすることが好ましいが、一般的
には下地メタライズ層が10〜30μmの厚みで形成され、
その上にNiメッキやAuメッキが1〜20μmの厚みで
施されることにより線路パターン18a・18cが形成され
る。
【0030】絶縁基板11ならびに絶縁枠体12としては、
例えばアルミナやムライト等のセラミックスやガラスセ
ラミックス、あるいはテフロン・ガラスエポキシ・ポリ
イミド等の樹脂系材料などが用いられる。また、容器の
側壁となる気密封止部分におけるこれらの接合は、例え
ば絶縁基板11にスクリーン印刷法により信号線路16とな
る導体層を形成し、絶縁枠体12を積層して同時焼成する
ことによって接合すればよい。
【0031】蓋体14は例えば金属材料から成り、Au−
Sn等のロウ材を用いて絶縁枠体12と接合し、気密封止
される。また、前述のように絶縁枠体12と同様の絶縁材
料を用いてもよい。
【0032】信号線路16ならびに線路パターン18a・18
cは、CuやMoMn+Cu・W+Auなどを用いて厚
膜印刷あるいは薄膜形成手段・メッキ処理などの方法に
より形成され、その厚みや幅は、それらにより信号線路
16の特性インピーダンスの不整合をなくすように設定す
ればよい。
【0033】また、金属層13は信号線路16や線路パター
ン18a・18cと同様の材料を用いて同様の方法により絶
縁基板11の下面のほぼ全面に形成され、その厚みは、例
えば厚膜であれば約10〜30μm程度とされる。
【0034】
【発明の効果】本発明の高周波回路用パッケージによれ
ば、絶縁基板と、その上面に接合されて容器を構成する
絶縁枠体とに挟持された信号線路に対して、絶縁枠体の
内側および外側に位置する信号線路の両側に、それぞれ
絶縁枠体の側壁から各信号線路の端までの長さに等しい
長さを有する線路パターンを、信号線路に対して平行に
等間隔に併設するとともにその線路パターンを絶縁基板
の下面の金属層に接続したことから、誘電体である絶縁
基板と絶縁枠体とで挟持されていることにより容器の側
壁部分、すなわち気密封止配線部分で小さくなる傾向を
有する信号線路の特性インピーダンスに対して、その気
密封止配線部分の前後において信号線路が露出している
部分である容器の内側および外側に位置する信号線路、
すなわち内側配線部分および外側端子部分についてもそ
の両側に併設させた線路パターンと信号線路との間隔を
調整することにより特性インピーダンスを小さくするこ
とができ、その結果、気密封止配線部分の信号線路の特
性インピーダンスと同じにすることが可能となり、信号
入出力部における特性インピーダンスの不整合をなくす
ことができた。
【0035】また、信号線路の線路幅は絶縁基板と絶縁
枠体とで挟持された容器の側壁部分、すなわち気密封止
配線部分と他の部分、すなわち内側配線部分および外側
端子部分とで変わることがないため、線路幅の変化によ
る高周波信号の伝搬モードの乱れをなくすことができ
た。
【0036】さらに、信号線路の両側に併設する線路パ
ターンは絶縁基板の下面の金属層と電気的に接続されて
いるので、信号配線が複数本配設されている場合に隣接
する信号配線同士が電磁界的に結合するのをシールドし
て防止する効果も有しており、この結果、高周波信号の
伝搬特性がより一層向上するという作用効果も有するも
のとなった。
【0037】従って、本発明によれば、導体線路の配線
を使用した信号入出力部における高周波信号の特性イン
ピーダンスの不整合および伝搬モードの乱れをなくし
た、高周波信号の良好な伝搬特性を有する高周波回路用
パッケージを提供することができた。
【図面の簡単な説明】
【図1】本発明の高周波回路用パッケージの実施の形態
を示す要部平面図である。
【図2】図1のA−A’線断面図である。
【図3】図1のB−B’線断面図である。
【図4】図1のC−C’線断面図である。
【図5】従来の高周波回路用パッケージの例を示す要部
断面図である。
【図6】従来の高周波回路用パッケージの例を示す要部
平面図である。
【符号の説明】
10・・・・・・・高周波回路用パッケージ 11・・・・・・・絶縁基板 12・・・・・・・絶縁枠体 13・・・・・・・金属膜 15・・・・・・・高周波半導体素子 16・・・・・・・信号線路 18a、18c・・・線路パターン S・・・・・・・間隔

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 下面に金属層を有する絶縁基板と、該絶
    縁基板の上面に接合され、内側に前記絶縁基板の上面に
    搭載された高周波回路または高周波半導体素子を収容す
    るための空所を有する絶縁枠体と、前記絶縁基板の上面
    に前記絶縁枠体の内側から外側にわたって形成され、そ
    の一部が前記絶縁基板と前記絶縁枠体とで挟持されてい
    る信号線路とを具備する高周波回路用パッケージにおい
    て、前記絶縁枠体の内側および外側に位置する前記信号
    線路の両側に、それぞれ前記絶縁枠体の側壁から前記信
    号線路の端までの長さに等しい長さを有する線路パター
    ンを、前記信号線路に対して平行に等間隔に併設すると
    ともに前記金属層に電気的に接続したことを特徴とする
    高周波回路用パッケージ。
JP24756896A 1996-09-19 1996-09-19 高周波回路用パッケージ Expired - Fee Related JP3297607B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24756896A JP3297607B2 (ja) 1996-09-19 1996-09-19 高周波回路用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24756896A JP3297607B2 (ja) 1996-09-19 1996-09-19 高周波回路用パッケージ

Publications (2)

Publication Number Publication Date
JPH1092975A JPH1092975A (ja) 1998-04-10
JP3297607B2 true JP3297607B2 (ja) 2002-07-02

Family

ID=17165438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24756896A Expired - Fee Related JP3297607B2 (ja) 1996-09-19 1996-09-19 高周波回路用パッケージ

Country Status (1)

Country Link
JP (1) JP3297607B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2711830B1 (fr) * 1993-10-29 1995-11-24 Commissariat Energie Atomique Assemblage patin de vol/bras-ressort à plots de soudures composités et procédé de réalisation.
JP6051814B2 (ja) * 2012-11-27 2016-12-27 三菱電機株式会社 高周波装置
JP2016171157A (ja) * 2015-03-12 2016-09-23 株式会社東芝 高周波半導体用パッケージ

Also Published As

Publication number Publication date
JPH1092975A (ja) 1998-04-10

Similar Documents

Publication Publication Date Title
US6057600A (en) Structure for mounting a high-frequency package
JP3457802B2 (ja) 高周波用半導体装置
JP3297607B2 (ja) 高周波回路用パッケージ
JP3570887B2 (ja) 高周波用配線基板
JP3618046B2 (ja) 高周波回路用パッケージ
JP3398282B2 (ja) 高周波用半導体装置
JP3810566B2 (ja) 高周波用パッケージ
JP3297604B2 (ja) 高周波回路用パッケージ
JP3462062B2 (ja) 高周波用伝送線路の接続構造および配線基板
JP2002190541A (ja) 高周波回路用パッケージ
JPH10107179A (ja) 高周波回路用パッケージ
JP3395290B2 (ja) 高周波用回路基板
JP4206185B2 (ja) 高周波半導体装置
JP2000164755A (ja) 高周波回路用パッケージ
JP2000183230A (ja) 高周波回路用パッケージの実装構造
JPH05183310A (ja) 半導体装置
JP3610238B2 (ja) 高周波用パッケージ
JP3176337B2 (ja) 高周波用半導体パッケージの実装構造
JP3600729B2 (ja) 高周波回路用パッケージ
JP2000286364A (ja) 高周波用パッケージ
JPH11345910A (ja) 高周波用配線基板の接続構造
JP3281813B2 (ja) 伝送線路構造
JP3145670B2 (ja) 高周波用半導体パッケージの実装構造
JP2001189405A (ja) 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
JP2002198712A (ja) 導波管変換基板及び高周波モジュール

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080412

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090412

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090412

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100412

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110412

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110412

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120412

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees