JP3281813B2 - 伝送線路構造 - Google Patents

伝送線路構造

Info

Publication number
JP3281813B2
JP3281813B2 JP21758496A JP21758496A JP3281813B2 JP 3281813 B2 JP3281813 B2 JP 3281813B2 JP 21758496 A JP21758496 A JP 21758496A JP 21758496 A JP21758496 A JP 21758496A JP 3281813 B2 JP3281813 B2 JP 3281813B2
Authority
JP
Japan
Prior art keywords
line
conductor
dielectric
inner layer
ground conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21758496A
Other languages
English (en)
Other versions
JPH1065412A (ja
Inventor
武宏 奥道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP21758496A priority Critical patent/JP3281813B2/ja
Publication of JPH1065412A publication Critical patent/JPH1065412A/ja
Application granted granted Critical
Publication of JP3281813B2 publication Critical patent/JP3281813B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations

Landscapes

  • Structure Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Waveguides (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は高周波回路用パッケ
ージや高周波用多層回路基板等の信号入出力部に使用さ
れる伝送線路構造に関し、特にマイクロストリップ線路
とストリップ線路を接続して成る高周波信号の伝送特性
を改善した伝送線路構造に関する。
【0002】
【従来の技術】MHz帯やGHz帯の高周波信号を用い
る無線通信機器用等の高速デジタル回路や高周波回路も
しくは高周波半導体素子等を収容する高周波用パッケー
ジ、あるいは高周波用多層回路基板等に搭載した高周波
半導体素子等を気密封止した場合などの高周波信号の信
号入出力部においては、高周波信号の伝送線路としてマ
イクロストリップ線路を用い、パッケージの内部や回路
基板上の半導体素子搭載部に回路や素子等を収容して気
密封止する構造がとられるために、通常は図8に斜視図
で示すようなマイクロストリップ線路とストリップ線路
とを接続した伝送線路構造が用いられる。
【0003】図8において1aおよび1bはマイクロス
トリップ線路であり、それぞれが例えば高周波回路用パ
ッケージの内側および外側に位置している。2はストリ
ップ線路であり、高周波回路用パッケージの容器等とし
ての側壁の一部ともなる。マイクロストリップ線路1a
・1bはそれぞれ誘電体3a・3bと、その下面に形成
された接地導体4a・4bと、その上面に形成された線
路導体5a・5bとから成る。ストリップ線路2は上部
誘電体6と、下部誘電体7と、それらの間に挟持された
内層線路導体8とから成り、下部誘電体7の下面に下面
接地導体9が、上部誘電体6の上面に上面接地導体10が
それぞれ形成され、さらに必要に応じて、上部誘電体6
と下部誘電体7の側面に下面接地導体9と上面接地導体
10との導通をとるための側面導体11が設けられる。な
お、側面導体11に代えて上部誘電体6内に設けられたビ
アホール等が用いられる場合もある。
【0004】従来の伝送線路構造においては、通常はマ
イクロストリップ線路1a・1bの誘電体3a・3bと
ストリップ線路2の上部誘電体6と下部誘電体7とには
それぞれ同じ誘電体材料が使用され、また、ほぼ同じ厚
みの誘電体として形成されており、マイクロストリップ
線路2における内層線路導体8と下面接地導体9間およ
び内層線路導体8と上面接地導体10間の静電容量はほぼ
同じ値であった。
【0005】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の伝送線路構造においては、信号入出力部の
ストリップ線路2において、マイクロストリップ線路1
a・1bの接地導体4a・4bに接続された下面接地導
体9から側面導体11等の金属部を介して上面接地導体10
の導通をとっているためにその導通経路上に内層線路導
体8に生じる電位に誘起されることによる電位が生じ、
それに伴う電流が流れる。このため、ストリップ線路2
における高周波信号の伝搬モードが理想的なストリップ
線路の伝搬モードから外れてしまい、周波数によっては
上面接地導体10にあるいはそこから下面接地導体9にわ
たって電位が定在的に分布することとなり、それによっ
て高周波信号との間で共振特性を有することとなる結
果、特性インピーダンスの不整合を生じて高周波信号の
伝送特性を低下させてしまうという問題点があった。
【0006】本発明は上記従来技術における問題点に鑑
みて本発明者が鋭意研究に努めた結果完成されたもので
あり、その目的は、マイクロストリップ線路とストリッ
プ線路とから成る伝送線路構造における高周波信号の伝
送特性を改善して、高周波信号の入出力を安定に効率良
く行なうことができる伝送線路構造を提供することにあ
る。
【0007】
【課題を解決するための手段】本発明の伝送線路構造
は、誘電体の上面に線路導体が、下面に接地導体が形成
されたマイクロストリップ線路と、上部誘電体の上面に
上面接地導体が、下部誘電体の下面に下面接地導体が形
成され、前記上部誘電体と前記下部誘電体との間に内層
線路導体が挟持されたストリップ線路とを接続し、前記
線路導体と前記内層線路導体とを接続するとともに前記
接地導体と前記下面接地導体とを接続して成る伝送線路
構造であって、前記下部誘電体の誘電率を前記上部誘電
体の誘電率よりも高くして前記内層線路導体と前記下面
接地導体間の静電容量を前記内層線路導体と前記上面接
地導体間の静電容量よりも大きくしたことを特徴とする
ものである。
【0008】
【0009】また、本発明の伝送線路構造は、上記構成
において、前記下部誘電体の厚みを前記上部誘電体の厚
みよりも小さくしたことを特徴とするものである。
【0010】
【発明の実施の形態】本発明の伝送線路構造によれば、
ストリップ線路部分において下部誘電体の誘電率を上部
誘電体の誘電率よりも高くして内層線路導体と下面接地
導体間の静電容量を内層線路導体と上面接地導体間の静
電容量よりも大きくしたことから、ストリップ線路にお
ける内層線路導体と上下の接地導体との間の電界が下面
接地導体側に集中することとなるため、従来のように内
層線路導体と上下の接地導体との間の静電容量がほぼ同
じである場合と比較してストリップ線路の内層線路導体
における高周波信号の伝搬モードをマイクロストリップ
線路の線路導体における伝搬モードに近づけることがで
きる。その結果、ストリップ線路の上面線路導体の電位
が接地として安定するために電位の定在的な分布やそれ
による特性インピーダンスの不整合の発生がなくなるの
で、高周波信号の伝送特性を良好なものとして安定に効
率良く高周波信号の入出力を行なうことができる伝送線
路構造となる。
【0011】また、本発明の伝送線路構造によれば、ス
トリップ線路部分において下部誘電体の誘電率を上部誘
電体の誘電率よりも高くしたことから、それぞれの誘電
体をほぼ同じ厚みの単一の誘電体層により構成した場合
にも容易に内層線路導体と下面接地導体間の静電容量を
内層線路導体と上面接地導体間の静電容量よりも大きく
することができる。また、それぞれの誘電体を異なる誘
電率を有する誘電体材料から成る複数の誘電体層を積層
しあるいは内層線路導体を中心として入れ子状に組み合
わせて構成した場合には、それぞれの誘電率を所望の値
に精密にかつ容易に制御して形成することができるた
め、内層線路導体と下面接地導体間の静電容量を内層線
路導体と上面接地導体間の静電容量よりも容易にかつ精
度よく大きくすることができる。そして、ストリップ線
路における内層線路導体と上下の接地導体との間の電界
が下面接地導体側に集中することとなり、その結果、同
じ上部誘電体と下部誘電体とを同じ誘電体材料で構成し
た場合と比較して、ストリップ線路の内層接地導体にお
ける高周波信号の伝搬モードをマイクロストリップ線路
の線路導体における伝搬モードに精度よく近づけること
ができるため、高周波信号の伝送特性を良好なものとし
て安定に効率良く高周波信号の入出力を行なうことがで
きるとともに、上下の誘電体をほぼ同じ厚みで形成する
ことができるので薄型とすることができるという利点を
有する伝送線路構造となる。
【0012】また、本発明の伝送線路構造によれば、ス
トリップ線路部分において下部誘電体の厚みを上部誘電
体の厚みよりも小さくしたときには、下部誘電体の誘電
率を上部誘電体の誘電率よりも高くしているために内層
線路導体と下面接地導体間の静電容量を内層線路導体と
上面接地導体間の静電容量よりもより一層大きくするこ
とができる。従って、これによってもストリップ線路に
おける内層線路導体と上下の接地導体との間の電界が下
面接地導体側に集中することとなり、その結果、同じ上
部誘電体と下部誘電体とを同じ厚みで形成した場合と比
較してより一層、ストリップ線路の内層接地導体におけ
る高周波信号の伝搬モードをマイクロストリップ線路の
線路導体における伝搬モードに近づけることができるた
め、高周波信号の伝送特性を良好なものとして安定に効
率良く高周波信号の入出力を行なうことができる伝送線
路構造となる。
【0013】本発明の伝送線路構造においてストリップ
線路の内層線路導体と下面接地導体間の静電容量は、内
層線路導体と上面接地導体間の静電容量よりも 1.5倍以
上大きいことが好ましく、より好適には2倍以上大きい
ことが望ましい。
【0014】また、下部誘電体の誘電率を上部誘電体の
誘電率よりも高くする場合は、誘電率の比で 1.5倍以上
高いと内層線路導体と下面接地導体間の静電容量が十分
に大きくなって電界が効果的に集中することとなって好
ましく、好適には誘電率の比で2倍以上高いことが望ま
しい。
【0015】以下、図面に基づいて本発明を詳細に説明
する。なお、本発明は以下の例に限定されるものではな
く、本発明の趣旨を逸脱しない範囲で変更・改良を施す
ことは何ら差し支えない。
【0016】図1は本発明の伝送線路構造の例を示す斜
視図である。また、図2はその信号入出力部のストリッ
プ線路の部分の断面図である。
【0017】図1および図2において、21aおよび21b
はマイクロストリップ線路であり、それぞれ例えば高周
波回路用パッケージの内側および外側に位置している。
22はストリップ線路であり、マイクロストリップ線路21
a・21bと接続されて伝送線路構造を構成するととも
に、高周波回路用パッケージの内部や回路基板上の半導
体素子搭載部に回路や素子等を収容して気密封止するた
めの容器もしくは気密封止部としての側壁の一部ともな
る。マイクロストリップ線路21a・21bはそれぞれ誘電
体23a・23bと、その下面のほぼ全面に被着形成された
接地導体24a・24bと、その上面に被着形成された線路
導体25a・25bとから成る。ストリップ線路22は上部誘
電体26と、上部誘電体26よりも高い誘電率を有するほぼ
同じ厚みの下部誘電体27と、それらの間に挟持された内
層線路導体28とから成り、下部誘電体27の下面に下面接
地導体29が、上部誘電体26の上面に上面接地導体30がそ
れぞれ被着形成され、さらに必要に応じて、上部誘電体
26と下部誘電体27の側面に下面接地導体29と上面接地導
体30との導通をとるための側面導体31が設けられる。
【0018】そして、線路導体25a・25bと内層線路導
体28とが接続され、接地導体24a・24bと下面接地導体
29とが接続されて、それぞれ信号線路と接地電位面とを
形成している。なお、線路導体25a・25bならびに内層
線路導体28は伝送線路構造が使用される高周波回路用パ
ッケージや高周波多層回路基板等の仕様に応じて複数本
並列に形成される場合もある。また、側面導体31に代え
て上部誘電体26内に設けられたビアホールや導通スルー
ホール等が用いられる場合もあり、上面接地導体30や側
面導体31としてはメタライズ層として形成される場合や
金属ブロックにより形成される場合もある。
【0019】このような構成の本発明の伝送線路構造に
よれば、ストリップ線路22において内層線路導体28と下
面接地導体29間の静電容量が内層線路導体28と上面接地
導体30間の静電容量よりも大きくなるので、マイクロス
トリップ線路21a・21bの線路導体25a・25bを伝搬す
る電磁波(高周波信号)による電界分布としてほとんど
の電界が線路導体25a・25bから接地導体24a・24bへ
向けて生じるのに対してストリップ線路22においても内
層線路導体28からの電界を下面接地導体29側へ向けて集
中させることができ、それにより線路導体25a・25bと
内層線路導体28における高周波信号の伝搬モードを近づ
けて特性インピーダンスの不整合をなくし、反射の少な
い伝送特性の良好な伝送線路構造とすることが可能とな
る。
【0020】また、図3は本発明の伝送線路構造の他の
例を示すストリップ線路の部分の断面図である。
【0021】図3のストリップ線路32において、33は上
部誘電体、34は上部誘電体33よりも厚みの小さい下部誘
電体であり、35は上部誘電体33と下部誘電体34との間に
挟持された内層線路導体である。下部誘電体34の下面に
は下面接地導体36が、上部誘電体33の上面には上面接地
導体37がそれぞれ被着形成され、さらに必要に応じて、
上部誘電体33と下部誘電体34の側面に下面接地導体36と
上面接地導体37との導通をとるための側面導体38が設け
られている。そして、ストリップ線路32に接続されたマ
イクロストリップ線路の線路導体と内層線路導体35とが
接続され、接地導体と下面接地導体36とが接続されて、
それぞれ信号線路と接地電位面とを形成している。
【0022】下部誘電体34の誘電率は上部誘電率33の誘
電率より高くすることが好ましく、このようなストリッ
プ線路32によれば、内層線路導体35と下面接地導体36間
の静電容量を内層線路導体35と上面接地導体37間の静電
容量よりも効果的に大きくすることができる。なお、こ
の内層線路導体35も伝送線路構造が使用される高周波回
路用パッケージや高周波多層回路基板等の仕様に応じて
マイクロストリップ線路の線路導体とともに複数本並列
に形成される場合もある。また、側面導体38に代えて上
部誘電体33内に設けられたビアホールや導通スルーホー
ル等が用いられる場合もある。
【0023】このようなストリップ線路32を用いた本発
明の伝送線路構造によっても、ストリップ線路32におい
て内層線路導体35からの電界を下面接地導体36側へ向け
て集中させることができ、それにより線路導体と内層線
路導体35における高周波信号の伝搬モードを近づけて特
性インピーダンスの不整合をなくし、反射の少ない伝送
特性の良好な伝送線路構造とすることが可能となる。
【0024】さらに、下部誘電体34の厚みを上部誘電体
33の3分の2以下とすれば、ストリップ線路32における
伝搬方向に垂直な面内での電界分布の下面接地導体36側
への集中がより顕著となるために、マイクロストリップ
線路の線路導体での伝搬モードとストリップ線路32の内
層線路導体35での伝搬モードがさらに近づき、ストリッ
プ線路32の上面接地導体37の電位が接地として一層安定
するため、高周波信号の伝送特性がより一層良好なもの
となる。また、下部誘電体34の厚みを上部誘電体33の2
分の1以下とすれば、これらの作用効果がより顕著とな
って好適なものとなる。
【0025】本発明の伝送線路構造における誘電体23a
・23bおよび上部誘電体26・33、下部誘電体27・34とし
ては、例えばアルミナやムライト等のセラミックスやい
わゆるガラセラ(ガラス+セラミックス)、あるいはテ
フロン(PTFE)、ガラスエポキシ、ポリイミド等の
樹脂系材料などが用いられる。これら誘電体の厚みや幅
は、伝送される高周波信号の周波数や特性インピーダン
スなどに応じて設定される。
【0026】また、ストリップ線路22・32の上部誘電体
26・33と下部誘電体27・34とは高周波回路用パッケージ
や高周波多層回路基板の半導体素子搭載部等の信号入出
力部において気密封止部としても利用されるため、内層
線路導体28・35を上下から挟み込むように形成される。
これら上部誘電体26・33と下部誘電体27・34は、マイク
ロストリップ線路21a・21bの誘電体23a・23bと一体
的に形成してもよく、別々に作製したものを接合するよ
うにしてもよい。
【0027】線路導体25a・25bおよび内層線路導体28
・35は、高周波線路導体用の金属材料、例えばCuやM
oMn+Cu、W+Au、Cr+Cu、Cr+Cu+N
i+Au、Ta2 N+NiCr+Au、Ti+Pd+A
u、NiCr+Pd+Auなどを用いて厚膜印刷法ある
いは各種の薄膜形成方法やメッキ処理法などにより形成
され、その厚みや幅も伝送される高周波信号の周波数や
特性インピーダンスなどに応じて設定される。
【0028】接地導体24a・24bおよび上面接地導体30
・37、下面接地導体29・36、側面導体31・38は、線路導
体25a・25bおよび内層線路導体28・35と同様の材料を
用いて同様の方法により誘電体23a・23bの下面のほぼ
全面または上部誘電体26・33の上面、下部誘電体27・34
の下面に被着形成され、その厚みは、例えば厚膜であれ
ば20μm程度、薄膜であれば5μm程度に設定される。
【0029】
【実施例】以下、本発明の具体例を示す。 〔例1〕マイクロストリップ線路の誘電体およびストリ
ップ線路の下部誘電体として厚み0.25mmのアルミナ
(比誘電率εr=9.8 )を、ストリップ線路の上部誘電
体として厚み0.25mmのムライト(比誘電率εr=6.0
)を用い、幅0.13mmの内層線路導体を有する長さ 0.
5mm、下部誘電体および上部誘電体の幅 1.0mmのス
トリップ線路に、幅 0.2mmの線路導体を有するマイク
ロストリップ線路を接続して成る伝送線路構造を作製
し、本発明の伝送線路構造の試料Aを得た。
【0030】また、比較例の伝送線路構造として、スト
リップ線路の上部誘電体の材料にもアルミナ(比誘電率
εr=9.8 )を用い、ストリップ線路の内層線路導体の
幅を0.1mm、マイクロストリップ線路の線路導体の幅
を 0.2mmとした他は上記と同様にして、伝送線路構造
の試料Bを得た。
【0031】これらの試料AおよびBに対して、3次元
の電磁界解析により抽出した特性から入力した信号のう
ちの反射された量(S11)を、周波数に対する反射特性
として求めた。また、3次元の電磁界解析により抽出し
た特性から入力した信号のうちの伝送された量の評価指
標として挿入損失量(S21)を、周波数に対する伝送特
性として求めた。これらの結果について、反射特性を図
4に、伝送特性を図5に線図で示す。なお、図4におい
て横軸は周波数(単位:GHz)、縦軸は反射量(単
位:dB)を表わし、試料AのS11の特性曲線を実線
で、試料BのS11の特性曲線を点線で示している。ま
た、図5において横軸は周波数(単位:GHz)、縦軸
は挿入損失量(単位:dB)を表わし、試料AのS21の
特性曲線を実線で、試料BのS21の特性曲線を点線で示
している。
【0032】図4および図5の結果より、試料Bにおい
ては40GHz付近に強い共振特性が生じていて反射量お
よび挿入損失量が大きくなっていることが分かる。一
方、試料Aにおいてはストリップ線路の内層線路導体の
伝搬モードをマイクロストリップ線路の線路導体の伝搬
モードに近づけて強い共振特性を抑圧することができ、
しかも共振周波数をより高周波側へ変化させることがで
きたことが分かる。これにより、本発明の伝送線路構造
は高周波信号の伝送特性を良好なものとして安定に効率
良く高周波信号の入出力を行なうことができるものであ
ることが確認できた。
【0033】[例2] [例1]と同様にして、マイクロストリップ線路の誘電
体およびストリップ線路の下部誘電体として厚み0.25m
mのアルミナ(比誘電率εr=9.8)を、ストリップ線
路の上部誘電体として同じ材料の厚み0.50mmのものを
用い、内層線路導体の幅を0.10mm、線路導体の幅を0.
2mmとした伝送線路構造の試料Cを得た。
【0034】また、比較例として、ストリップ線路の上
部誘電体の厚みを0.37mmとした他は同様にして、伝送
線路構造の試料Dを得た。
【0035】これらの試料CおよびDに対して、〔例
1〕と同様に周波数に対する反射特性と周波数に対する
伝送特性とを求めた。これらの結果について、反射特性
を図6に、伝送特性を図7に線図で示す。なお、図6に
おいても横軸は周波数(単位:GHz)、縦軸は反射量
(単位:dB)を表わし、試料CのS11の特性曲線を実
線で、試料DのS11の特性曲線を点線で示している。ま
た、図7においても横軸は周波数(単位:GHz)、縦
軸は挿入損失量(単位:dB)を表わし、試料CのS21
の特性曲線を実線で、試料DのS21の特性曲線を点線で
示している。
【0036】図6および図7の結果より、試料Dにおい
ては43GHz付近に強い共振特性が生じていて反射量お
よび挿入損失量が大きくなっていることが分かる。一
方、試料Cにおいてはストリップ線路の内層線路導体の
伝搬モードをマイクロストリップ線路の線路導体の伝搬
モードに近づけて強い共振特性を抑圧することができ、
しかも共振周波数をより高周波側へ変化させることがで
きたことが分かる。これにより[例1]と同様に、試料
Cの伝送線路構造は高周波信号の伝送特性を良好なもの
として安定に効率良く高周波信号の入出力を行なうこと
ができるものであることが確認できた。
【0037】なお、試料Cについてストリップ線路の上
部誘電体として厚み0.50mmのムライト(比誘電率εr
=6.0 )を用いて同様に評価したところ、共振特性をよ
り一層抑圧することができ、さらに優れた高周波信号の
伝送特性を有するものとなることが確認できた。
【0038】
【発明の効果】本発明の伝送線路構造によれば、ストリ
ップ線路において下部誘電体の誘電率を上部誘電体の誘
電率よりも高くして内層線路導体と下面接地導体間の静
電容量を内層線路導体と上面接地導体間の静電容量より
も大きくしたことから、ストリップ線路における内層線
路導体と上下の接地導体との間の電界が下面接地導体側
に集中することとなり、ストリップ線路の内層線路導体
における高周波信号の伝搬モードをマイクロストリップ
線路の線路導体における伝搬モードに近づけることがで
きるため、ストリップ線路の上面線路導体の電位が接地
として安定することにより電位の定在的な分布やそれに
よる特性インピーダンスの不整合の発生がなくなり、高
周波信号の伝送特性を良好なものとして安定に効率良く
高周波信号の入出力を行なうことができる伝送線路構造
を提供することができた。
【0039】また、本発明の伝送線路構造によれば、ス
トリップ線路において下部誘電体の誘電率を上部誘電体
の誘電率よりも高くしたことから、下部誘電体の厚みと
上部誘電体の厚みが同じ場合であっても内層線路導体と
下面接地導体間の静電容量を内層線路導体と上面接地導
体間の静電容量よりも大きくすることができてストリッ
プ線路における内層線路導体と上下の接地導体との間の
電界が下面接地導体側に集中することとなるため、スト
リップ線路の内層接地導体における高周波信号の伝搬モ
ードをマイクロストリップ線路の線路導体における伝搬
モードに近づけることができ、高周波信号の伝送特性を
良好なものとして安定に効率良く高周波信号の入出力を
行なうことができるとともに、上下の誘電体をほぼ同じ
厚みで形成することができるので薄型とすることができ
るという利点を有する伝送線路構造を提供することがで
きた。
【0040】また、本発明の伝送線路構造によれば、ス
トリップ線路部分において下部誘電体の厚みを上部誘電
体の厚みよりも小さくしたときには、下部誘電体の誘電
率を上部誘電体の誘電率よりも高くしているために内層
線路導体と下面接地導体間の静電容量をより一層大きく
することができる。そして、これによってもストリップ
線路における内層線路導体と上下の接地導体との間の電
界が下面接地導体側に集中することとなるため、同じ上
部誘電体と下部誘電体とを同じ厚みで形成した場合と比
較してより一層、ストリップ線路の内層接地導体におけ
る高周波信号の伝搬モードをマイクロストリップ線路の
線路導体における伝搬モードに近づけることができ、高
周波信号の伝送特性を良好なものとして安定に効率良く
高周波信号の入出力を行なうことができる伝送線路構造
を提供することができた。
【図面の簡単な説明】
【図1】本発明の伝送線路構造の例を示す斜視図であ
る。
【図2】本発明の伝送線路構造におけるストリップ線路
の部分の例を示す断面図である。
【図3】本発明の伝送線路構造におけるストリップ線路
の部分の他の例を示す断面図である。
【図4】伝送線路構造における周波数に対する反射特性
を示す線図である。
【図5】伝送線路構造における周波数に対する伝送特性
を示す線図である。
【図6】伝送線路構造における周波数に対する反射特性
を示す線図である。
【図7】伝送線路構造における周波数に対する伝送特性
を示す線図である。
【図8】従来の伝送線路構造の例を示す斜視図である。
【符号の説明】 21a、21b・・・・・マイクロストリップ線路 23a、23b・・・・・誘電体 24a、24b・・・・・接地導体 25a、25b・・・・・線路導体 22、32・・・・・・・ストリップ線路 26、33・・・・・・・上部誘電体 27、34・・・・・・・下部誘電体 28、35・・・・・・・内層線路導体 29、36・・・・・・・下面接地導体 30、37・・・・・・・上面接地導体

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 誘電体の上面に線路導体が、下面に接地
    導体が形成されたマイクロストリップ線路と、上部誘電
    体の上面に上面接地導体が、下部誘電体の下面に下面接
    地導体が形成され、前記上部誘電体と前記下部誘電体と
    の間に内層線路導体が挟持されたストリップ線路とを接
    続し、前記線路導体と前記内層線路導体とを接続すると
    ともに前記接地導体と前記下面接地導体とを接続して成
    る伝送線路構造であって、前記下部誘電体の誘電率を前
    記上部誘電体の誘電率よりも高くして前記内層線路導体
    と前記下面接地導体間の静電容量を前記内層線路導体と
    前記上面接地導体間の静電容量よりも大きくしたことを
    特徴とする伝送線路構造。
  2. 【請求項2】 前記下部誘電体の厚みを前記上部誘電体
    の厚みよりも小さくしたことを特徴とする請求項1記載
    の伝送線路構造。
JP21758496A 1996-08-19 1996-08-19 伝送線路構造 Expired - Fee Related JP3281813B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21758496A JP3281813B2 (ja) 1996-08-19 1996-08-19 伝送線路構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21758496A JP3281813B2 (ja) 1996-08-19 1996-08-19 伝送線路構造

Publications (2)

Publication Number Publication Date
JPH1065412A JPH1065412A (ja) 1998-03-06
JP3281813B2 true JP3281813B2 (ja) 2002-05-13

Family

ID=16706582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21758496A Expired - Fee Related JP3281813B2 (ja) 1996-08-19 1996-08-19 伝送線路構造

Country Status (1)

Country Link
JP (1) JP3281813B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109831869A (zh) * 2019-02-25 2019-05-31 维沃移动通信有限公司 一种贴片工艺、pcb板及移动终端

Also Published As

Publication number Publication date
JPH1065412A (ja) 1998-03-06

Similar Documents

Publication Publication Date Title
EP0503200B1 (en) Package for microwave integrated circuit
US5446425A (en) Floating potential conductor coupled quarter-wavelength coupled line type directional coupler comprising cut portion formed in ground plane conductor
JPH10242716A (ja) 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ
US6100775A (en) Vertical interconnect circuit for coplanar waveguides
US5777528A (en) Mode suppressing coplanar waveguide transition and method
EP1585184B1 (en) Direct current cut structure
US6417744B1 (en) Transition between asymmetric stripline and microstrip in cavity
JP3281813B2 (ja) 伝送線路構造
JP2002252505A (ja) 高周波用配線基板
JPH027702A (ja) マイクロ波機器の基板接続構造
JP3692204B2 (ja) 伝送線路構造
JP3303226B2 (ja) フリップチップ実装構造
JP3619396B2 (ja) 高周波用配線基板および接続構造
JP3618046B2 (ja) 高周波回路用パッケージ
JP3810566B2 (ja) 高周波用パッケージ
JP3462062B2 (ja) 高周波用伝送線路の接続構造および配線基板
JP3158031B2 (ja) マイクロストリップ線路の結合構造
JP3297607B2 (ja) 高周波回路用パッケージ
JP2002185201A (ja) 高周波用配線基板
JP2000164755A (ja) 高周波回路用パッケージ
JP3301912B2 (ja) 伝送線路接続構造
JP2002190541A (ja) 高周波回路用パッケージ
JPH05199019A (ja) 高周波回路パッケージ
JP2000183230A (ja) 高周波回路用パッケージの実装構造
JP3395290B2 (ja) 高周波用回路基板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090222

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees