JP2004087563A - 多層基板及び半導体装置 - Google Patents

多層基板及び半導体装置 Download PDF

Info

Publication number
JP2004087563A
JP2004087563A JP2002243153A JP2002243153A JP2004087563A JP 2004087563 A JP2004087563 A JP 2004087563A JP 2002243153 A JP2002243153 A JP 2002243153A JP 2002243153 A JP2002243153 A JP 2002243153A JP 2004087563 A JP2004087563 A JP 2004087563A
Authority
JP
Japan
Prior art keywords
transmission line
characteristic impedance
signal
sub
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002243153A
Other languages
English (en)
Inventor
Hiroyuki Fujimi
藤見 浩之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP2002243153A priority Critical patent/JP2004087563A/ja
Publication of JP2004087563A publication Critical patent/JP2004087563A/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

【課題】ビアとリード端子間で生じる特性インピーダンスの不一致箇所において、反射を防止し伝送特性を劣化させず、製造コストの増加を伴うフレキシブル多層基板を採用することなく、基板間の接続を行う。
【解決手段】多層基板12において、伝送線路第1ビア3と、伝送線路第1ビア3の中心軸に沿って内径の異なる伝送線路第2ビア4を接続して、信号ビア群を構成し、伝送路第2ビア4の内径は、当該信号ビア群に要求される所望の特性インピーダンスに基づいて設定する。この多層基板12と、信号ビア群3、4の一端に接続された伝送線路と、信号ビア群3、4の他端に接続された半導体回路とで半導体装置を構成することができる。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、多層基板及び半導体装置に関し、特に、インピーダンス整合を行うインピーダンス変成器の機能を有する多層基板及び半導体装置に関する。
【0002】
【従来の技術】
従来、ビア(Via)を有する高周波回路においては、信号伝送特性の劣化を防止するため、配線(信号伝送路)とビアの特性インピーダンスを整合させるのが好ましいとされている。このため、特開平8−78797号公報に記載の技術においては、基板の表裏を貫通するビア構造において、内層のGNDベタ層を一層のみとすることで、信号ビアのためのクリアランス開口径を小さくし、配線とビアの特性インピーダンスを一致させるようにしていた。
【0003】
また、他の従来技術においては、図7に示すように、伝送線路ビア103の特性インピーダンスを、多層基板の側面メタライズや周囲のGNDビアとの位置関係で制御していた。この構成によれば、伝送線路ビア103の特性インピーダンスは、基板上の配線101と一致させた構造が可能であるが、パッケージと外部を接続するリード端子105においては、端子間隔の制約があったり、周囲GNDの確保が困難な場合等には、特性インピーダンスを一致させることができないという不具合があった。
【0004】
また、さらに他の従来技術においては、図8に示すように、リード端子での伝送特性の劣化を防ぐために、接続対象基板114との接続にフレキシブル基板113を採用していた。このフレキシブル基板113は、伝送線路101、伝送線路ビア103と特性インピーダンスを一致させており、ポリイミド材等を基材とし、片面、両面、多層構成となっていた。
【0005】
【発明が解決しようとする課題】
上記従来の技術においては、リード端子と、それに接続されるビア及び配線との接続箇所において、インピーダンスの不整合箇所が生じることとなり、伝送特性の劣化原因となってしまうという問題点があった。
【0006】
この理由は、配線の特性インピーダンスの制御は、同層及び内層のグランド(GND)パターンによって比較的設計自由度が高く、ビアについてもグランド(GND)ビアの位置により特性インピーダンスを調整することが可能であるが、リード端子については、端子間隔の制約や隣接端子のGNDの確保等、構造上の問題等からビアや配線と一致した特性インピーダンスに調整することが困難な場合が生じるからである。
【0007】
その結果、ビアとリード端子の接続箇所において特性インピーダンスの不整合が生じ、特性インピーダンスの不整合箇所が反射点となって、伝送特性の劣化原因となってしまっていた。
【0008】
また、リード端子等の基板間を接続する部位についても、特性インピーダンスを一致させようとする場合には、製造コストが上昇するという問題点があった。
【0009】
この理由は、基板間を接続する部位の特性インピーダンスを一致させる方法として、ポリイミド基板等の多層フレキシブル基板をリード端子に代用すると、製造コストが上昇するからであった。
【0010】
そこで、本発明は、高周波回路における基板内の伝送線路において、ビアとリード端子間で生じる特性インピーダンスの不一致箇所において、反射を防止し、伝送特性を劣化させず、製造コストの増加を伴うフレキシブル多層基板を採用することなく基板間の接続を行うことが可能な多層基板及び半導体装置を提供することを目的とする。
【0011】
【課題を解決するための手段】
上記課題を解決するため、本発明にかかる高周波回路用の多層基板は、主信号ビアと、前記主信号ビアの中心軸に沿って内径の異なる一または複数種類の副信号ビアを接続して、信号ビア群を構成し、前記各副信号ビアの内径は、当該信号ビア群に要求される所望の特性インピーダンスに基づいて設定されていることを特徴としている。これによって、接続対象に合わせて信号ビア群の特性インピーダンスを容易に調整することができる。
【0012】
この場合において、前記各副信号ビアの内径は、前記信号ビア群に対応するグランドビアあるいはグランドビア群との直径方向の距離と前記特性インピーダンスとの関係に基づいて設定されているようにしてもよい。
【0013】
また、前記副信号ビアの長さは、伝送すべき信号の中心波長をλとした場合に、
1/4λ
に設定されているようにしてもよい。
【0014】
また、高周波回路用の多層基板は、主グランドビアと、前記主グランドビアの中心軸に沿って内径の異なる一または複数種類の副グランドビアを接続して、グランドビア群を構成し、前記各副グランドビアの内径は当該グランドビア群に要求される所望の特性インピーダンスに基づいて設定されていることを特徴としている。
【0015】
この場合において、前記各副グランドビアの内径は、前記グランドビア群に対応する信号ビアあるいは信号ビア群との直径方向の距離と前記特性インピーダンスとの関係に基づいて設定されているようにしてもよい。
【0016】
また、前記各副グランドビアの長さは、伝送すべき信号の中心波長をλとした場合に、
1/4λ
に設定されているようにしてもよい。
【0017】
また、本発明にかかる半導体装置は、上記いずれかの多層基板と、前記信号ビア群の一端に接続された伝送線路と、前記信号ビア群の他端に接続された半導体回路とを備えたことを特徴としている。
【0018】
この場合において、前記主信号ビアの特性インピーダンスをZ0とし、前記副信号ビアの特性インピーダンスをZ1とし、前記半導体回路の接続部のインピーダンスをZl0とした場合に、
Z1=√(Z0×Zl0)
とするようにしてもよい。
【0019】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照しながら説明する。
【0020】
図1及び図2は、本発明にかかる多層基板12を示し、この多層基板12は、セラミックまたは有機系の材料で構成されている。多層基板12の部品実装面には、伝送線路1が伝送線路ビア3、4(信号ビア群)を介して外部と接続するためのリード端子5が接続されている。
【0021】
伝送線路1には、図2に示すように、内層または同層のグランド(GND)パターン2が配置され、伝送線路1の先に接続するLSI回路の入力または出力インピーダンスと整合した特性インピーダンスを有する。
【0022】
伝送線路第1ビア(主信号ビア)3は、周囲のGNDビア6の配置によって伝送線路1に一致した特性インピーダンスを有する。尚、GNDビア6は、多層基板12の基板側面メタライズとすることもできる。
【0023】
伝送線路1及び伝送線路ビア3、4の材料は、セラミック基板で高温焼成の場合、タングステンやモリブデン等であり、低温焼成では銅等を使用する。通常、表面層には部品実装を行うため、伝送線路1にはニッケル及び金めっき処理を行う。有機系の多層基板12においては、銅材料を用いる。
【0024】
リード端子5は、隣接リード端子をGNDにできない場合、または隣接リード端子との距離がある場合等、伝送線路1及び伝送線路第1ビア3の特性インピーダンスと一致できない問題が生じる。特性インピーダンスの一致しない伝送線路ビアとリード端子とを接続した場合には、接続点が反射点となり、伝送特性が劣化する。伝送線路第2ビア4は、伝送線路第1ビア3と比較して直径を変更しており、周囲のGNDビア6との距離も変わるため、特性インピーダンスを調整することができる。
【0025】
伝送線路第2ビア(副信号ビア)4の特性インピーダンスは、下記の式1を満足する径を有する。伝送線路第2ビア4のビア長11は、中心周波数のλ/4とする。ビア長11の調整は、基板組立工程における各層のシート厚を変更することで任意の長さに設定することができる。
【0026】
Z1=√(Z0×Zl0)           ……(式1)
ここで、Z0は、伝送線路第1ビア3の特性インピーダンスであり、Zl0はリード端子の特性インピーダンスである。インピーダンス変成器を一段構成とした場合の動作について説明する。
【0027】
次に、インピーダンス変成器を一段構成とした場合の動作について、図3を参照しながら説明する。まず、具体的な動作説明に先立ち、本第1実施形態の動作原理を説明する。
【0028】
伝送線路は、直径の異なる伝送路第1ビア3及び伝送路第2ビア4を有し、各伝送線路ビア3、4の周囲のGNDビア6との距離によって、任意の特性インピーダンスに設定することができる。すなわち、基板内部の伝送線路ビアの途中で特性インピーダンスを変更した回路を有する。
【0029】
この伝送線路第2ビア4の長さは、伝送する中心周波数のλ/4に相当する長さ11とする。また、伝送線路第2ビア4の特性インピーダンスZ1は式1の条件を満たすものでなければならない。
【0030】
ところで、高周波の伝送線路における特性インピーダンスの不整合箇所は反射点となり、伝送特性の劣化原因となる。従来構成においては、伝送線路ビアとリード端子の特性インピーダンスが異なっていた。従って、この特性インピーダンス不整合箇所の反射係数Γは、式2で与えられる。
【0031】
Γ=(Zl0−Z0)/(Zl0+Z0)     ……(式2)
一方、本実施の形態においては、伝送線路と伝送線路第1ビア3は、同じ特性インピーダンスを有するため、整合され、接合箇所での反射はない。
【0032】
特性インピーダンスの不整合箇所は、2箇所あるが、各不整合箇所の各々の反射係数は式2に基づき、
(Z1−Z0)/(Z1+Z0)
及び
(Zl0−Z1)/(Zl0+Z1)
となる。この2点の反射係数は、伝送線路第2ビア4の特性インピーダンスZ1が式1を満足しているので、同じ数値になる。この反射係数は、中心周波数以外の帯域での特性であり、中心周波数においては、この伝送線路第2ビアの長さを中心周波数のλ/4に相当する長さにすることで、Z1とZ0、Z1とZl0の各々の間で生じた反射波が逆位相となることでうち消し合い、反射波を防止することができる。
【0033】
次に、上記構成を有する多層基板12の具体的な動作について説明する。
【0034】
上述したように、伝送線路第1ビア3の特性インピーダンスをZ0、伝送線路とリード端子の間に挿入するインピーダンス変成器部として機能する伝送路第2ビア4の特性インピーダンスをZ1、リード端子の特性インピーダンスをZl0とする。
【0035】
また、線路全体の反射係数をΓ、各接合点における反射係数をΓ1、Γ2とする。式1の関係を満足するように特性インピーダンスZ1の値を選定すれば、線路全体の反射係数は式3のようになる。
【0036】
Γ=Γ1+Γ2×e−2jθ             ……(式3)
さらに、上述したように、伝送路第2ビア4の配線長θを中心周波数のλ/4にとれば、式3の第一項と第二項がうち消されて、Γを最小値にすることができる。
【0037】
次に、多段変成器構成の動作について、図4を参照しながら説明する。図4は、インピーダンス変成器を3段構成とした場合の動作説明図である。
【0038】
伝送線路と負荷の間に挿入するインピーダンス変成器の特性インピーダンスをZ1、Z2、Z3とすると、各々のインピーダンスは、式1に基づき、式4〜6のようになる。
【0039】
Z1=√(Z0×Z2)             ……(式4)
Z2=√(Z1×Z3)             ……(式5)
Z3=√(Z3×Zl0)            ……(式6)
よって、連立方程式を解くと、式7〜式9が得られる。
【0040】
Z1=Z03/4×Zl01/4            ……(式7)
Z2=Z01/2×Zl01/2            ……(式8)
Z3=Z01/4×Zl03/4            ……(式9)
一段構成の場合と同様に、Z1、Z2、Z3の各配線長は、中心周波数のλ/4とする。そして、多段構成では、通過帯域でリップルが発生するため、リップル対策を行う場合には、二項変成器構成とする。
【0041】
この二項変成器構成によって、通過域特性の平坦性を向上することができる。具体的には、Nを変成器の段数の総数、nを各変成器の段数番号(0〜n)とし、係数Cnを式10で表すものとする。
【0042】
n=N!/(N−n)!×n!         ……(式10)
これにより、N=3(3段構成)の場合の各変成器における特性インピーダンスZ1〜Z3は式11から算出できる。
【0043】
ln((Zn+1)/Zn)=2−N ×Cn×ln(Zl0/Z0)……(式11)
また、通過周波数の帯域を確保する場合には、チェビシェフ変成器の構成とする。
【0044】
上記と同様に3段構成とした場合、許容反射損をPmとすると、式12が成立する。
【0045】
secθm=cosh×{cosh−1[(((Zl0−Z0)/(Zl0+Z0))/Pm)]/N}……(式12)
この式12からθmが求められる。求めたθmを式14〜16に代入し、許容反射損Pm=A(係数)を代入すれば、各接合箇所での反射係数が求められる。
【0046】
Γ0=(A/2)×secθm              ……(式13)
Γ1=(3×A/2)×(secθm−secθm)……(式14)
Γ2=Γ1                   ……(式15)
Γ3=Γ0                   ……(式16)
そして、求めた各反射係数Γ1〜Γ3を式17に代入すれば、各特性インピーダンスが求められる。
【0047】
Zn=(Zn−1×(1+Γn−1)/(1−Γn−1))……(式17)
この場合において、Z1、Z2、Z3の配線長は、中心周波数のλ/4とする。さらに、式17の計算の精度向上のためには、リード端子側からの計算を行い、その平均を取ることが望ましい。
【0048】
次に、本発明にかかる多層基板の第2の実施形態について、図5を参照しながら説明する。
【0049】
以上の第1の実施形態においては、伝送線路第1ビア(主信号ビア)と、伝送線路第1ビアの中心軸に沿って内径の異なる伝送線路第2ビア(副信号ビア)を接続して、信号ビア群を構成していたが、本第2実施形態は、グランド第1ビア(主グランドビア)と、グランド第1ビアの中心軸に沿って内径の異なるグランド第2ビア(副グランドビア)を接続し、グランドビア群を構成する場合の実施形態である。
【0050】
より具体的には、図5に示すように、伝送線路ビア3の直径は、各層において一定であるが、GND第1ビア6(主グランドビア)と直径の異なるGND第2ビア7(副グランドビア)を接続し、その直径を変更することで、伝送線路ビア3の特性インピーダンスを各層で変更するようになっている。この場合において、GNDビア6、7は多層基板12の側面メタライズとすることもできる。
【0051】
次に、本発明にかかる多層基板の第3の実施形態について、図6を参照しながら説明する。
【0052】
以上の各実施形態においては、内径の異なる二種類の伝送線路ビアあるいはグランドビアを接続していたが、本第3実施形態は、複数種類のビア(主信号ビア及び複数種類の副信号ビア)を接続するようにした実施形態である。図6においては、伝送線路第1ビア(主信号ビア)3を含め、内径の異なる4種類の伝送線路ビア(主信号ビア及び複数種類の副信号ビア)を接続している。
【0053】
伝送線路第1ビア3とリード端子5の間には、内径の異なる、すなわち、特性インピーダンスの異なる伝送線路ビア(副信号ビア)8、9、10が挿入されている。各々のビアの長さ(配線長)は、通過する信号の中心周波数のλ/4に設定されている。図6では、3段構成(伝送線路第1ビア3を含めると4段構成)となっているが、さらに多段構成とすることも可能である。このように、多段構成とすることで、通過帯域の高帯域化と低リップル化を図ることができる。
【0054】
上記説明では、各ビア8、9、10のビア長(配線長)は、中心周波数のλ/4になるようにしていたが、特性インピーダンスは、低リップル化や高帯域化の目的に応じて、前述した二項変成器またはチェビシェフ変成器等に基づく値(配線長)を選択するようにすることも可能である。
【0055】
以上説明したように、基板に接続されたリード端子部等、構造上GNDとの距離を確保できない場合があり、リード端子に接続される配線やビアとの特性インピーダンスが一致しない場合に、特性インピーダンスの不整合箇所は、反射の発生箇所となり、反射係数Γ=(Zl0−Z0)/(Zl0+Z0)に応じた反射が発生する場合であっても、各実施形態によれば、伝送線路ビアを通過周波数のλ/4に相当するビア長とし、ビア径を調整することで、特性インピーダンスを制御し、特性インピーダンス不整合箇所に挿入して、任意の伝送特性を得ることができるため、伝送特性を向上させることができる。
【0056】
また、リード端子のような基板間の接続部について伝送特性が劣化しないようにする場合には、フレキシブル多層基板等を使用して特性インピーダンスを一致させることが不要となり、構造の簡略化及び設計の容易化を図ることができる。
【0057】
尚、以上の説明においては、伝送線路ビアあるいはグランド(GND)ビアのいずれか一方について対応するグランドビアあるいは伝送線路ビアとの距離を変更するべくその内径を変更していたが、伝送線路ビア及び当該伝送線路ビアに対応する位置に配置されたグランドビアの双方の内径を変更するように構成することも可能である。
【0058】
【発明の効果】
以上説明したように、本発明によれば、特性インピーダンスが不整合となる可能性のある部分について、ビアにより特性インピーダンスを整合させることができ、伝送特性の向上を図ることができる。また、これにより、リード端子等の構造を特性インピーダンスを考慮した構造とする必要がなくなり、構成の簡略化及び設計の容易化を図ることができる。
【図面の簡単な説明】
【図1】本発明にかかる多層基板の第1の実施形態を示す断面図である。
【図2】図1の多層基板の正面図である。
【図3】本発明にかかる多層基板においてインピーダンス変成器を一段構成とした場合の動作説明図である。
【図4】本発明にかかる多層基板においてインピーダンス変成器を三段構成とした場合の動作説明図である。
【図5】本発明にかかる多層基板の第2の実施形態を示す断面図である。
【図6】本発明にかかる多層基板の第3の実施形態を示す断面図である。
【図7】従来の多層基板の一例を示す断面図である。
【図8】従来の多層基板の他の例を示す断面図である。
【符号の説明】
1      伝送線路
2      GNDパターン
3      伝送線路第1ビア(主信号ビア、信号ビア群)
4      伝送線路第2ビア(副信号ビア、信号ビア群)
5      リード端子
6      GND第1ビア(主グランドビア、グランドビア群)
7      GND第2ビア(副グランドビア、グランドビア群)
8      伝送線路第3ビア(副信号ビア、信号ビア群)
9      伝送線路第4ビア(副信号ビア、信号ビア群)
10    伝送線路第5ビア(副信号ビア、信号ビア群)
11    伝送線路ビア長
12    多層基板

Claims (8)

  1. 高周波回路用の多層基板において、
    主信号ビアと、該主信号ビアの中心軸に沿って内径の異なる一または複数種類の副信号ビアとを接続して信号ビア群を構成し、
    前記各副信号ビアの内径は、当該信号ビア群に要求される所望の特性インピーダンスに基づいて設定されていることを特徴とする多層基板。
  2. 前記各副信号ビアの内径は、前記信号ビア群に対応するグランドビアあるいはグランドビア群との直径方向の距離と前記特性インピーダンスとの関係に基づいて設定されていることを特徴とする請求項1記載の多層基板。
  3. 前記各副信号ビアの長さは、伝送すべき信号の中心波長をλとした場合に、
    1/4λ
    に設定されていることを特徴とする請求項1または2記載の多層基板。
  4. 高周波回路用の多層基板において、
    主グランドビアと、前記主グランドビアの中心軸に沿って内径の異なる一または複数種類の副グランドビアとを接続して、グランドビア群を構成し、
    前記各副グランドビアの内径は、当該グランドビア群に要求される所望の特性インピーダンスに基づいて設定されていることを特徴とする多層基板。
  5. 前記各副グランドビアの内径は、前記グランドビア群に対応する信号ビアあるいは信号ビア群との直径方向の距離と前記特性インピーダンスとの関係に基づいて設定されていることを特徴とする請求項4記載の多層基板。
  6. 前記各副グランドビアの長さは、伝送すべき信号の中心波長をλとした場合に、
    1/4λ
    に設定されていることを特徴とする請求項4または5記載の多層基板。
  7. 請求項1乃至6のいずれかに記載の多層基板と、
    前記信号ビア群の一端に接続された伝送線路と、
    前記信号ビア群の他端に接続された半導体回路とを備えたことを特徴とする半導体装置。
  8. 前記主信号ビアの特性インピーダンスをZ0とし、前記副信号ビアの特性インピーダンスをZ1とし、前記半導体回路の接続部のインピーダンスをZl0とした場合に、
    Z1=√(Z0×Zl0)
    とすることを特徴とする請求項7記載の半導体装置。
JP2002243153A 2002-08-23 2002-08-23 多層基板及び半導体装置 Withdrawn JP2004087563A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002243153A JP2004087563A (ja) 2002-08-23 2002-08-23 多層基板及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002243153A JP2004087563A (ja) 2002-08-23 2002-08-23 多層基板及び半導体装置

Publications (1)

Publication Number Publication Date
JP2004087563A true JP2004087563A (ja) 2004-03-18

Family

ID=32051985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002243153A Withdrawn JP2004087563A (ja) 2002-08-23 2002-08-23 多層基板及び半導体装置

Country Status (1)

Country Link
JP (1) JP2004087563A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008005321A (ja) * 2006-06-23 2008-01-10 Ntt Docomo Inc マルチバンドドハティ増幅器
JP2008251784A (ja) * 2007-03-30 2008-10-16 Kyocera Corp 配線基板および電子装置
JP2008251783A (ja) * 2007-03-30 2008-10-16 Kyocera Corp 配線基板および電子装置
JP2008270239A (ja) * 2007-04-16 2008-11-06 Aica Kogyo Co Ltd 多層プリント配線板
JP2012085234A (ja) * 2010-10-14 2012-04-26 Ngk Spark Plug Co Ltd 伝送システム及び伝送装置
JP2016171191A (ja) * 2015-03-12 2016-09-23 京セラ株式会社 配線基板
JP2017045847A (ja) * 2015-08-26 2017-03-02 Necスペーステクノロジー株式会社 回路構造体
JP2018064005A (ja) * 2016-10-11 2018-04-19 日本特殊陶業株式会社 高周波パッケージ
CN110933836A (zh) * 2019-11-20 2020-03-27 武汉光谷信息光电子创新中心有限公司 柔性电路板、印刷电路板、软硬结合板及其制作方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008005321A (ja) * 2006-06-23 2008-01-10 Ntt Docomo Inc マルチバンドドハティ増幅器
US7602241B2 (en) 2006-06-23 2009-10-13 Ntt Docomo, Inc. Multiband Doherty amplifier
JP4486620B2 (ja) * 2006-06-23 2010-06-23 株式会社エヌ・ティ・ティ・ドコモ マルチバンドドハティ増幅器
JP2008251784A (ja) * 2007-03-30 2008-10-16 Kyocera Corp 配線基板および電子装置
JP2008251783A (ja) * 2007-03-30 2008-10-16 Kyocera Corp 配線基板および電子装置
JP2008270239A (ja) * 2007-04-16 2008-11-06 Aica Kogyo Co Ltd 多層プリント配線板
JP2012085234A (ja) * 2010-10-14 2012-04-26 Ngk Spark Plug Co Ltd 伝送システム及び伝送装置
JP2016171191A (ja) * 2015-03-12 2016-09-23 京セラ株式会社 配線基板
JP2017045847A (ja) * 2015-08-26 2017-03-02 Necスペーステクノロジー株式会社 回路構造体
WO2017033434A1 (ja) * 2015-08-26 2017-03-02 Necスペーステクノロジー株式会社 回路構造体
CN107926112A (zh) * 2015-08-26 2018-04-17 日本电气太空技术株式会社 电路结构
CN107926112B (zh) * 2015-08-26 2021-03-05 日本电气太空技术株式会社 电路结构
US11018404B2 (en) 2015-08-26 2021-05-25 Nec Space Technologies, Ltd. Circuit body structure, where planar conductors on different layers of a multilayer board are connected by an interlayers connection
JP2018064005A (ja) * 2016-10-11 2018-04-19 日本特殊陶業株式会社 高周波パッケージ
CN110933836A (zh) * 2019-11-20 2020-03-27 武汉光谷信息光电子创新中心有限公司 柔性电路板、印刷电路板、软硬结合板及其制作方法
CN110933836B (zh) * 2019-11-20 2021-08-13 武汉光谷信息光电子创新中心有限公司 柔性电路板、印刷电路板、软硬结合板及其制作方法

Similar Documents

Publication Publication Date Title
JP5762690B2 (ja) フィルタ及び送受信装置
US20050146390A1 (en) Multi-layer substrate having impedance-matching hole
JP4535995B2 (ja) 多層プリント回路基板のビア構造、それを有する帯域阻止フィルタ
JP2007150000A (ja) プリント配線板
JP2004087563A (ja) 多層基板及び半導体装置
US4862120A (en) Wideband stripline to microstrip transition
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
CN114208045B (zh) 无线通信模块
JP3872413B2 (ja) 半導体装置
JP2002252505A (ja) 高周波用配線基板
JP4927993B2 (ja) 複合配線基板
US6734555B2 (en) Integrated circuit package and printed circuit board arrangement
WO2022131113A1 (ja) チップ型電子部品
CN112886299B (zh) 射频跨接器件和射频器件
JP2006245081A (ja) プリント基板、デジタルアナログ混成回路およびシールドパターン
JP3935638B2 (ja) 多層配線基板
WO2021167815A1 (en) BROADBAND AND LOW COST PRINTED CIRCUIT BOARD BASED 180º HYBRID COUPLERS ON A SINGLE LAYER BOARD
JP2014192530A (ja) イコライザ
WO2023112183A1 (ja) 高周波回路
JP2664589B2 (ja) 多層配線基板
JPH05275862A (ja) 高周波回路用配線板
US20210391633A1 (en) Integrated circulator system
JP2005347924A (ja) 高周波信号伝送線路基板
JP2004022890A (ja) 多層配線基板
EP3400626B1 (en) Stacked filters

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20051101