JP2007180292A - 回路基板 - Google Patents

回路基板 Download PDF

Info

Publication number
JP2007180292A
JP2007180292A JP2005377474A JP2005377474A JP2007180292A JP 2007180292 A JP2007180292 A JP 2007180292A JP 2005377474 A JP2005377474 A JP 2005377474A JP 2005377474 A JP2005377474 A JP 2005377474A JP 2007180292 A JP2007180292 A JP 2007180292A
Authority
JP
Japan
Prior art keywords
signal
ground
pad
circuit board
signal pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005377474A
Other languages
English (en)
Inventor
Akiyoshi Saito
聡義 齋藤
Toru Kuraishi
徹 倉石
Takeshi Midorikawa
健 緑川
Mutsuyuki Kumagai
睦之 熊谷
Masashi Fujimoto
昌司 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005377474A priority Critical patent/JP2007180292A/ja
Priority to TW095109838A priority patent/TW200725869A/zh
Priority to US11/389,536 priority patent/US20070144773A1/en
Priority to KR1020060032398A priority patent/KR100752566B1/ko
Priority to CNA2006100736928A priority patent/CN1993013A/zh
Publication of JP2007180292A publication Critical patent/JP2007180292A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09236Parallel layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09618Via fence, i.e. one-dimensional array of vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809Coaxial layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】
本発明は、信号を伝送する信号線が配線された回路基板に関し、信号伝送の高速化を図る。
【解決手段】
信号線20が配線された回路基板において、信号線先端に形成された、中央に信号ビア33を有する信号パッド30と、信号パッド30を取り巻く位置に形成された、グランド電位を複数の配線層に跨って伝送する複数のグランドビア43とを有する。
【選択図】 図3

Description

本発明は、信号を伝送する信号線が配線された回路基板に関する。
近年の回路動作の益々の高速化の傾向に伴って、回路基板上の配線も、信号の高速伝送が可能なようにその信号配線パターンが工夫されてきている。
また、信号配線パターンの工夫のみでは限界があることから、グランドパッド等の工夫も提案されている(特許文献1,2参照)
特開2001−24084号公報 特開2000−100814号公報
しかしながら、益々の高速化の要求が高まっており、更なる高速化実現のための工夫が望まれている。
本発明は、上記事情に鑑み、信号伝送の高速化が図られた回路基板を提供することを目的とする。
上記目的を達成する本発明の回路基板は、信号線が配線された回路基板において、信号線先端に形成された、中央に、複数の配線層に跨って信号線どうしを接続する信号ビアを有する信号パッドと、その信号パッドを取り巻く位置に形成された、グランド電位を複数の配線層に跨って伝達する複数のグランドビアとを有することを特徴とする。
LSIパッケージ基板などに代表される、高速伝送性能が要求されるプリント回路基板では、Sパラメータという指標を使用して性能を評価している。伝送性能を向上させるにはロスを少なくした信号品質が必要であり、現状では反射特性を表わすS11が−100dB〜−20bB以下を満足する周波数帯域は約5GHzとなっているが、より高速伝送を行なうためには、この周波数域を少なくとも10GHz以上にまで広げていく必要がある。従来は、信号伝送経路については高速伝送を考慮して細かい設計値が指定されるが、グランドビアについては特に考慮は払われていない。しかし、より高速な伝送を実現するためには、グランドビアについても考慮する必要がある。
本発明によれば、1つの信号ビアの周りに複数のグランドビアを配置したことにより、伝送特性が大幅に改善された回路基板が実現する。
ここで、本発明回路基板において、信号パッドとの間に所定のクリアランスを空けてその信号パッドを取り巻いて広がるグランドパターンを有し、上記グランドビアが、そのグランドパターンの、上記クリアランスに隣接した位置に形成されていてもよい。
また、本発明の回路基板において、信号ビアの中心と、信号パッドを取り巻く位置に形成された複数のグランドビアそれぞれの中心との間の距離が、それら複数のグランドビアについて互いに同一であることが好ましい。
互いに同一の距離に置くことで、特性のシミュレーションやパターン設計が容易となる。
以上、説明したとおり、本発明によれば、信号の高速伝送特性が改善された回路基板が得られる。
以下、本発明の実施形態について説明する。
図1は、信号線が配線された回路基板を示す斜視図である。
この回路基板10のボード11上には信号の高速伝送用の信号線20が配線されており、各信号線20の先端には、信号パッド30が形成されている。この図1の回路基板10は、ボード11の表面と、裏面と、さらに、中間層に、配線やグランドパターンが形成されている。尚、この図1では、グランドパターンについては図示省略している。
図2は、図1に示す回路基板の一部分の断面図である。
この回路基板10のボード11の表面には、信号線20が配線されており、その信号線20の先端に信号パッド30が形成されている。また、ボード11の中間層および表面のその信号パッド30と対向する位置にも信号パッド31,32が形成されており、それらボード11の表面の信号パッド30と中間層および裏面の信号パッド31,32は信号ビア33を介して接続されている。ボード11の中間層の信号パッド31には中間層に形成された信号線21が接続されており、裏面の信号パッド32には、裏面に形成された信号線22が接続されている。
また、信号パッド30,31,32に隣接した位置には、ボード11の表面、中間層、裏面のそれぞれに、グランドパッド40,41,42が形成され、それらのグランドパッド40,41,42はグランドビア43で互いに接続されている。また、中間層には、グランドパッド41に形成されたグランドパターン51が広がっており、裏面には、グランドパッド42に接続されたグランドパターン52が広がっている。
図3は、信号パッドとグランドパッドの位置関係の、一例を示す図である。
この図3には、2本の信号線20と、それら2本の信号線20それぞれの先端に形成された信号パッド30が示されている。各信号パッド30の中心には、信号ビア33が形成され、その信号ビア33により、他の配線層(中間層や裏面)の信号線と接続されている(図2参照)。
また、この図3には、1つの信号パッド30につき2つのグランドパッド40がその信号パッドを取り巻く位置に形成されている。これら2つのグランドパッド40それぞれの中央には、他の配線層のグランドパターンとの接続のためのグランドビア43が形成されている。
このように、中央に信号ビア33を有する信号パッド30を取り巻く位置に、複数(ここでは2つ)のグランドビア43を配置すると、後述するように、信号の高速伝送特性が大幅に向上する。
図4は、信号パッドとグランドパッドの位置関係のもう1つの例を示す図である。
図3との相違点は、中央に信号ビア33が形成された信号パッド30の1つずつにつき、グランドビア43を有する3つのグランドパッド40が、その信号パッド30を取り巻く位置に形成されている。
このように、信号ビア33を有する信号パッド30を取り巻く位置にグランドビア43を有する3つのグランドパッド40を配置すると、信号の高速伝送特性がさらに改善される。
図5は、本発明に対する比較例としての、信号パッドとグランドパッドの位置関係を示す図である。
この図5の場合、信号パッド30の1つにつき、その信号パッド30に隣接した位置に、1つのグランドパッド40が形成されている。
以下の説明のために、信号パッド30の中央に形成された信号ビア33の中心と、その信号パッド30に隣接した位置に形成されたグランドパッド40の中央に形成されたグランドビア43の中心点との間の距離をdで表わす。この距離dは、図5のみでなく、図3、図4のように、1つの信号パッド30を取り巻くように2つもしくは3つのグランドパッド40が形成されている場合にも適用する。尚、図3,図4の場合、1つの信号パッド30を取り巻く位置に配置された複数のグランドパッドのいずれについても、距離dは同一である。
図6は、図5のように、1つの信号パッドに隣接した信号に1つのグランドパッド(1つのグランドビア)を配置したときの周波数特性のシミュレーション結果を示す図である。また、この図6は、距離d(図5参照)が、d=1.6mmのときのものである。
SパラメータのうちのS21は信号の透過率に関係しており、S11は信号の反射率に関係している。横軸は周波数(GHz)である。透過率(S21)が高く、反射率(S11)が低い方が周波数特性が良好であることを意味している。
この図6の場合、S11で見ると、−20dBを達成しているのは2.5GHz以下であり、もっと高い周波数まで反射率が低いことが望まれる。
図7は、図6の場合と同様に、1つの信号パッドに隣接した位置に1つのグランドパッド(1つのグランドビア)を配置したときの周波数特性のシミュレーション結果を示す図である。ただし、この図7は、図6と異なり、距離d(図5参照)が、d=0.7mmのときのものである。
グランドビアを信号ビアにd=0.7mmまで近づけることによって、8GHzまでS11が−20dBを達成できており、図6の場合よりは、周波数特性が改善されている。
図8は、図3に示すように、1つの信号パッドにつき、その1つの信号パッドを取り巻く位置に2つのグランドパッド(2つのグランドビア)を配置したときの周波数特性のシミュレーション結果を示す図である。距離d(図5参照)は、2つのグランドビアについて同一であって、図7と同じく、d=0.7mmの時のものである。
S11は、17.6GHzまで−20dBを維持しており、図7と比べ2倍以上の周波数まで伸びている。
図9は、図4に示すように、1つの信号パッドにつき、その1つの信号パッドを取り巻く位置には3つのグランドパッド(3つのグランドビア)を配置したときの周波数特性のシミュレーション結果を示す図である。距離d(図5参照)は、3つのグランドビアについて同一であって、図7,図8と同様にd=0.7mmのときのものである。
S11は、27.8GHzまで−20dBを維持しており、図8と比べても周波数特性がさらに改善されている。
図10は、信号パッドとグランドビアとの位置関係のもう1つの例を示す図である。
各信号線20の先端には、信号パッド30が形成されており、各信号パッド30の中央には信号ビア33(図2参照)が形成されている。また、各信号線20および各信号パッド30の周りには、所定のクリアランスを空けてグランドパターン50が広がっている。このグランドパターン50の、信号バッド30を取り巻く、クリアランスに隣接した位置には、信号パッド1つにつき、2つのグランドビア43が形成されている。それらのグランドビア43は図10に示すグランドパターン50と、回路基板10(図1,図2参照)の、この図10に示す層とは別の層に形成されたグランドパッド51とを接続している。
この図10の場合も、信号ビア33を取り巻く位置に複数(ここでは2つ)のグランドビア43が形成されており、信号の高速伝送特性が大きく改善されている。
尚、ここでは、1つの信号パッド(1つの信号ビア)につき、2つあるいは3つのグランドビアを配置した例について示したが、1つの信号パッド(1つの信号ビア)につき、グランドビアを4つ以上配置してもよい。
信号線が配線された回路基板を示す斜視図である。 図1に示す回路基板の一部分の断面図である。 信号パッドとグランドパッドの位置関係の一例を示す図である。 信号パッドとグランドパッド位置関係のもう1つの例を示す図である。 本発明に対する比較例としての、信号パッドとグランドパッドの位置関係を示す図である。 1つの信号パッドに隣接した信号に1つのグランドパッド(1つのグランドビア)を配置したときの周波数特性のシミュレーション結果を示す図である。 1つの信号パッドに隣接した位置に1つのグランドパッド(1つのグランドビア)を配置したときの周波数特性のシミュレーション結果を示す図である。 図3に示すように、1つの信号パッドにつき、その1つの信号パッドを取り巻く位置に2つのグランドパッド(2つのグランドビア)を配置したときの周波数特性のシミュレーション結果を示す図である。 図4に示すように、1つの信号パッドにつき、その1つの信号パッドを取り巻く位置は3つのグランドパッド(3つのグランドビア)を配置したときの周波数特性のシミュレーション結果を示す図である。 信号パッドとグランドビアとの位置関係のもう1つの例を示す図である。
符号の説明
10 回路基板
20、21、22 信号線
30、31、32 信号パッド
33 信号ビア
40、41、42 グランドパッド
43 グランドビア
50、51、52 グランドパターン

Claims (4)

  1. 信号線が配線された回路基板において、
    信号線先端に形成された、中央に、複数の配線層に跨って信号線どうしを接続する信号ビアを有する信号パッドと、
    前記信号パッドに隣接する位置に形成された、グランド電位を複数の配線層に跨って伝達するグランドビアとを有することを特徴とする回路基板。
  2. 前期信号パッドを取り巻く位置に形成された、グランド電位を複数の配線層に跨って伝達する複数のグランドビアを有することを特徴とする請求項1記載の回路基板。
  3. 前記信号パッドとの間に所定のクリアランスを空けて該信号パッドを取り巻いて広がるグランドパターンを有し、
    前記グランドビアが、前記グランドパターンの、前記クリアランスに隣接した位置に形成されていることを特徴とする請求項1又は請求項2記載の回路基板。
  4. 前記信号ビアの中心と、前記信号パッドを取り巻く位置に形成された複数のグランドビアそれぞれの中心との間の距離が、該複数のグランドビアについて互いに同一であることを特徴とする請求項2記載の回路基板。
JP2005377474A 2005-12-28 2005-12-28 回路基板 Withdrawn JP2007180292A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005377474A JP2007180292A (ja) 2005-12-28 2005-12-28 回路基板
TW095109838A TW200725869A (en) 2005-12-28 2006-03-22 Circuit board
US11/389,536 US20070144773A1 (en) 2005-12-28 2006-03-27 Circuit board
KR1020060032398A KR100752566B1 (ko) 2005-12-28 2006-04-10 회로 기판
CNA2006100736928A CN1993013A (zh) 2005-12-28 2006-04-19 电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005377474A JP2007180292A (ja) 2005-12-28 2005-12-28 回路基板

Publications (1)

Publication Number Publication Date
JP2007180292A true JP2007180292A (ja) 2007-07-12

Family

ID=38192285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005377474A Withdrawn JP2007180292A (ja) 2005-12-28 2005-12-28 回路基板

Country Status (5)

Country Link
US (1) US20070144773A1 (ja)
JP (1) JP2007180292A (ja)
KR (1) KR100752566B1 (ja)
CN (1) CN1993013A (ja)
TW (1) TW200725869A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011514007A (ja) * 2008-03-11 2011-04-28 アルカテル−ルーセント 10gxfp準拠のpcb
US8004081B2 (en) 2008-05-14 2011-08-23 Samsung Electronics Co., Ltd. Semiconductor chip package and printed circuit board having through interconnections
JP2013048197A (ja) * 2011-07-26 2013-03-07 Kyocer Slc Technologies Corp 配線基板
JP2015012208A (ja) * 2013-07-01 2015-01-19 富士通株式会社 配線基板及び電子装置
WO2016047492A1 (ja) * 2014-09-22 2016-03-31 株式会社フジクラ プリント配線板

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI418294B (zh) * 2008-04-03 2013-12-01 Asustek Comp Inc 防電磁干擾結構的電路板
KR101512816B1 (ko) * 2012-10-08 2015-04-17 한국전자통신연구원 플렉시블 인쇄회로기판 및 이를 포함하는 광통신 모듈
JP6451943B2 (ja) * 2015-02-23 2019-01-16 パナソニックIpマネジメント株式会社 高周波モジュール
TWI620476B (zh) 2016-03-21 2018-04-01 財團法人工業技術研究院 多層線路結構
CN108198799A (zh) * 2017-12-21 2018-06-22 刘梦思 一种基于制造感光集成电路内引线的焊接结构
CN111698825B (zh) * 2020-06-12 2023-03-31 浪潮电子信息产业股份有限公司 一种pcb板和pcb走线结构的制备方法
CN115696737B (zh) * 2022-11-01 2024-10-22 超聚变数字技术有限公司 电路板和计算设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100814A (ja) * 1998-09-18 2000-04-07 Hitachi Ltd 半導体装置
JP3425898B2 (ja) * 1999-07-09 2003-07-14 Necエレクトロニクス株式会社 エリアアレイ型半導体装置
US6602078B2 (en) * 2001-03-16 2003-08-05 Cenix, Inc. Electrical interconnect having a multi-layer circuit board structure and including a conductive spacer for impedance matching
JP2003204209A (ja) * 2002-01-07 2003-07-18 Kyocera Corp 高周波用配線基板
US6828513B2 (en) * 2002-04-30 2004-12-07 Texas Instruments Incorporated Electrical connector pad assembly for printed circuit board
US20050201065A1 (en) 2004-02-13 2005-09-15 Regnier Kent E. Preferential ground and via exit structures for printed circuit boards
US7030712B2 (en) 2004-03-01 2006-04-18 Belair Networks Inc. Radio frequency (RF) circuit board topology

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011514007A (ja) * 2008-03-11 2011-04-28 アルカテル−ルーセント 10gxfp準拠のpcb
US8004081B2 (en) 2008-05-14 2011-08-23 Samsung Electronics Co., Ltd. Semiconductor chip package and printed circuit board having through interconnections
JP2013048197A (ja) * 2011-07-26 2013-03-07 Kyocer Slc Technologies Corp 配線基板
JP2015012208A (ja) * 2013-07-01 2015-01-19 富士通株式会社 配線基板及び電子装置
WO2016047492A1 (ja) * 2014-09-22 2016-03-31 株式会社フジクラ プリント配線板
JP2016063188A (ja) * 2014-09-22 2016-04-25 株式会社フジクラ プリント配線板
KR20170048575A (ko) * 2014-09-22 2017-05-08 가부시키가이샤후지쿠라 프린트 배선판
US10129978B2 (en) 2014-09-22 2018-11-13 Fujikura Ltd. Printed wiring board
KR102023338B1 (ko) 2014-09-22 2019-09-20 가부시키가이샤후지쿠라 프린트 배선판

Also Published As

Publication number Publication date
US20070144773A1 (en) 2007-06-28
KR100752566B1 (ko) 2007-08-29
KR20070070004A (ko) 2007-07-03
TW200725869A (en) 2007-07-01
CN1993013A (zh) 2007-07-04

Similar Documents

Publication Publication Date Title
JP2007180292A (ja) 回路基板
US7277298B2 (en) Multi-terminal device and printed wiring board
JP4987764B2 (ja) 方向性結合器
US7441222B2 (en) Differential pair connection arrangement, and method and computer program product for making same
JP2007150000A (ja) プリント配線板
JPWO2009050843A1 (ja) 電子デバイス
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
JP2007123743A (ja) フレックスリジッド基板、光送受信モジュール及び光送受信装置
JP5392131B2 (ja) 配線基板
JP4371766B2 (ja) プリント配線板
JP4963051B2 (ja) 信号伝送ケーブルのコネクタ
JP5921207B2 (ja) プリント基板およびプリント基板装置
JP2011134941A (ja) 半導体装置及び実装構造
JP4699319B2 (ja) プリント配線基板、電子部品の実装方法および画像形成装置の制御装置
TWI581228B (zh) 顯示驅動系統
JP4956057B2 (ja) 差動インピーダンス整合プリント配線板
JP2006245081A (ja) プリント基板、デジタルアナログ混成回路およびシールドパターン
JP4957670B2 (ja) 配線基板及びそれを用いた半導体装置
JP2008153386A (ja) ディジタル信号伝送基板及びコンピュータ
TWI388251B (zh) 軟性電路板
JP2006269627A (ja) プリント配線基板のヴィア構造
JP5440085B2 (ja) 高速伝送配線構造
JP5739363B2 (ja) 配線基板
JP2006032513A (ja) 回路基板および電子機器
JP2010206069A (ja) 回路基板

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090303