JP2010206069A - 回路基板 - Google Patents

回路基板 Download PDF

Info

Publication number
JP2010206069A
JP2010206069A JP2009051858A JP2009051858A JP2010206069A JP 2010206069 A JP2010206069 A JP 2010206069A JP 2009051858 A JP2009051858 A JP 2009051858A JP 2009051858 A JP2009051858 A JP 2009051858A JP 2010206069 A JP2010206069 A JP 2010206069A
Authority
JP
Japan
Prior art keywords
circuit board
signal pad
signal
solid ground
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009051858A
Other languages
English (en)
Inventor
Yoshihiko Hashimoto
好彦 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009051858A priority Critical patent/JP2010206069A/ja
Publication of JP2010206069A publication Critical patent/JP2010206069A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

【課題】回路基板の信号配線とケーブルなどの伝送線路との間で信号パッドを介して高速信号を伝送した場合に、高速信号のエラーレートを大幅に低減させることができる回路基板を提供する。
【解決手段】回路基板の端部に向かって信号パッドの長さ方向の途中の位置まで、前記信号パッドがある層と異なった層にベタグランドを設けた回路基板において、前記回路基板の端部に向かって前記信号パッドの長さ方向の途中の位置までの領域内で、前記信号パッドと前記ベタグランドとが一部で重なり、他の部分で重ならないように、前記ベタグランドに凹部を設ける。
【選択図】図1

Description

本発明は回路基板に関し、特に、回路基板と伝送線路とを信号パッドを介して接続する回路基板に関する。
通常は、多層配線回路基板においては、伝送線路の真下の配線層には、ベタグランドを配置する層構成としている。すなわち、多層配線回路基板の構造を、マイクロストリップ線路構造としている。
特開平05−109924号公報 特開平09−036504号公報
しかし、上述した多層配線回路基板の伝送線路とに高速信号を伝送すると、特性インピーダンスが不整合となる信号パッドにて反射ノイズが発生するため、伝送波形が歪み、伝送エラーが発生する要因となっている。
そこで、本発明は、回路基板の信号配線とケーブルなどの伝送線路との間で信号パッドを介して高速信号を伝送した場合に、高速信号のエラーレートを大幅に低減させることができる回路基板を提供することを目的とする。
本発明によれば、回路基板の端部に向かって信号パッドの長さ方向の途中の位置まで、前記信号パッドがある層と異なった層にベタグランドを設けた回路基板であって、前記回路基板の端部に向かって前記信号パッドの長さ方向の途中の位置までの領域内で、前記信号パッドと前記ベタグランドとが一部で重なり、他の部分で重ならないように、前記ベタグランドに凹部を設けたことを特徴とする回路基板が提供される。
本発明によれば、信号パッドでの反射ノイズを低減でき、且つ、信号パッドで特性インピーダンスが下がらないので、回路基板の信号配線とケーブルなどの伝送線路との間で信号パッドを介して高速信号を伝送した場合に、ベタグランドに凹部を設けない場合に比べ、高速信号のエラーレートを大幅に低減させることができる。
本発明の実施形態による回路基板の上面図である。 図1の切断線Aに沿った回路基板の断面図である。
以下、図面を参照して本発明を実施するための形態について詳細に説明する。
本発明の特徴は、ペア信号配線用パッドである信号パッド122の真下のベタグランド131の一部を削ることにより、信号パッド122の寄生容量が少なくして、反射ノイズを低減し、かつ、信号パッド122の真下のベタグランド131を一部残すことにより、特性インピーダンスを下げないことである。
ペア配線用パッドの真下のベタグランド131を一部削ることにより、パッドの寄生容量が少なくなり、反射ノイズを低減することができる。また、ベタグランド131を一部残すことにより、特性インピーダンスを下げずに、ケーブルなどの伝送線路へ高速信号を伝送することができる。
図1は、回路基板の上面図である。図2は、図1のA−A線に沿った回路基板の断面図である。
第1層101にコネクタ(図示せず)のパッド(グランドパッド121及び信号パッド122)とグランド配線111とペア信号配線112がある。なお、図1では、別々に示してあるが、実際には、グランド配線111とグランドパッド121とは一体化しており、ペア信号配線112のそれぞれの配線と信号パッド122とは一体化している。また、第2層103の回路基板100の端部に向かって信号パッド122の長さ方向の途中の位置までベタグランド131を配置している。第1層101と第2層103の間には絶縁体層102が挟まっている。信号コネクタ(図示せず)に対応した信号パッド122に対向したベタグランド131のうちの信号パッド122の下側半分に対向する部分を削除する。なお、厳密に下側半分である必要はない。また、左側の差動信号に対応した信号パッド122に対向したベタグランド131のうちの信号パッド122の右側半分に対向する部分を削除する。なお、厳密に右側半分である必要はない。更に、右側の差動信号に対応した信号パッド122に対向したベタグランド131のうちの信号パッド122の左側半分に対向する部分を削除する。なお、厳密に左側半分である必要はない。これらの削除により、差動信号用パッド122に対向するベタグランド131が面積にして差動信号用パッド122の1/4だけ配置された構造となっている。
ベタグランド131を以上の構造にすることにより、パッドの寄生容量が少なくなり、反射ノイズを低減することができる。また、ベタグランド131を一部残すことにより、特性インピーダンスを殆ど下げずに、伝送線路へ高速信号を伝送することができる効果がある。
本実施形態では、ペア配線用パッドの真下のベタグランド131を一部削る構造としているが、シングル配線用信号パッドについても実現できる。
本実施形態によれば、ペア配線パターンと伝送線路に信号パッドを介して10GHzの信号を通した場合、ベタグランド131に凹部131−1を設けないと、所定数のビット数の信号の伝送について100ビット程度のエラーが発生したのに対し、ベタグランド131に図1に示すような凹部131−1を設けると、その所定数のビット数の信号の伝送についてビットエラーは発生しなくなった。
100 回路基板
101 第1層
102 絶縁体層
103 第2層
111 グランド配線
112 第1層ペア信号配線
121 グランドパッド
122 信号パッド
131 第2層ベタグランド
131−1 凹部

Claims (5)

  1. 回路基板の端部に向かって信号パッドの長さ方向の途中の位置まで、前記信号パッドがある層と異なった層にベタグランドを設けた回路基板であって、
    前記回路基板の端部に向かって前記信号パッドの長さ方向の途中の位置までの領域内で、前記信号パッドと前記ベタグランドとが一部で重なり、他の部分で重ならないように、前記ベタグランドに凹部を設けたことを特徴とする回路基板。
  2. 請求項1に記載の回路基板において、
    前記凹部は、前記回路基板の端部に向かって前記信号パッドの長さ方向の途中の位置までの領域内のうち、前記信号パッドの幅方向の一部において、前記信号パッドと前記ベタグランドとが重なり、前記信号パッドの幅方向の他の部分において、前記信号パッドと前記ベタグランドとが重ならないような形状を有することを特徴とする回路基板。
  3. 請求項2に記載の回路基板において、
    前記回路基板の端部に向かって前記信号パッドの長さ方向の途中の位置までの領域内のうち、前記信号パッドと前記ベタグランドとが重なる面積と前記信号パッドと前記ベタグランドとが重ならない面積とは等しいことを特徴とする回路基板。
  4. 請求項2又は3に記載の回路基板において、
    前記形状は矩形であることを特徴とする回路基板。
  5. 請求項1乃至4の何れか1項に記載の回路基板において、
    回路基板の端部に向かって信号パッドの長さ方向の途中の位置は、前記信号パッドの長さ方向の長さの半分の位置であることを特徴とする回路基板。
JP2009051858A 2009-03-05 2009-03-05 回路基板 Pending JP2010206069A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009051858A JP2010206069A (ja) 2009-03-05 2009-03-05 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009051858A JP2010206069A (ja) 2009-03-05 2009-03-05 回路基板

Publications (1)

Publication Number Publication Date
JP2010206069A true JP2010206069A (ja) 2010-09-16

Family

ID=42967244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009051858A Pending JP2010206069A (ja) 2009-03-05 2009-03-05 回路基板

Country Status (1)

Country Link
JP (1) JP2010206069A (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01218094A (ja) * 1988-02-26 1989-08-31 Nippon Telegr & Teleph Corp <Ntt> 配線基板
JPH05129808A (ja) * 1991-11-08 1993-05-25 Nec Corp マイクロストリツプ線路
JPH06260773A (ja) * 1993-03-03 1994-09-16 Oki Electric Ind Co Ltd 高速信号伝送用回路基板のパッド部の構造
JPH0951209A (ja) * 1995-08-08 1997-02-18 Nippon Telegr & Teleph Corp <Ntt> 誘電体基板および配線基板
JP2004228478A (ja) * 2003-01-27 2004-08-12 Fujitsu Ltd プリント配線基板
JP2006173239A (ja) * 2004-12-14 2006-06-29 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法とそれを用いた電子機器
JP2006211070A (ja) * 2005-01-26 2006-08-10 Hirose Electric Co Ltd 多層配線基板
JP2007123743A (ja) * 2005-10-31 2007-05-17 Sony Corp フレックスリジッド基板、光送受信モジュール及び光送受信装置
JP2008193000A (ja) * 2007-02-07 2008-08-21 Matsushita Electric Ind Co Ltd 基板および電子機器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01218094A (ja) * 1988-02-26 1989-08-31 Nippon Telegr & Teleph Corp <Ntt> 配線基板
JPH05129808A (ja) * 1991-11-08 1993-05-25 Nec Corp マイクロストリツプ線路
JPH06260773A (ja) * 1993-03-03 1994-09-16 Oki Electric Ind Co Ltd 高速信号伝送用回路基板のパッド部の構造
JPH0951209A (ja) * 1995-08-08 1997-02-18 Nippon Telegr & Teleph Corp <Ntt> 誘電体基板および配線基板
JP2004228478A (ja) * 2003-01-27 2004-08-12 Fujitsu Ltd プリント配線基板
JP2006173239A (ja) * 2004-12-14 2006-06-29 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法とそれを用いた電子機器
JP2006211070A (ja) * 2005-01-26 2006-08-10 Hirose Electric Co Ltd 多層配線基板
JP2007123743A (ja) * 2005-10-31 2007-05-17 Sony Corp フレックスリジッド基板、光送受信モジュール及び光送受信装置
JP2008193000A (ja) * 2007-02-07 2008-08-21 Matsushita Electric Ind Co Ltd 基板および電子機器

Similar Documents

Publication Publication Date Title
US7441222B2 (en) Differential pair connection arrangement, and method and computer program product for making same
JP2007180292A (ja) 回路基板
US20130175078A1 (en) Printed circuit board
JP6388667B2 (ja) 差動データ信号を送信するための装置及び方法
US7851709B2 (en) Multi-layer circuit board having ground shielding walls
JPWO2009050843A1 (ja) 電子デバイス
JP6299445B2 (ja) コネクタ付きケーブル及びコネクタ
TW201127232A (en) Circuit board with air hole
JP2007035710A (ja) 多層プリント配線板
CN106686882B (zh) 多层印刷电路板的边缘手指
JP5770936B2 (ja) プリント基板
TWI419620B (zh) 印刷電路板
JP5921207B2 (ja) プリント基板およびプリント基板装置
JP2009218359A (ja) 同軸コネクタ搭載回路基板及び同軸コネクタ搭載回路基板の製造方法
JP2010206069A (ja) 回路基板
JP4626339B2 (ja) プリント基板、デジタルアナログ混成回路およびシールドパターン
JP2011034317A (ja) ストレージ装置
JP2010251554A (ja) プリント基板およびハーネス
JP6733911B2 (ja) プリント配線基板、電子部品付きプリント配線基板
TWI321351B (en) Semiconductor substrate for transmitting differential pair
JP2007305756A (ja) 回路基板
JP2019054036A (ja) 高周波回路基板
JP5739363B2 (ja) 配線基板
TWI574596B (zh) 多電路層電路板
JP2009005311A (ja) 伝送モード変換器

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100715

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100715

A977 Report on retrieval

Effective date: 20110127

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110131

A521 Written amendment

Effective date: 20110401

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110420

A02 Decision of refusal

Effective date: 20110815

Free format text: JAPANESE INTERMEDIATE CODE: A02