JP2007035710A - 多層プリント配線板 - Google Patents

多層プリント配線板 Download PDF

Info

Publication number
JP2007035710A
JP2007035710A JP2005212943A JP2005212943A JP2007035710A JP 2007035710 A JP2007035710 A JP 2007035710A JP 2005212943 A JP2005212943 A JP 2005212943A JP 2005212943 A JP2005212943 A JP 2005212943A JP 2007035710 A JP2007035710 A JP 2007035710A
Authority
JP
Japan
Prior art keywords
signal
hole
layer
wiring
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005212943A
Other languages
English (en)
Inventor
Takeshi Tokiwa
豪 常盤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005212943A priority Critical patent/JP2007035710A/ja
Publication of JP2007035710A publication Critical patent/JP2007035710A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 信号スルーホール配線の密集領域においても、信号スルーホール配線と信号線とのインピーダンスの不整合を抑え、かつ、リターンパスのクリアランスホール迂回による信号劣化を抑えることができる多層プリント配線板を提供する。
【解決手段】 複数の信号線2をそれぞれ有する複数の信号層3と、複数の信号層3の各信号線をそれぞれ電気的に接続する複数の信号スルーホール配線4と、複数の信号層3の間に絶縁層5を介して複数の信号スルーホール配線4により貫通されて設けられ、複数のクリアランスホール6が複数の信号スルーホール配線4の貫通部分にそれぞれ位置付けられ、貫通する信号スルーホール配線4に接続された信号線2の配線方向に沿ってそれぞれ長く形成された導体層7とを備える。
【選択図】 図1

Description

本発明は、多層プリント配線板に関する。
多層プリント配線板101は、一般的に、図4及び図5に示すように、複数の信号層102、複数の導体層103、及び複数の絶縁層104等を備えている(特許文献1参照)。信号層102は、高周波信号等の信号が流れる信号線105を有する層である。また、導体層103は、電源に接続される電源層又はグランドに接地されるグランド層(接地層)である。この導体層103は、導体が基板面の略一面に広がる導体ベタ層であり、例えばリファレンスプレーンと呼ばれる。絶縁層104は、信号層102と導体層103との間及び各導体層103の間に設けられている。
さらに、多層プリント配線板101は、複数の信号層102の各信号線105をそれぞれ電気的に接続する複数の信号スルーホール配線106及び複数の導体層103を電気的に接続する導体スルーホール配線107を備えている。また、導体層103には、導体層103と信号スルーホール配線106と間にクリアランス(隙間)を設けることにより、信号スルーホール配線106と同心の真円形のクリアランスホール108が形成されている。これにより、導体層103と信号スルーホール配線106との導通が防止されている。
このような多層プリント配線板101では、上層(図4中)の信号層102の信号線105に接続された電流発生源(図示せず)により発生した信号電流は、上層の信号層102の信号線105から信号スルーホール配線106を通って、下層(図4中)の信号層102の信号線105を通る(信号電流の往路:図4中のP1)。下層の信号層102の信号線105を通った信号電流は、下層の信号層102の信号線105に最も近い導体層103を通り、クリアランスホール108を迂回して導体スルーホール配線107に到達し、さらに、導体スルーホール配線107を通り、上層の信号層102の信号線105に最も近い導体層103を通って電流発生源に戻る(信号電流の復路(リターンパス):図4中のP2)。
ここで、信号スルーホール配線106の簡易等価回路を図6に示す。信号線105を流れる信号の周波数が高い場合には、信号スルーホール配線106において、図6に示すように、信号電流が流れる個所A1(図5参照)はインダクタンスLとして働き、電流が流れない個所A2(図5参照)はスタブと呼ばれ、スタブのキャパシタンスC1として働く。導体層103と信号スルーホール配線106とのクリアランスA3(図5参照)にも、キャパシタンスC2が形成される。このキャパシタンスC2は、クリアランスA3が大きくなるほど小さくなる。
信号スルーホール配線106のインピーダンスは、通常、信号線105のインピーダンスより小さい。このため、信号スルーホール配線106のインピーダンスを大きくし、信号線105と信号スルーホール配線106とのインピーダンスの不整合を抑えるためには、簡易等価回路に直列に入っているインダクタンスLを大きくするか、あるいは、簡易等価回路に並列に入っているキャパシタンスC1,C2を小さくすればよい。ところが、インダクタンスLとスタブのキャパシタンスC1は、多層プリント配線板1の厚さやその層構成によりある程度決定されてしまうため、インダクタンスL及びスタブのキャパシタンスC1を調整することは困難である。そこで、クリアランスホール108を大きくしてキャパシタンスC2を小さくすることにより、信号線105と信号スルーホール配線106とのインピーダンスの不整合を抑えることができる。
一方、多層プリント配線板1では、その多層プリント配線板1上に実装されるLSI(大規模集積回路)の多機能化及び高性能化に伴うLSIの多ピン化によって、信号線105や信号スルーホール配線106の増加及び高密度化が進んでいる。
図4に示すように、複数の信号スルーホール配線106が密集する密集領域では、クリアランスホール108を大きくすると、隣接するクリアランスホール108と結合してしまう。このため、図7に示すように、複数の信号スルーホール配線106は、1つのクリアランスホール108により囲まれることになる。これにより、導体層103と信号スルーホール配線106との間のキャパシタンスC2はある程度小さくなるため、信号スルーホール配線106のインピーダンスは信号線105のインピーダンスに近づく。
特開2001−244633号公報
しかしながら、前述したように1つのクリアランスホール108が複数の信号スルーホール配線106を囲むようにクリアランスホール108を形成した場合には、導体層103と信号スルーホール配線106との間のキャパシタンスC2をある程度小さくすることはできるが、クリアランスホール108を迂回するリターンパスP2の迂回距離が長くなるため、信号電流の往路と復路との間の遅延時間差が大きくなり、信号の伝送品質は劣化してしまう。
本発明は、上記に鑑みてなされたものであり、その目的とするところは、信号スルーホール配線の密集領域においても、信号スルーホール配線と信号線とのインピーダンスの不整合を抑え、かつ、リターンパスのクリアランスホール迂回による信号劣化を抑えることができる多層プリント配線板を提供することである。
本発明の実施の形態に係る特徴は、多層プリント配線板において、複数の信号線をそれぞれ有する複数の信号層と、複数の信号層の各信号線をそれぞれ電気的に接続する複数の信号スルーホール配線と、複数の信号層の間に絶縁層を介して複数の信号スルーホール配線により貫通されて設けられ、複数のクリアランスホールが複数の信号スルーホール配線の貫通部分にそれぞれ位置付けられ、貫通する信号スルーホール配線に接続された信号線の配線方向に沿ってそれぞれ長く形成された導体層とを備えることである。
本発明によれば、信号スルーホール配線の密集領域においても、信号スルーホール配線と信号線とのインピーダンスの不整合を抑え、かつ、リターンパスのクリアランスホール迂回による信号劣化を抑えることができる多層プリント配線板を提供することができる。
(第1の実施の形態)
本発明の第1の実施の形態について図1及び図2を参照して説明する。
図1及び図2に示すように、本発明の第1の実施の形態に係る多層プリント配線板1は、隣接する複数の信号線2をそれぞれ有する複数の信号層3と、それらの信号層3の各信号線2をそれぞれ電気的に接続する複数の信号スルーホール配線4と、各信号層3の間に絶縁層5を介して各信号スルーホール配線4により貫通されて設けられ、複数のクリアランスホール6が各信号スルーホール配線4の貫通部分にそれぞれ位置付けられて、貫通する信号スルーホール配線4に接続された信号線2の配線方向に沿ってそれぞれ長く形成された複数の導体層7と、それらの導体層7を電気的に接続する導体スルーホール配線8とを備えている。
信号層3は、高周波信号等の信号が流れる複数の信号線2、例えば3本の信号線2を有する層である。なお、上層(図1中)の信号層3の信号線2と下層(図1中)の信号層3の信号線2とは平行に設けられている。また、絶縁層5は、信号層3と導体層7との間及び各導体層7の間に設けられている。この絶縁層5は、信号層3と導体層7との間及び各導体層7の間の導通を防止している。また、導体層7は、電源に接続される電源層又はグランドに接地されるグランド層(接地層)である。この導体層7は、導体が基板面の略一面に広がる導体ベタ層である。
信号スルーホール配線4は、各絶縁層5及び各導体層7を貫通して、上層の信号層3の各信号線2と下層の信号層3の各信号線2とをそれぞれ電気的に接続している。この信号スルーホール配線4は、信号層3、絶縁層5及び導体層7の各層に渡って貫通させて設けられた貫通孔(スルーホール)の内壁に導電層を設けることによって形成されている。なお、信号スルーホール配線4としては、ビアホール配線も含まれる。
ここで、各信号スルーホール配線4の間は狭く、各信号スルーホール配線4は密集した状態で設けられている。これにより、信号スルーホール配線4の密集領域が信号層3に形成されている。信号スルーホール配線4の密集領域では、信号スルーホール配線4を中心として真円形のクリアランスホールを設け、このクリアランスホールの直径を隣接するクリアランスホールと結合しないまで大きくしても、導体層7と信号スルーホール配線4とのキャパシタンスC2(図6参照)を十分に小さくすることができず、その結果として、信号線2と信号スルーホール配線4とのインピーダンスの不整合を十分に抑えることができない。
クリアランスホール6は、信号スルーホール配線4を中心とする円形を信号線2の配線方向に長く伸長した楕円形状に形成されている。特に、第1の実施の形態では、クリアランスホール6は、信号スルーホール配線4を中心とする円形を信号線2の配線方向の両方向に同じだけ長く伸長した楕円形状に形成されている。クリアランスホール6は、信号スルーホール配線4と導体層7との導通を防止するためのホールである。
このクリアランスホール6は、導体層7と信号スルーホール配線4との間にクリアランス(隙間)を設けることにより形成されている。このとき、信号線2の配線方向のクリアランスB1(図2参照)は、他の方向のクリアランスに比べて長く設定されている。例えば、信号線2の配線方向のクリアランスB1は、信号スルーホール配線4が並ぶ方向(信号スルーホール配線4が隣接する方向)のクリアランスB2に比べて大きく設定されている(B1>B2)。ここで、クリアランスB2は信号スルーホール配線4の密集度に応じて変更される。このとき、クリアランスB2は、隣接するクリアランスホール6が互いに結合しないようにできるだけ大きく設定される。これにより、導体層7と信号スルーホール配線4とのキャパシタンスC2(図6参照)が小さくなる。
導体スルーホール配線8は、信号層3、絶縁層5及び導体層7の各層に渡って貫通させて設けられた貫通孔(スルーホール)の内壁に導電層を設けることによって形成されている。導体スルーホール配線8としては、電源層を複数設けた場合に各電源層を電気的に接続する電源スルーホール配線やグランド層を複数設けた場合に各グランド層を電気的に接続する接地スルーホール配線等がある。なお、導体スルーホール配線8としては、ビアホール配線も含まれる。
このような構成の多層プリント配線板1では、上層の信号層3の信号線2に接続された電流発生源(図示せず)により発生した信号電流は、上層の信号層3の信号線2から信号スルーホール配線4を通って、下層の信号層3の信号線2を通る(信号電流の往路:図1中のP1)。下層の信号層3の信号線2を通った信号電流は、下層の信号層3の信号線2に最も近い導体層7を通り、クリアランスホール6を迂回して導体スルーホール配線8に到達し、さらに、導体スルーホール配線8を通り、上層の信号層3の信号線2に最も近い導体層7を通って、電流発生源に戻る(信号電流の復路(リターンパス):図1中のP2)。
ここで、リターンパスP2は、信号の周波数が高い場合、信号線2から最も近い所、すなわち信号線2の略真下又は略真上を通ることになる。なお、リターンパスP2が信号線2の略真下又は略真上のどちらかを通るかは、信号層3と導体層7との間の距離により変化し、より信号層3に近い導体層7を通る。
このように第1の実施の形態に係る多層プリント配線板1によれば、信号線2の配線方向に沿って長いクリアランスホール6を設けることによって、信号スルーホール配線4の密集領域においても、信号線2の配線方向のクリアランスB1は他の方向のクリアランス(例えばクリアランスB2)に比べて大きくなり、導体層7と信号スルーホール配線4とのキャパシタンスC2(図6参照)が小さくなるので、信号線2と信号スルーホール配線4とのインピーダンスの不整合を抑えることができる。さらに、リターンパスP2の迂回距離が、複数の信号スルーホール配線4を囲む1つのクリアランスホールを設けた場合に比べて短くなり、信号電流の往路と復路との間の遅延時間差は小さくなるので、リターンパスP2のクリアランスホール6迂回による信号劣化を抑えることができる。
また、クリアランスホール6を楕円形状に形成することによって、例えばクリアランスホール6をひし形等の形状に形成した場合に比べ、信号スルーホール配線4と導体層7とのキャパシタンスC2(図6参照)が小さくなるので、信号線2と信号スルーホール配線4とのインピーダンスの不整合を確実に抑えることができる。
また、導体層7を複数設けた場合、各導体層7を電気的に接続する導体スルーホール配線8を設けることによって、リターンパスP2が信号線2に最も近い導体層7を通り短くなるので、信号電流の往路と復路との間の遅延時間差は小さくなり、リターンパスP2のクリアランスホール6迂回による信号劣化をさらに抑えることができる。
(第2の実施の形態)
本発明の第2の実施の形態について図3を参照して説明する。
本発明の第2の実施の形態は、基本的に第1の実施の形態と同じであり、第2の実施の形態では、第1の実施の形態と異なる部分について説明する。なお、第1の実施の形態で説明した部分と同一部分は同一符号で示し、その説明は省略する。
第2の実施の形態と第1の実施の形態との相違点は、上層の信号層3の信号線2と下層の信号層3の信号線2とが90°の角度で交差する点である。すなわち、上層の信号層3の信号線2の配線方向と下層の信号層3の信号線2の配線方向とは、90°異なっている。
このように第2の実施の形態に係る多層プリント配線板1によれば、上層の信号層3の信号線2と下層の信号層3の信号線2とが交差する場合でも、第1の実施の形態と同様の効果を奏し、さらに、信号線2と信号スルーホール配線4とのインピーダンスの不整合及び信号劣化を防止しつつ、上層の信号層3の信号線2と下層の信号層3の信号線2とを交差させて設けることが可能になるので、信号線2の配線自由度を向上させることができる。
(他の実施の形態)
なお、第1の実施の形態においては、クリアランスホール6を楕円状に形成しているが、これに限るものではなく、例えばひし形状や長方形状に形成するようにしてもよい。また、信号スルーホール配線4を中心とする円形を信号線2の配線方向の両方向に同じだけ長く伸長した楕円形状にクリアランスホール6を形成しているが、これに限るものではなく、例えば、信号スルーホール配線4を中心とする円形を信号線2の配線方向のどちらか一方向に長く伸長した形状にクリアランスホール6を形成するようにしてもよく、また、信号スルーホール配線4を中心とする円形を信号線2の配線方向の両方向にそれぞれ異なる長さで長く伸長した形状にクリアランスホール6を形成するようにしてもよい。
また、第2の実施の形態においては、上層の信号層3の信号線2と下層の信号層3の信号線2とを90°交差させて設けているが、これに限るものではなく、例えば、30°、60°、120°及び150°等の角度で交差させて設けるようにしてもよい。
最後に、本発明は、前述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更し得ることは勿論である。
本発明の第1の実施の形態に係る多層プリント配線板の概略構成を示す斜視図である。 図1に示す多層プリント配線板の概略構成を示す平面図である。 本発明の第2の実施の形態に係る多層プリント配線板の概略構成を示す平面図である。 本発明の先行技術に係る多層プリント配線板の概略構成を示す斜視図である。 図4に示す多層プリント配線板の概略構成を示す断面図である。 図4に示す多層プリント配線板の簡易等価回路を示す回路図である。 図4に示す多層プリント配線板の変形例の概略構成を示す斜視図である。
符号の説明
1…多層プリント配線板、2…信号線、3…信号層、4…信号スルーホール配線、5…絶縁層、6…クリアランスホール、7…導体層、8…導体スルーホール配線

Claims (3)

  1. 複数の信号線をそれぞれ有する複数の信号層と、
    前記複数の信号層の各信号線をそれぞれ電気的に接続する複数の信号スルーホール配線と、
    前記複数の信号層の間に絶縁層を介して前記複数の信号スルーホール配線により貫通されて設けられ、複数のクリアランスホールが前記複数の信号スルーホール配線の貫通部分にそれぞれ位置付けられ、貫通する前記信号スルーホール配線に接続された前記信号線の配線方向に沿ってそれぞれ長く形成された導体層と、
    を備えることを特徴とする多層プリント配線板。
  2. 前記クリアランスホールは楕円形状に形成されていることを特徴とする請求項1記載の多層プリント配線板。
  3. 前記導体層は、絶縁層を介して複数設けられており、
    前記複数の導体層を電気的に接続する導体スルーホール配線を備えることを特徴とする請求項1記載の多層プリント配線板。


JP2005212943A 2005-07-22 2005-07-22 多層プリント配線板 Pending JP2007035710A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005212943A JP2007035710A (ja) 2005-07-22 2005-07-22 多層プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005212943A JP2007035710A (ja) 2005-07-22 2005-07-22 多層プリント配線板

Publications (1)

Publication Number Publication Date
JP2007035710A true JP2007035710A (ja) 2007-02-08

Family

ID=37794638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005212943A Pending JP2007035710A (ja) 2005-07-22 2005-07-22 多層プリント配線板

Country Status (1)

Country Link
JP (1) JP2007035710A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044151A (ja) * 2007-08-07 2009-02-26 Samsung Electro Mech Co Ltd 電磁気バンドギャップ構造物及び印刷回路基板
US8169790B2 (en) 2007-08-07 2012-05-01 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
US8310840B2 (en) 2007-08-07 2012-11-13 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
JP2013175569A (ja) * 2012-02-24 2013-09-05 Hitachi Ltd 配線基板
WO2014115578A1 (ja) * 2013-01-24 2014-07-31 日本電気株式会社 プリント配線基板、電子機器及び配線接続方法
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references
CN104582258A (zh) * 2015-01-06 2015-04-29 广东小天才科技有限公司 薄膜线路板及薄膜线路板的制造方法
JP2017212411A (ja) * 2016-05-27 2017-11-30 京セラ株式会社 印刷配線板

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044151A (ja) * 2007-08-07 2009-02-26 Samsung Electro Mech Co Ltd 電磁気バンドギャップ構造物及び印刷回路基板
US8169790B2 (en) 2007-08-07 2012-05-01 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
US8310840B2 (en) 2007-08-07 2012-11-13 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
JP2013175569A (ja) * 2012-02-24 2013-09-05 Hitachi Ltd 配線基板
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references
WO2014115578A1 (ja) * 2013-01-24 2014-07-31 日本電気株式会社 プリント配線基板、電子機器及び配線接続方法
JP5983780B2 (ja) * 2013-01-24 2016-09-06 日本電気株式会社 プリント配線基板、電子機器及び配線接続方法
US9859603B2 (en) 2013-01-24 2018-01-02 Nec Corporation Printed wiring board, electronic device, and wiring connection method
CN104582258A (zh) * 2015-01-06 2015-04-29 广东小天才科技有限公司 薄膜线路板及薄膜线路板的制造方法
JP2017212411A (ja) * 2016-05-27 2017-11-30 京セラ株式会社 印刷配線板

Similar Documents

Publication Publication Date Title
JP2007035710A (ja) 多層プリント配線板
US7989708B2 (en) Multi-layer wiring board
US7851709B2 (en) Multi-layer circuit board having ground shielding walls
JP2009059873A (ja) プリント配線基板
US20070091581A1 (en) Via stub termination structures and methods for making same
US20070033457A1 (en) Circuit board and method for manufacturing the same
JP4916300B2 (ja) 多層配線基板
KR101136423B1 (ko) 용량성 결합이 감소된 회로기판 어셈블리
JP4848490B2 (ja) 伝送線路及びこれを有する配線基板並びに半導体装置
JP2011192715A (ja) プリント配線基板
JP2004241680A (ja) 多層プリント基板
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
JP2009111132A (ja) 多層配線基板
JPH11233951A (ja) プリント配線板
JP4880360B2 (ja) プリント配線板
JP4371766B2 (ja) プリント配線板
JP2006270026A (ja) 配線構造、プリント配線板、集積回路および電子機器
JP2001244633A (ja) 多層プリント配線板
JP4626339B2 (ja) プリント基板、デジタルアナログ混成回路およびシールドパターン
JP2011091141A (ja) 電子装置
US6734555B2 (en) Integrated circuit package and printed circuit board arrangement
WO2009119849A1 (ja) 複合配線基板
JP5261974B2 (ja) 部品内蔵実装基板
JP6733911B2 (ja) プリント配線基板、電子部品付きプリント配線基板
JP2009010273A (ja) プリント配線板の電源ノイズフィルタ構造