JP2011091141A - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP2011091141A
JP2011091141A JP2009242206A JP2009242206A JP2011091141A JP 2011091141 A JP2011091141 A JP 2011091141A JP 2009242206 A JP2009242206 A JP 2009242206A JP 2009242206 A JP2009242206 A JP 2009242206A JP 2011091141 A JP2011091141 A JP 2011091141A
Authority
JP
Japan
Prior art keywords
conductor layer
electronic device
signal
open end
signal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009242206A
Other languages
English (en)
Inventor
Naoya Tamaoki
尚哉 玉置
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009242206A priority Critical patent/JP2011091141A/ja
Publication of JP2011091141A publication Critical patent/JP2011091141A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】入力信号に対応するリターン電流と、出力信号に対応するリターン電流とが不連続な電子装置では、特に伝送信号が高周波である場合に、伝送特性が劣化してしまう。
【解決手段】2つのリターン電流の経路における不連続点のインピーダンスを低下させるために、1/4波長に対応する長さの開放端スタブを、電子装置の、信号電流の経路とは絶縁された場所に設けることで、良好な信号伝送特性が得られる。
【選択図】図3

Description

本発明は電子装置に係り、特に、リターン電流が発生する電子回路を含む電子装置に係る。
図1は、従来技術による電子装置の図である。第1の配線に信号電流が流れるとき、この第1の配線に隣接する第2の配線には、この信号電流に対応するリターン電流が、この信号電流とは逆向きに流れる。ここで、リターン電流が流れるために十分な電流パスが形成されない場合には、信号電流が流れる第1の配線において良好な信号伝送特性が得られない。
特許文献1(特開2006−261213号公報)には、寄生容量を含めたリターン電流パスを形成することにより、信号伝送特性を改善する方法が開示されている。図1を参照すると、この電子回路は、第一の信号層151と第二の信号層121が第一のビア140により接続されるとともに、電源層110、125および接地層120とを備える。この電子回路では、信号電流153は、第一の信号層151からビア140を介して第二の信号層121に流れる。一方、右側の電源層125を流れるリターン電流155は、ビア140に隣接して設けられたビア130に、ビア130と電源層125の間の寄生容量114を介して流れこみ、さらにビア130と左側の電源層110との間の寄生容量115を介して、左側の電源層110にリターン電流154が流れる。また、接地層120を流れるリターン電流は、接地層120を右から左に流れる。
特開2006−261213号公報
従来技術による電子回路では、リターン電流は寄生容量114、115とビア130を介して流れることになるため、寄生容量114、115が充分大きくなければ伝送特性が劣化してしまう。
以下に、(発明を実施するための形態)で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、(特許請求の範囲)の記載と(発明を実施するための形態)との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、(特許請求の範囲)に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明による電子装置は、第1の信号配線(11)と、第1のビア(30)と、第2の信号配線(21)と、第1の導体層(10)と、第2の導体層(20)と、第2のビア(40)と、開放端スタブ(42)と、グランド接続部(41)とを具備する。ここで、第1の信号配線(11)には、信号電流(51)が流れる。第1のビア(30)は、第1の信号配線(11)に接続されている。第2の信号配線(21)は、第1のビア(30)に接続されている。第1の導体層(10)は、第1の信号配線(11)に隣接して配置されている。第2の導体層(20)は、第2の信号配線(21)に隣接して配置されている。第2のビア(40)は、第1の導体層(10)に接続されている。開放端スタブ(42)は、第2のビア(40)に接続され、かつ、第1または第2の導体層(10、20)と隣接して配置されている。グランド接続部(41)は、第2のビア(40)に接続され、かつ、接地するためのものである。開放端スタブ(42)は、信号電流(51〜53)における1/4波長に対応する長さを具備する。
本発明の電子装置によれば、第1のリターン電流が流れる第1の導体層と、第2のリターン電流が流れる第2の導体層が、絶縁されていながら低インピーダンス化されるので、良好な信号伝送特性が得られる。
図1は、従来技術による電子装置の図である。 図2Aは、本発明の効果を説明する為の、比較例としての電子装置の俯瞰図である。 図2Bは図2Aの線A−A’における断面図である。 図3は、本発明の第1の実施形態による電子装置の構成について説明するための俯瞰図である。 図4は、本発明の第1の実施形態による電子装置の、図3における線B−B’における断面図である。 図5は、本発明の第2の実施形態による電子装置の構成について説明するための俯瞰図である。 図6は、本発明の第2の実施形態による電子装置の、図5における線C−C’における断面図である。 図7は、本発明の第1の実施形態の電子装置における等価回路図である。
添付図面を参照して、本発明による電子装置を実施するための形態を以下に説明する。
(第1の実施形態)
図3は、本発明の第1の実施形態による電子装置の構成について説明するための俯瞰図である。図4は、本発明の第1の実施形態による電子装置の、図3における線B−B’における断面図である。
この電子装置は、多層回路基板であって、第1の導体層10と、第2の導体層20と、第1の信号配線11と、第2の信号配線21と、第1のビア30と、第2のビア40と、グランド接続部41と、開放端スタブ42とを具備する。第1の導体層10は、第1のビア30が貫通するための、第1の孔12を具備する。第2の導体層20は、第1および第2のビア30、40が共通して貫通するための、共通孔24を具備する。開放端スタブ42は、テーパー状で、幅が連続的に変化する開放端43を具備する。なお、第2の導体層20は、開放端スタブ42の長さに対応する十分な長さを具備することが重要である。
なお、第1および第2の導体層10、20の間に、さらなる導体層があっても構わない。また、第1または第2の導体層10、20から見て、第1または第2の信号配線11、21の向こう側に、さらなる導体層があっても構わない。
第1の信号配線11は、第1のビア30における一方の端部に接続されている。第1のビア30における他方の端部は、第2の信号配線21に接続されている。第1の導体層10は、第2のビア40における一方の端部に接続されている。第2のビア40における他方の端部は、グランド接続部41と、開放端スタブ42とに接続されている。グランド接続部41は、図示されないグランドに接続されている。このとき、第1の導体層は接地されている。第2の導体層20は、図示されない電源に接続されている。
なお、第1の信号配線と、第1の導体層と、第2の導体層と、第2の信号配線は、この順番に積層されていて、各層は、図示されない誘電体層などによって絶縁されている。
また、第1のビア30は、第1の導体層10を第1の孔12で貫通しており、第1の導体層10と絶縁されている。同様に、第1のビア30は、第2の導体層20を共通孔24で貫通しており、第2の導体層20と絶縁されている。さらに、第2のビア40も、第2の導体層を共通孔24で貫通しており、第2の導体層20と絶縁されている。
この電子装置において、信号電流51〜53は、第1の信号配線11、第1のビア30および第2の信号配線21をこの順番に流れるものとする。このとき、第2の信号電流53に対応して、第2のリターン電流55が第2の導体層20に形成される。
第2のリターン電流55は、第2の導体層20と、開放端スタブ42との間のカップリング容量を介して、開放端スタブ42に流れる。なお、前述したとおり、第2の導体層20は、開放端スタブ42の長さに対応する十分な長さを有する。すなわち、第2の導体層20と、開放端スタブ42との組み合わせは、マイクロストリップ回路としても動作し得る。
開放端スタブ42に流れたリターン電流は、第2のビア40を通って第1の導体層10に流れる。
第1の導体層10に流れたリターン電流は、第1の信号配線11における第1の信号電流51に対応する第1のリターン電流54として、第1の信号電流51とは反対方向に流れる。このとき、第2のビア40に接続されている開放端スタブの長さが、信号電流の波長の1/4である。したがって、この信号の周波数において、第2のビア40におけるインピーダンスは0となる。
このように、本発明の電子装置によれば、お互いに絶縁されている第1および第2の導体層10、20の間のインピーダンスを低くすることが可能である。また、この結果として、信号における良好な伝達特性が得られる。
なお、開放端スタブ42は、第2のビア40との接続部から離れるにしたがってその幅が連続的に狭くなるテーパー形状を有する。また、開放端スタブ42の先端43は開放端となっており、どこにも接続されていない。
開放端スタブ42の長さは、例えば、第2のビア40の中心から開放端43までが信号波長の1/4とすることで、本実施形態による電子装置の広帯域化が可能である。これは、ビアの太さの分だけ、1/4波長に幅が出来るからである。
(第2の実施形態)
図5は、本発明の第2の実施形態による電子装置の構成について説明するための俯瞰図である。図6は、本実施形態による電子装置の、図5における線C−C’による断面図である。
本実施形態による電子装置は、本発明の第1の実施形態による電子装置に、次の2つの変更を加えたものに等しい。すなわち、第2のビア40が延長されて、第1の導体層を貫通している。また、グランド接続部41が、第2のビア40における、開放端スタブとは反対側の端部に移動している。
本実施形態による電子装置の、その他の構成要素、その他の接続関係、その他の動作説明については、本発明の第1の実施形態と同じであるので、その詳細な説明を省略する。なお、図5および図6は、グランド接続部41を下方に図示するために、図3および図4とは天地が逆に描かれている。
(比較例)
図2Aは、本発明の効果を説明する為の、電子装置図である。図2Bは、図2Aにおける線A−A’における断面図である。
この電子装置は、第1の導体層10と、第2の導体層20と、第1の信号配線11と、第2の信号配線21と、第1のビア30と、第2のビア40と、グランド接続部41とを具備する。第1の導体層10は、第1のビア30が貫通するための、第1の孔12を具備する。第2の導体層20は、第1および第2のビア30、40がそれぞれ貫通するための、第2および第3の孔22、23を具備する。
第1の信号配線11は、第1のビア30における一方の端部に接続されている。第1のビア30における他方の端部は、第2の信号配線21に接続されている。第1の導体層10は、第2のビア40における一方の端部に接続されている。第2のビア40における他方の端部は、グランド接続部41に接続されている。グランド接続部41は、図示されないグランドに接続されている。このとき、第1の導体層は接地されている。第2の導体層20は、図示されない電源に接続されている。
なお、第1の信号配線と、第1の導体層と、第2の導体層と、第2の信号配線は、この順番に積層されていて、各層は、図示されない誘電体層などによって絶縁されている。
また、第1のビア30は、第1の導体層10を第1の孔12で貫通しており、第1の導体層10と絶縁されている。同様に、第1のビア30は、第2の導体層20を第2の孔22で貫通しており、第2の導体層20と絶縁されている。さらに、第2のビア40は、第2の導体層を第3の孔23で貫通しており、第2の導体層20と絶縁されている。
この電子装置において、信号電流51〜53は、第1の信号配線11、第1のビア30および第2の信号配線21をこの順番に流れるものとする。このとき、第1の導体層10には、第1の信号電流51に対応して、第1のリターン電流54が流れる。また、第2の導体層20には、第2の信号電流53に対応して、第2のリターン電流55が流れる。
図2Aおよび図2Bの電子回路では、第1の導体層10と、第2の導体層20とは絶縁されているため、第1および第2のリターン電流54、55は不連続となってしまう。その結果、特に伝送信号が高周波である場合に、電子回路の伝送特性が劣化してしまう。
一方本発明では、第2のビア40には開放端スタブ42が設けられているため、第2のビア40におけるインピーダンスを低く抑えることができる。特に、開放端スタブ42のグランドプレーンは第2の導体層20となるため、実質第2のビア40と第2の導体層20とは、インピーダンスが0の状態になる。すなわち、開放端スタブ42の長さが波長の1/4となる周波数f0のリターン電流にとっては、第2のビア40と第2の導体層20とは短絡しているとみることができる。
つまり、第2のリターン電流55は、共通孔24と第2のビア40との間の寄生容量を介して第2のビア40から第1の導体層10に流れ込む以外に、第2の導体層20から、周波数f0において短絡状態となっている、開放端スタブ42の根元に流れ、第2のビアを介して第1の導体層10に流れ込む。特に後者のリターン電流パスでは第2のビア40と第2の導体層20との間のインピーダンスがほぼ0となるために、共通孔24と第2のビア40との寄生容量を介して流れる場合と比較し著しくリターン電流を増加させることができる。
図7は、本発明の第1の実施形態の電子装置における等価回路図である。言い換えれば、図7は、図3、4の等価回路を示している。第2の導体層20は共通孔24で形成される第2の導体層20と第2のビア40との間の寄生容量を介して第1の導体層10と接続されている。第1の導体層10は第2のビア40と接続され、第2のビア40は開放端スタブ42と接続される。開放端スタブ42は、第2の導体層20がグランドプレーンになっている。従って、開放端スタブ42の長さが1/4波長となる周波数f0において、開放端スタブ42の根元と第2の導体層20は短絡状態となる。つまり、リターン電流は、図7において、左側の第2の導体層20から右の第2の導体層20に流れ、さらに、右の第2の導体層20から開放端スタブ42の根元に流れる。さらに、このリターン電流は第2のビア40を介して第1の導体層に流れ込む。このため、リターン電流を増加させることができるため、信号の伝送特性を大幅に向上させることが可能となる。
10 第1の導体層
11 第1の信号配線
12 孔
20 第2の導体層
21 第2の信号配線
22 孔
23 孔
24 共通孔
30 第1のビア
40 第2のビア
41 グランド接続部
42 開放端スタブ
43 開放端
51 信号電流
52 信号電流
53 信号電流
54 リターン電流
55 リターン電流
110 電源層
114 寄生容量
115 寄生容量
120 接地層
121 信号層
125 電源層
130 ビア
140 ビア
151 信号層
153 信号電流
154 リターン電流
155 リターン電流

Claims (5)

  1. 信号電流が流れる第1の信号配線と、
    前記第1の信号配線に接続された第1のビアと、
    前記第1のビアに接続された第2の信号配線と、
    前記第1の信号配線に隣接して配置された第1の導体層と、
    前記第2の信号配線に隣接して配置された第2の導体層と、
    前記第1の導体層に接続された第2のビアと、
    前記第2のビアに接続され、かつ、前記第1または第2の導体層と隣接して配置された開放端スタブと、
    前記第2のビアに接続され、かつ、接地するためのグランド接続部と
    を具備し、
    前記開放端スタブは、
    前記信号電流における1/4波長に対応する長さ
    を具備する
    電子装置。
  2. 請求項1に記載の電子装置において、
    前記第2の導体層は、
    前記第2のビアが貫通し、かつ、前記第2のビアと絶縁するための第1の孔
    を具備し、
    前記開放端スタブは、
    前記第2のビアとの接続位置から先端にかけて、幅が連続的に細くなるテーパー形状
    を具備する
    電子装置。
  3. 請求項2に記載の電子装置において、
    前記第1のビアは、前記第1の孔を貫通しており、かつ、前記第2の導体層と絶縁されており、
    前記第1の導体層は、
    前記第1のビアが貫通し、かつ、前記第1のビアと絶縁するための第2の孔
    を具備する
    電子装置。
  4. 請求項1〜3のいずれかに記載の電子装置において、
    前記グランド接続部は、
    半田ボール
    を具備する
    電子装置。
  5. 請求項1〜4のいずれかに記載の電子装置において、
    前記開放端スタブと、前記グランド接続部とは、前記第2のビアにおける同一の端部に接続されている
    電子装置。
JP2009242206A 2009-10-21 2009-10-21 電子装置 Withdrawn JP2011091141A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009242206A JP2011091141A (ja) 2009-10-21 2009-10-21 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009242206A JP2011091141A (ja) 2009-10-21 2009-10-21 電子装置

Publications (1)

Publication Number Publication Date
JP2011091141A true JP2011091141A (ja) 2011-05-06

Family

ID=44109147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009242206A Withdrawn JP2011091141A (ja) 2009-10-21 2009-10-21 電子装置

Country Status (1)

Country Link
JP (1) JP2011091141A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references
WO2015068225A1 (ja) * 2013-11-06 2015-05-14 株式会社日立製作所 信号伝送回路及びプリント基板
CN110517713A (zh) * 2018-05-21 2019-11-29 三星电子株式会社 具有封装基体基底的电子设备
CN112867229A (zh) * 2020-12-25 2021-05-28 广州朗国电子科技有限公司 跨分割缺口的信号走线结构及信号阻抗优化方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references
WO2015068225A1 (ja) * 2013-11-06 2015-05-14 株式会社日立製作所 信号伝送回路及びプリント基板
US9836429B2 (en) 2013-11-06 2017-12-05 Hitachi, Ltd. Signal transmission circuit and printed circuit board
CN110517713A (zh) * 2018-05-21 2019-11-29 三星电子株式会社 具有封装基体基底的电子设备
CN112867229A (zh) * 2020-12-25 2021-05-28 广州朗国电子科技有限公司 跨分割缺口的信号走线结构及信号阻抗优化方法

Similar Documents

Publication Publication Date Title
US8199522B2 (en) Printed circuit board
US20060237228A1 (en) Printed circuit board having reduced parasitic capacitance pad
CN107735901B (zh) 具有对称布置的冷却体的功率合成器以及功率合成器装置
US7851709B2 (en) Multi-layer circuit board having ground shielding walls
JP2008153542A (ja) 多層配線基板
JP2007035710A (ja) 多層プリント配線板
JP2011091141A (ja) 電子装置
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
JP2009111132A (ja) 多層配線基板
JP2010200234A (ja) 基板、基板の接続方式および基板の接続方法
US20080042775A1 (en) Design for transmission line on over split plane structure
JP5051836B2 (ja) 半導体装置およびその設計方法
JP5921207B2 (ja) プリント基板およびプリント基板装置
JP2010093018A (ja) 配線基板
JP5740107B2 (ja) 信号伝送回路及び多層基板
JP2001244633A (ja) 多層プリント配線板
JP2006100797A (ja) 伝送線路
JP2011216957A (ja) 高周波回路基板
JP2010098162A (ja) プリント配線基板および設計支援システム
JP5261974B2 (ja) 部品内蔵実装基板
WO2013125362A1 (ja) 高周波スイッチモジュール
JP2009010273A (ja) プリント配線板の電源ノイズフィルタ構造
JP2006245081A (ja) プリント基板、デジタルアナログ混成回路およびシールドパターン
JP4380553B2 (ja) 高出力増幅回路
JP2001320170A (ja) 多層基板モジュール

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20130108