JP2001320170A - 多層基板モジュール - Google Patents

多層基板モジュール

Info

Publication number
JP2001320170A
JP2001320170A JP2000137599A JP2000137599A JP2001320170A JP 2001320170 A JP2001320170 A JP 2001320170A JP 2000137599 A JP2000137599 A JP 2000137599A JP 2000137599 A JP2000137599 A JP 2000137599A JP 2001320170 A JP2001320170 A JP 2001320170A
Authority
JP
Japan
Prior art keywords
ground
amplifier
layer
matching circuit
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000137599A
Other languages
English (en)
Other versions
JP3983456B2 (ja
Inventor
Kenichi Maeda
憲一 前田
Masayoshi Ono
政好 小野
Kenji Suematsu
憲治 末松
Sunao Takagi
直 高木
Kenji Ito
健治 伊東
Takatoshi Katsura
隆俊 桂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000137599A priority Critical patent/JP3983456B2/ja
Publication of JP2001320170A publication Critical patent/JP2001320170A/ja
Application granted granted Critical
Publication of JP3983456B2 publication Critical patent/JP3983456B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Waveguides (AREA)
  • Microwave Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 従来の多層基板モジュールでは、アンプおよ
び整合回路のグランド用スルーホールが共通に接続され
る共通グランド層と接地面との間でインダクタンス成分
が生じて、回路が発振する可能性があるという課題があ
った。 【解決手段】 多層基板モジュールにおいて、多層基板
1と、多層基板1の表面に設けられるアンプを備えた半
導体基板4および整合回路5,6と、接地面11と、ア
ンプのグランド用導線と接地面11とを接続するグラン
ド用スルーホール13と、整合回路毎に形成されて当該
整合回路のグランド用導線と接地面11とをそれぞれ接
続するグランド用スルーホール12,14とを備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、高周波アンプを
搭載する多層基板モジュールに関するものである。
【0002】
【従来の技術】図12は、例えばIEEE 1996 Microwave
and Millimeter-Wave Monolithic Circuits Symposium
Digest pp.13-16 に示された従来の多層基板モジュール
を示す模式的な斜視図である。また、図13は、図12
のA−B線に沿って見た断面図である。図において、1
01は多層基板、102は高周波信号入力端子、103
は高周波信号出力端子、104はアンプを有する半導体
基板、105は入力側整合回路、106は出力側整合回
路、107はワイヤ、108はアンプの入力端子、10
9はアンプのグランド端子、110はアンプの出力端
子、111は共通グランド層、112は共通グランド層
111のグランド用スルーホール、113は入力側整合
回路105のグランド用スルーホール、114はアンプ
のグランド用スルーホール、115は出力側整合回路1
06のグランド用スルーホールである。
【0003】次に動作について説明する。高周波信号入
力端子102に入力した信号は、入力側整合回路105
においてインピーダンス変換されてアンプの入力端子1
08に入力される。そして、アンプを有する半導体基板
104において増幅された信号は、アンプの出力端子1
10から出力され、その後出力側整合回路106におい
てインピーダンス変換されて高周波信号出力端子103
から出力される。
【0004】ここで、図12に示されるような共通グラ
ンド層111を設けることで、入力側整合回路105の
グランド用スルーホール113、アンプのグランド用ス
ルーホール114、および出力側整合回路106のグラ
ンド用スルーホール115を共通に接続してグランドを
ひとまとめにすることにより、モジュール内構造を簡略
化することができて配線の引き回しが容易となる。
【0005】
【発明が解決しようとする課題】従来の多層基板モジュ
ールは以上のように構成されているので、共通グランド
層111において、入力側整合回路のグランド用スルー
ホール113、アンプのグランド用スルーホール11
4、および出力側整合回路のグランド用スルーホール1
15が共通に接続される。また、共通グランド層111
はグランド用スルーホール112を介して多層基板モジ
ュール裏面の金属層に接続され、グランド用スルーホー
ル112においてはインダクタンス成分が発生する。し
たがって、このインダクタンス成分により、共通グラン
ド層111は高周波について理想的なグランド層とはな
らなくなり、この共通グランド層111を介しての帰還
が生じて、アンプを有する半導体基板104が発振する
可能性があるという課題があった。
【0006】この発明は上記のような課題を解決するた
めになされたもので、安定に動作するアンプを搭載した
多層基板モジュールを得ることを目的とする。
【0007】
【課題を解決するための手段】この発明に係る多層基板
モジュールは、多層基板と、多層基板の表面に設けられ
るアンプを備えた半導体基板および1または複数の整合
回路と、多層基板の裏面に金属層で形成された接地面
と、アンプから延びるグランド用導線と接地面とを接続
するグランド用スルーホールと、1または複数の整合回
路毎に形成されて、当該整合回路から延びるグランド用
導線と接地面とをそれぞれ接続するグランド用スルーホ
ールとを備えるようにしたものである。
【0008】この発明に係る多層基板モジュールは、多
層基板と、多層基板の表面に設けられるアンプを備えた
半導体基板および1または複数の整合回路と、多層基板
の裏面に金属層で形成された接地面と、多層基板の内部
に設けられた共通グランド層と、1または複数の整合回
路毎に形成されて、当該整合回路から延びるグランド用
導線と前記共通グランド層とをそれぞれ接続するグラン
ド用スルーホールと、共通グランド層と接地面とを接続
するグランド用スルーホールと、アンプから延びるグラ
ンド用導線と接地面とを直接的に接続するグランド用ス
ルーホールとを備えるようにしたものである。
【0009】この発明に係る多層基板モジュールは、多
層基板と、多層基板の表面に設けられるアンプを備えた
半導体基板および1または複数の整合回路と、多層基板
の裏面に金属層で形成された接地面と、多層基板の内部
に設けられたアンプ用グランド層と、アンプ用グランド
層に対して非接触に多層基板の内部に設けられた共通グ
ランド層と、アンプから延びるグランド用導線とアンプ
用グランド層とを接続するグランド用スルーホールと、
アンプ用グランド層と接地面とを接続する複数のグラン
ド用スルーホールと、1または複数の整合回路毎に形成
されて、当該整合回路から延びるグランド用導線と共通
グランド層とをそれぞれ接続するグランド用スルーホー
ルと、共通グランド層と接地面とを接続するグランド用
スルーホールとを備えるようにしたものである。
【0010】この発明に係る多層基板モジュールは、多
層基板内においてアンプ用グランド層と共通グランド層
とを同一層上に配置するようにしたものである。
【0011】この発明に係る多層基板モジュールは、多
層基板と、多層基板の表面に設けられるアンプを有する
半導体基板および1または複数の整合回路と、多層基板
の裏面に金属層で形成された接地面と、多層基板の内部
に設けられたアンプ用グランド層と、多層基板の内部に
1または複数の整合回路毎に設けられて、アンプ用グラ
ンド層に対して非接触であるとともに相互にも非接触に
配置される整合回路用グランド層と、アンプから延びる
グランド用導線とアンプ用グランド層とを接続するグラ
ンド用スルーホールと、アンプ用グランド層と接地面と
を接続する複数のグランド用スルーホールと、1または
複数の整合回路毎に形成されて、当該整合回路から延び
るグランド用導線と対応する整合回路用グランド層とを
それぞれ接続するグランド用スルーホールと、整合回路
用グランド層毎に、整合回路用グランド層と接地面とを
接続する複数のグランド用スルーホールとを備えるよう
にしたものである。
【0012】この発明に係る多層基板モジュールは、多
層基板内において、アンプ用グランド層と1または複数
の整合回路用グランド層とを同一層上に配置するように
したものである。
【0013】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態1.図1は、この発明の実施の形態1による
多層基板モジュールの構成を示す斜視図である。図にお
いて、1は多層基板、2は高周波信号入力端子、3は高
周波信号出力端子、4はアンプを有する半導体基板、5
は入力側整合回路(整合回路)、6は出力側整合回路
(整合回路)、7はワイヤ、8はアンプの入力端子、9
はアンプのグランド端子、10はアンプの出力端子、1
1は多層基板1の裏面に金属層で形成された接地面、1
2は入力側整合回路5から延びるグランド用導線と接地
面11とを接続するグランド用スルーホール、13はア
ンプのグランド端子9から延びる導線と接地面11とを
接続するグランド用スルーホール、14は出力側整合回
路6から延びるグランド用導線と接地面11とを接続す
るグランド用スルーホールである。
【0014】次に動作について説明する。高周波信号入
力端子2に入力した信号は、入力側整合回路5において
インピーダンス変換されてアンプの入力端子8に入力さ
れる。そして、アンプを有する半導体基板4において増
幅された信号は、アンプの出力端子10から出力され、
その後出力側整合回路6においてインピーダンス変換さ
れて高周波信号出力端子3から出力される。
【0015】以上のように、この実施の形態1によれ
ば、入力側整合回路5から延びるグランド用導線と接地
面11とを接続するグランド用スルーホール12と、ア
ンプのグランド端子9から延びる導線と接地面11とを
接続するグランド用スルーホール13と、出力側整合回
路6から延びるグランド用導線と接地面11とを接続す
るグランド用スルーホール14とを備えるように構成し
たので、入力側整合回路5、アンプを有する半導体基板
4および出力側整合回路6にそれぞれ接続されるグラン
ド用スルーホール12、グランド用スルーホール13お
よびグランド用スルーホール14がそれぞれ独立に多層
基板1裏面に形成された接地面11に対して直接的に接
続されるから、帰還による発振を防止することができて
アンプの安定的動作を確保することができるという効果
を奏する。
【0016】なお、多層基板1において、入力側整合回
路5と出力側整合回路6とを必ずしも共に設ける必要は
なく、いずれか一方の整合回路のみを設ける構成とする
ことも可能である。また、アンプから延びるグランド用
導線、入力側整合回路5から延びるグランド用導線およ
び出力側整合回路6から延びるグランド用導線にそれぞ
れ接続されるグランド用スルーホール13,12,14
の数は1つに限定されるものではなく、各導線に対して
それぞれ複数のグランド用スルーホールを接続する構成
とすることも可能である。
【0017】実施の形態2.図2は、この発明の実施の
形態2による多層基板モジュールの構成を示す斜視図で
ある。また、図3は、図2のA−B線に沿って見た断面
図である。図2および図3において、図1と同一符号は
同一または相当部分を示すのでその説明を省略する。2
1は多層基板1の内部に設けられた共通グランド層、2
2は入力側整合回路5から延びるグランド用導線と共通
グランド層21とを接続するグランド用スルーホール、
23は出力側整合回路6から延びるグランド用導線と共
通グランド層21とを接続するグランド用スルーホー
ル、24はそれぞれ共通グランド層21と接地面11と
を接続するグランド用スルーホール、25はアンプのグ
ランド端子9から延びる導線と接地面11とを接続する
グランド用スルーホールである。
【0018】次に動作について説明する。高周波信号入
力端子2から高周波信号出力端子3への信号伝達に係る
動作は実施の形態1と同様であるので、その説明を省略
する。上記の構成に係る説明から明らかなように、共通
グランド層21において、入力側整合回路5のグランド
用スルーホール22と出力側整合回路6のグランド用ス
ルーホール23とは共通に接続される。また、共通グラ
ンド層21はグランド用スルーホール24を介して接地
面11に接続され、グランド用スルーホール24におい
てインダクタンス成分が発生する。したがって、このイ
ンダクタンス成分により共通グランド層21は高周波に
ついて理想的なグランド層とはならなくなるが、入力側
整合回路5のグランド用スルーホール22と出力側整合
回路6のグランド用スルーホール23との間の帰還は負
帰還であるために発振することはない。
【0019】以上のように、この実施の形態2によれ
ば、共通グランド層21と、入力側整合回路5から延び
るグランド用導線と共通グランド層21とを接続するグ
ランド用スルーホール22と、出力側整合回路6から延
びるグランド用導線と共通グランド層21とを接続する
グランド用スルーホール23と、共通グランド層21と
接地面11とを接続する複数のグランド用スルーホール
24と、アンプのグランド端子9から延びる導線と接地
面11とを直接的に接続するグランド用スルーホール2
5とを備えるように構成したので、グランド用スルーホ
ール22とグランド用スルーホール23との間では負帰
還が生じ、またアンプを有する半導体基板4に接続され
るグランド用スルーホール25は入力側整合回路5およ
び出力側整合回路6に接続されるグランド用スルーホー
ルに対して独立に接地面11に接続されるから、帰還に
よる発振を防止することができてアンプの安定的動作を
確保することができるという効果を奏する。
【0020】なお、多層基板1において、入力側整合回
路5と出力側整合回路6とを必ずしも共に設ける必要は
なく、いずれか一方の整合回路のみを設ける構成とする
ことも可能である。また、アンプから延びるグランド用
導線、入力側整合回路5から延びるグランド用導線およ
び出力側整合回路6から延びるグランド用導線にそれぞ
れ接続されるグランド用スルーホール25,22,23
の数は1つに限定されるものではなく、各導線に対して
それぞれ複数のグランド用スルーホールを接続する構成
とすることも可能である。
【0021】実施の形態3.図4は、この発明の実施の
形態3による多層基板モジュールの構成を示す斜視図で
ある。また、図5は、図4のA−B線に沿って見た断面
図である。図4および図5において、図1と同一符号は
同一または相当部分を示すのでその説明を省略する。3
1は多層基板1の内部に設けられたアンプ用グランド
層、32はアンプ用グランド層31に対して非接触に多
層基板1の内部に設けられた共通グランド層、33はア
ンプのグランド端子9から延びる導線とアンプ用グラン
ド層31とを接続するグランド用スルーホール、34は
それぞれアンプ用グランド層31と接地面11とを接続
するグランド用スルーホール、35は入力側整合回路5
から延びるグランド用導線と共通グランド層32とを接
続するグランド用スルーホール、36は出力側整合回路
6から延びるグランド用導線と共通グランド層32とを
接続するグランド用スルーホール、37はそれぞれグラ
ンド層32と接地面11とを接続する共通グランド用ス
ルーホールである。
【0022】次に動作について説明する。高周波信号入
力端子2から高周波信号出力端子3への信号伝達に係る
動作は実施の形態1と同様であるのでその説明を省略す
る。また、入力側整合回路5のグランド用スルーホール
35と出力側整合回路6のグランド用スルーホール36
との間に負帰還が生じるのは実施の形態2と同様であ
る。一方、上記の構成に係る説明から明らかなように、
アンプのグランド端子9から延びる導線に接続するグラ
ンド用スルーホール33は、共通グランド層32とは非
接触に設けられたアンプ用グランド層31に接続され
る。また、アンプ用グランド層31は複数のグランド用
スルーホール34を介して接地面11に接続され、グラ
ンド用スルーホール34においてインダクタンス成分が
発生する。しかし、グランド用スルーホール34は並列
に複数設けられているので、アンプ用グランド層31と
接地面11との間のインダクタンス成分が低減され、ひ
いてはアンプに接続されるグランド用スルーホール全体
に係るインダクタンス成分が低減される。なお、アンプ
用グランド層31を多層基板1内において上方の層に形
成するほど、アンプ用グランド層31と接地面11との
間のインダクタンス成分をより低減することができる。
【0023】以上のように、この実施の形態3によれ
ば、アンプ用グランド層31と、共通グランド層32
と、アンプのグランド端子9から延びる導線とアンプ用
グランド層31とを接続するグランド用スルーホール3
3と、アンプ用グランド層31と接地面11とを接続す
る複数のグランド用スルーホール34と、入力側整合回
路5から延びるグランド用導線と共通グランド層32と
を接続するグランド用スルーホール35と、出力側整合
回路6から延びるグランド用導線と共通グランド層32
とを接続するグランド用スルーホール36と、共通グラ
ンド層32と接地面11とを接続する複数のグランド用
スルーホール37とを備えるように構成したので、グラ
ンド用スルーホール35とグランド用スルーホール36
との間では負帰還が生じ、またアンプを有する半導体基
板4に接続されるグランド用スルーホール33,34は
入力側整合回路5および出力側整合回路6に接続される
グランド用スルーホールに対して独立に接地面11に接
続されて帰還による発振を防止することができ、さらに
アンプに接続されるグランド用スルーホール全体に係る
インダクタンス成分を低減することができてアンプの特
性の安定化を図れるから、アンプの安定的動作を確保す
ることができるという効果を奏する。
【0024】なお、多層基板1において、入力側整合回
路5と出力側整合回路6とを必ずしも共に設ける必要は
なく、いずれか一方の整合回路のみを設ける構成とする
ことも可能である。また、アンプから延びるグランド用
導線、入力側整合回路5から延びるグランド用導線およ
び出力側整合回路6から延びるグランド用導線にそれぞ
れ接続されるグランド用スルーホール33,35,36
の数は1つに限定されるものではなく、各導線に対して
それぞれ複数のグランド用スルーホールを接続する構成
とすることも可能である。
【0025】実施の形態4.図6は、この発明の実施の
形態4による多層基板モジュールの構成を示す斜視図で
ある。また、図7は、図6のA−B線に沿って見た断面
図である。図6および図7において図4および図5と同
一符号は同一または相当部分を示すのでその説明を省略
する。これらの図から明らかなように、実施の形態4に
よる多層基板モジュールは、実施の形態3による多層基
板モジュールと基本的には同じ構造を有しており、アン
プ用グランド層31と共通グランド層32とが同一層上
に配置されている点でのみ実施の形態3と相違してい
る。なお、動作についても、実施の形態3による多層基
板モジュールと同様であるのでその説明を省略する。
【0026】以上のように、この実施の形態4によれ
ば、実施の形態3と同等の効果が得られるとともに、ア
ンプ用グランド層31と共通グランド層32とを同一層
上に配置するように構成したので、多層基板1の層数を
低減することができるという効果を奏する。
【0027】実施の形態5.図8は、この発明の実施の
形態5による多層基板モジュールの構成を示す斜視図で
ある。また、図9は、図8のA−B線に沿って見た断面
図である。図8および図9において、図1と同一符号は
同一または相当部分を示すのでその説明を省略する。4
1は多層基板1の内部に設けられたアンプ用グランド
層、42はアンプ用グランド層41に対して非接触に多
層基板1の内部に設けられた入力側整合回路用グランド
層(整合回路用グランド層)、43はアンプ用グランド
層41および入力側整合回路用グランド層42に対して
非接触に多層基板1の内部に設けられた出力側整合回路
用グランド層(整合回路用グランド層)、44はアンプ
のグランド端子9から延びる導線とアンプ用グランド層
41とを接続するグランド用スルーホール、45はそれ
ぞれアンプ用グランド層41と接地面11とを接続する
グランド用スルーホール、46は入力側整合回路5から
延びるグランド用導線と入力側整合回路用グランド層4
2とを接続するグランド用スルーホール、47はそれぞ
れ入力側整合回路用グランド層42と接地面11とを接
続するグランド用スルーホール、48は出力側整合回路
6から延びるグランド用導線と出力側整合回路用グラン
ド層43とを接続するグランド用スルーホール、49は
それぞれ出力側整合回路用グランド層43と接地面11
とを接続するグランド用スルーホールである。
【0028】次に動作について説明する。高周波信号入
力端子2から高周波信号出力端子3への信号伝達に係る
動作は実施の形態1と同様であるのでその説明を省略す
る。一方、上記の構成に係る説明から明らかなように、
アンプのグランド端子9から延びる導線、入力側整合回
路5から延びるグランド用導線、および出力側整合回路
6から延びるグランド用導線は、それぞれ対応するグラ
ンド用スルーホール44、46および48を介して、多
層基板1内に互いに非接触に形成されたグランド層4
1、42および43にそれぞれ接続される。また、各グ
ランド層41、42および43はそれぞれ複数のグラン
ド用スルーホール45、47および49を介して接地面
11に接続される。したがって、アンプ、入力側整合回
路5および出力側整合回路6にそれぞれ接続されるグラ
ンド用スルーホール全体に係るインダクタンス成分は低
減される。なお、グランド層を上方に形成するほど当該
グランド層に接続されるスルーホール全体に係るインダ
クタンス成分は低減されるので、インダクタンス成分の
低減がより必要な回路に係るグランド層を優先的に多層
基板モジュール上部に形成するのが好適である。
【0029】以上のように、この実施の形態5によれ
ば、多層基板1の内部に互いに非接触に設けられたアン
プ用グランド層41、入力側整合回路用グランド層42
および出力側整合回路用グランド層43と、アンプのグ
ランド端子9から延びる導線、入力側整合回路5から延
びるグランド用導線および出力側整合回路6から延びる
グランド用導線とそれぞれに対応するグランド層41、
42および43とを接続するグランド用スルーホール4
4、46および48と、各グランド層41、42および
43と接地面11とをそれぞれ接続する複数のグランド
用スルーホール45、47および49とを備えるように
構成したので、アンプ、入力側整合回路5および出力側
整合回路6にそれぞれ接続されるグランド用スルーホー
ルを互いに独立に接地面11に接続することができて帰
還による発振を防止することができるとともに、またア
ンプ、入力側整合回路5および出力側整合回路6にそれ
ぞれ接続されるグランド用スルーホール全体に係るイン
ダクタンス成分を低減してアンプ、入力側整合回路5お
よび出力側整合回路6の特性の安定化を図れるから、ア
ンプの安定的動作を確保することができるという効果を
奏する。
【0030】なお、多層基板1において、入力側整合回
路5と出力側整合回路6とを必ずしも共に設ける必要は
なく、いずれか一方の整合回路のみを設ける構成とする
ことも可能である。また、アンプから延びるグランド用
導線、入力側整合回路5から延びるグランド用導線およ
び出力側整合回路6から延びるグランド用導線にそれぞ
れ接続されるグランド用スルーホール44,46,48
の数は1つに限定されるものではなく、各導線に対して
それぞれ複数のグランド用スルーホールを接続する構成
とすることも可能である。
【0031】実施の形態6.図10は、この発明の実施
の形態6による多層基板モジュールの構成を示す斜視図
である。また、図11は、図10のA−B線に沿って見
た断面図である。図10および図11において、図8お
よび図9と同一符号は同一または相当部分を示すのでそ
の説明を省略する。これらの図から明らかなように、実
施の形態6による多層基板モジュールは、実施の形態5
による多層基板モジュールと基本的には同じ構造を有し
ており、アンプ用グランド層41、入力側整合回路用グ
ランド層42および出力側整合回路用グランド層43が
同一層上に配置されている点でのみ実施の形態5と相違
している。なお、動作についても、実施の形態5による
多層基板モジュールと同様であるのでその説明を省略す
る。
【0032】以上のように、この実施の形態6によれ
ば、実施の形態5と同等の効果が得られるとともに、ア
ンプ用グランド層41、入力側整合回路用グランド層4
2および出力側整合回路用グランド層43を同一層上に
配置するように構成したので、多層基板1の層数を低減
することができるという効果を奏する。
【0033】
【発明の効果】以上のように、この発明によれば、多層
基板と、多層基板の表面に設けられるアンプを備えた半
導体基板および1または複数の整合回路と、多層基板の
裏面に金属層で形成された接地面と、アンプから延びる
グランド用導線と接地面とを接続するグランド用スルー
ホールと、1または複数の整合回路毎に形成されて、当
該整合回路から延びるグランド用導線と接地面とをそれ
ぞれ接続するグランド用スルーホールとを備えるように
構成したので、アンプを備えた半導体基板および1また
は複数の整合回路にそれぞれ接続されるグランド用スル
ーホールを互いに独立に接地面に対して接続するから、
帰還による発振を防止することができてアンプの安定的
動作を確保することができるという効果を奏する。
【0034】この発明によれば、多層基板と、多層基板
の表面に設けられるアンプを備えた半導体基板および1
または複数の整合回路と、多層基板の裏面に金属層で形
成された接地面と、多層基板の内部に設けられた共通グ
ランド層と、1または複数の整合回路毎に形成されて、
当該整合回路から延びるグランド用導線と共通グランド
層とをそれぞれ接続するグランド用スルーホールと、共
通グランド層と接地面とを接続するグランド用スルーホ
ールと、アンプから延びるグランド用導線と接地面とを
直接的に接続するグランド用スルーホールとを備えるよ
うに構成したので、整合回路に接続されたグランド用ス
ルーホール間では共通グランド層を介して負帰還が生じ
るとともに、アンプを備えた半導体基板に接続されるグ
ランド用スルーホールを独立して直接的に接地面に接続
して帰還による発振を防止することができるから、アン
プの安定的動作を確保することができるという効果を奏
する。
【0035】この発明によれば、多層基板と、多層基板
の表面に設けられるアンプを備えた半導体基板および1
または複数の整合回路と、多層基板の裏面に金属層で形
成された接地面と、多層基板の内部に設けられたアンプ
用グランド層と、アンプ用グランド層に対して非接触に
多層基板の内部に設けられた共通グランド層と、アンプ
から延びるグランド用導線とアンプ用グランド層とを接
続するグランド用スルーホールと、アンプ用グランド層
と接地面とを接続する複数のグランド用スルーホール
と、1または複数の整合回路毎に形成されて、当該整合
回路から延びるグランド用導線と共通グランド層とをそ
れぞれ接続するグランド用スルーホールと、共通グラン
ド層と接地面とを接続するグランド用スルーホールとを
備えるように構成したので、整合回路に接続されたグラ
ンド用スルーホール間では共通グランド層を介して負帰
還が生じ、アンプを備えた半導体基板に接続されるグラ
ンド用スルーホールを整合回路に接続されるグランド用
スルーホールに対して独立に接地面に接続して帰還によ
る発振を防止することができ、さらにアンプに接続され
るグランド用スルーホール全体に係るインダクタンス成
分を低減してアンプの特性の安定化を図れるから、アン
プの安定的動作を確保することができるという効果を奏
する。
【0036】この発明によれば、多層基板内においてア
ンプ用グランド層と共通グランド層とを同一層上に配置
するように構成したので、多層基板の層数を低減するこ
とができるという効果を奏する。
【0037】この発明によれば、多層基板と、多層基板
の表面に設けられるアンプを備えた半導体基板および1
または複数の整合回路と、多層基板の裏面に金属層で形
成された接地面と、多層基板の内部に設けられたアンプ
用グランド層と、多層基板の内部に1または複数の整合
回路毎に設けられて、アンプ用グランド層に対して非接
触であるとともに相互にも非接触に配置される整合回路
用グランド層と、アンプから延びるグランド用導線とア
ンプ用グランド層とを接続するグランド用スルーホール
と、アンプ用グランド層と接地面とを接続する複数のグ
ランド用スルーホールと、1または複数の整合回路毎に
形成されて、当該整合回路から延びるグランド用導線と
対応する整合回路用グランド層とをそれぞれ接続するグ
ランド用スルーホールと、整合回路用グランド層毎に、
整合回路用グランド層と接地面とを接続する複数のグラ
ンド用スルーホールとを備えるように構成したので、ア
ンプおよび1または複数の整合回路にそれぞれ接続され
るグランド用スルーホールを互いに独立に接地面に接続
することができて帰還による発振を防止することがで
き、またアンプおよび1または複数の整合回路にそれぞ
れ接続されるグランド用スルーホール全体に係るインダ
クタンス成分を低減してアンプおよび1または複数の整
合回路の特性の安定化を図れるから、アンプの安定的動
作を確保することができるという効果を奏する。
【0038】この発明によれば、多層基板内において、
アンプ用グランド層と1または複数の整合回路用グラン
ド層とを同一層上に配置するように構成したので、多層
基板の層数を低減することができるという効果を奏す
る。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による多層基板モジ
ュールの構成を示す斜視図である。
【図2】 この発明の実施の形態2による多層基板モジ
ュールの構成を示す斜視図である。
【図3】 図2のA−B線に沿って見た断面図である。
【図4】 この発明の実施の形態3による多層基板モジ
ュールの構成を示す斜視図である。
【図5】 図4のA−B線に沿って見た断面図である。
【図6】 この発明の実施の形態4による多層基板モジ
ュールの構成を示す斜視図である。
【図7】 図6のA−B線に沿って見た断面図である。
【図8】 この発明の実施の形態5による多層基板モジ
ュールの構成を示す斜視図である。
【図9】 図8のA−B線に沿って見た断面図である。
【図10】 この発明の実施の形態6による多層基板モ
ジュールの構成を示す斜視図である。
【図11】 図10のA−B線に沿って見た断面図であ
る。
【図12】 従来の多層基板モジュールの構成を示す斜
視図である。
【図13】 図12のA−B線に沿って見た断面図であ
る。
【符号の説明】
1 多層基板、2 高周波信号入力端子、3 高周波信
号出力端子、4 アンプを有する半導体基板、5 入力
側整合回路(整合回路)、6 出力側整合回路(整合回
路)、7 ワイヤ、8 アンプの入力端子、9 アンプ
のグランド端子、10 アンプの出力端子、11 接地
面、12,13,14,22,23,24,25,3
3,34,35,36,37,44,45,46,4
7,48,49 グランド用スルーホール、21,32
共通グランド層、31,41 アンプ用グランド層、
42 入力側整合回路用グランド層(整合回路用グラン
ド層)、43 出力側整合回路用グランド層(整合回路
用グランド層)。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 末松 憲治 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 高木 直 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 伊東 健治 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 桂 隆俊 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 Fターム(参考) 5E317 AA21 AA24 CD27 GG11 5E346 AA41 BB04 FF45 HH02 HH06 5J014 CA00 5J067 AA04 AA41 CA54 FA16 HA01 KA29 KA59 KA66 KA68 KS11 LS12 QA04 QS05 QS11

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 多層基板と、 該多層基板の表面に設けられる、アンプを有する半導体
    基板および1または複数の整合回路と、 前記多層基板の裏面に金属層で形成された接地面と、 前記アンプから延びるグランド用導線と前記接地面とを
    接続するグランド用スルーホールと、 前記1または複数の整合回路毎に形成されて、該整合回
    路から延びるグランド用導線と前記接地面とをそれぞれ
    接続するグランド用スルーホールとを備えることを特徴
    とする多層基板モジュール。
  2. 【請求項2】 多層基板と、 該多層基板の表面に設けられる、アンプを有する半導体
    基板および1または複数の整合回路と、 前記多層基板の裏面に金属層で形成された接地面と、 前記多層基板の内部に設けられた共通グランド層と、 前記1または複数の整合回路毎に形成されて、該整合回
    路から延びるグランド用導線と前記共通グランド層とを
    それぞれ接続するグランド用スルーホールと、 前記共通グランド層と前記接地面とを接続するグランド
    用スルーホールと、 前記アンプから延びるグランド用導線と前記接地面とを
    直接的に接続するグランド用スルーホールとを備えるこ
    とを特徴とする多層基板モジュール。
  3. 【請求項3】 多層基板と、 該多層基板の表面に設けられる、アンプを有する半導体
    基板および1または複数の整合回路と、 前記多層基板の裏面に金属層で形成された接地面と、 前記多層基板の内部に設けられたアンプ用グランド層
    と、 該アンプ用グランド層に対して非接触に前記多層基板の
    内部に設けられた共通グランド層と、 前記アンプから延びるグランド用導線と前記アンプ用グ
    ランド層とを接続するグランド用スルーホールと、 前記アンプ用グランド層と前記接地面とを接続する複数
    のグランド用スルーホールと、 前記1または複数の整合回路毎に形成されて、該整合回
    路から延びるグランド用導線と前記共通グランド層とを
    それぞれ接続するグランド用スルーホールと、 前記共通グランド層と前記接地面とを接続するグランド
    用スルーホールとを備えることを特徴とする多層基板モ
    ジュール。
  4. 【請求項4】 多層基板内においてアンプ用グランド層
    と共通グランド層とを同一層上に配置することを特徴と
    する請求項3記載の多層基板モジュール。
  5. 【請求項5】 多層基板と、 該多層基板の表面に設けられる、アンプを有する半導体
    基板および1または複数の整合回路と、 前記多層基板の裏面に金属層で形成された接地面と、 前記多層基板の内部に設けられたアンプ用グランド層
    と、 前記多層基板の内部に、1または複数の整合回路毎に設
    けられて、前記アンプ用グランド層に対して非接触であ
    るとともに、相互にも非接触に配置される整合回路用グ
    ランド層と、 前記アンプから延びるグランド用導線と前記アンプ用グ
    ランド層とを接続するグランド用スルーホールと、 前記アンプ用グランド層と前記接地面とを接続する複数
    のグランド用スルーホールと、 前記1または複数の整合回路毎に形成されて、該整合回
    路から延びるグランド用導線と対応する前記整合回路用
    グランド層とをそれぞれ接続するグランド用スルーホー
    ルと、 前記整合回路用グランド層毎に、前記整合回路用グラン
    ド層と前記接地面とを接続する複数のグランド用スルー
    ホールとを備えることを特徴とする多層基板モジュー
    ル。
  6. 【請求項6】 多層基板内において、アンプ用グランド
    層と1または複数の整合回路用グランド層とを同一層上
    に配置することを特徴とする請求項5記載の多層基板モ
    ジュール。
JP2000137599A 2000-05-10 2000-05-10 多層基板モジュール Expired - Fee Related JP3983456B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000137599A JP3983456B2 (ja) 2000-05-10 2000-05-10 多層基板モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000137599A JP3983456B2 (ja) 2000-05-10 2000-05-10 多層基板モジュール

Publications (2)

Publication Number Publication Date
JP2001320170A true JP2001320170A (ja) 2001-11-16
JP3983456B2 JP3983456B2 (ja) 2007-09-26

Family

ID=18645348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000137599A Expired - Fee Related JP3983456B2 (ja) 2000-05-10 2000-05-10 多層基板モジュール

Country Status (1)

Country Link
JP (1) JP3983456B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100499788B1 (ko) * 2002-11-27 2005-07-07 인티그런트 테크놀로지즈(주) 집적회로 칩
WO2006033204A1 (ja) * 2004-09-21 2006-03-30 Murata Manufacturing Co., Ltd. 高周波発振回路および送受信装置
EP1414279A3 (en) * 2002-10-23 2006-10-25 Murata Manufacturing Co., Ltd. High-frequency module and communication apparatus
WO2014087886A1 (ja) * 2012-12-03 2014-06-12 三菱電機株式会社 広帯域増幅器
JP2015080018A (ja) * 2013-10-15 2015-04-23 富士通株式会社 半導体装置
WO2018030278A1 (ja) * 2016-08-10 2018-02-15 株式会社村田製作所 電力増幅モジュール、フロントエンド回路および通信装置
WO2021117392A1 (ja) * 2019-12-10 2021-06-17 株式会社村田製作所 多層基板、回路装置、およびフィルタ回路基板

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1414279A3 (en) * 2002-10-23 2006-10-25 Murata Manufacturing Co., Ltd. High-frequency module and communication apparatus
US7155197B2 (en) 2002-10-23 2006-12-26 Murata Manufacturing Co., Ltd. High-frequency module and communication apparatus
KR100499788B1 (ko) * 2002-11-27 2005-07-07 인티그런트 테크놀로지즈(주) 집적회로 칩
WO2006033204A1 (ja) * 2004-09-21 2006-03-30 Murata Manufacturing Co., Ltd. 高周波発振回路および送受信装置
WO2014087886A1 (ja) * 2012-12-03 2014-06-12 三菱電機株式会社 広帯域増幅器
JPWO2014087886A1 (ja) * 2012-12-03 2017-01-05 三菱電機株式会社 広帯域増幅器
US9647615B2 (en) 2012-12-03 2017-05-09 Mitsubishi Electric Corporation Broadband amplifier
JP2015080018A (ja) * 2013-10-15 2015-04-23 富士通株式会社 半導体装置
WO2018030278A1 (ja) * 2016-08-10 2018-02-15 株式会社村田製作所 電力増幅モジュール、フロントエンド回路および通信装置
CN109565263A (zh) * 2016-08-10 2019-04-02 株式会社村田制作所 功率放大模块、前端电路以及通信装置
US10554180B2 (en) 2016-08-10 2020-02-04 Murata Manufacturing Co., Ltd. Power amplifier module, frontend circuit, and communication device
US10992267B2 (en) 2016-08-10 2021-04-27 Murata Manufacturing Co., Ltd. Power amplifier module, frontend circuit, and communication device
CN109565263B (zh) * 2016-08-10 2022-10-14 株式会社村田制作所 功率放大模块、前端电路以及通信装置
US11601096B2 (en) 2016-08-10 2023-03-07 Murata Manufacturing Co., Ltd. Power amplifier module, frontend circuit, and communication device
US11870401B2 (en) 2016-08-10 2024-01-09 Murata Manufacturing Co., Ltd. Power amplifier module, frontend circuit, and communication device
WO2021117392A1 (ja) * 2019-12-10 2021-06-17 株式会社村田製作所 多層基板、回路装置、およびフィルタ回路基板
US11870412B2 (en) 2019-12-10 2024-01-09 Murata Manufacturing Co., Ltd. Multilayer substrate, circuit device, and filter circuit substrate

Also Published As

Publication number Publication date
JP3983456B2 (ja) 2007-09-26

Similar Documents

Publication Publication Date Title
US20050176380A1 (en) Radio frequency circuit module
JPH11330163A (ja) マイクロ波・ミリ波装置
US6281756B1 (en) Transistor with internal matching circuit
JP2018085613A (ja) 半導体装置
CN117546407A (zh) 结合内部连接的输出集成晶体管放大器器件封装
JP2001320170A (ja) 多層基板モジュール
JP2003008311A (ja) バランおよび該バランを有する半導体装置
US7079400B2 (en) High-frequency circuit
JP2006528854A (ja) 小型インピーダンス変換回路
US11189900B2 (en) Tapered broadband balun
US6094114A (en) Slotline-to-slotline mounted flip chip
US20030042601A1 (en) Electronic module and communication module using the same
WO2018207600A1 (ja) 回路モジュール
JP4380553B2 (ja) 高出力増幅回路
JP3925929B2 (ja) マイクロ波・ミリ波装置
JP2006019798A (ja) マイクロ波回路
US9484609B2 (en) Microwave coupling structure for suppressing common mode signals while passing differential mode signals between a pair of coplanar waveguide (CPW) transmission lines
JP2752903B2 (ja) 周波数逓倍器
JP2001284490A (ja) 高周波接地構造
JP2001196855A (ja) 電圧制御発振器
JPH01141402A (ja) マイクロ波集積回路装置
JP2001053508A (ja) 高周波回路部品の実装構造
JP2001144221A (ja) 高周波回路
JP2003309212A (ja) 半導体装置及び内部整合型回路モジュール
JPH10163703A (ja) 多層誘電体回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070704

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees