JP2011192715A - プリント配線基板 - Google Patents
プリント配線基板 Download PDFInfo
- Publication number
- JP2011192715A JP2011192715A JP2010055764A JP2010055764A JP2011192715A JP 2011192715 A JP2011192715 A JP 2011192715A JP 2010055764 A JP2010055764 A JP 2010055764A JP 2010055764 A JP2010055764 A JP 2010055764A JP 2011192715 A JP2011192715 A JP 2011192715A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- bridge
- wiring board
- ground
- speed signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0233—Filters, inductors or a magnetic substance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
- H05K1/0227—Split or nearly split shielding or ground planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/08—Magnetic details
- H05K2201/083—Magnetic materials
- H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09336—Signal conductors in same plane as power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】 表面層に配置されノイズ吸収体がその上に配されたブリッジに複数のグランドが直接的にまたは高周波的に接続され、前記複数のグランドの一つを基準電位とする第1のデバイスと、前記第1のデバイスのグランド以外の前記複数のグランドの1つを基準電位とする第2のデバイスとを連結する高速信号配線がプリント配線基板の層方向の隣接層に配線され伝送線路構造を形成することを特徴とするプリント配線基板を主な発明とする。
【選択図】 図1
Description
この発明の場合、デジタル回路とアナログ回路間の内層配線パターンに対するリターン電流の経路となる螺旋状の導体のパターン幅をある程度太くする必要がある。そのため、配線パターンのシールド効果は見込めるが、インダクタンス値は低くなり、したがってデジタル回路で発生したノイズを有効に抑えられない。
そのため、デジタル回路からアナログ回路にノイズが流れ込むのを防止するためにプリント配線基板を再設計して対応する必要があり、設計の手直しが必要となる。
(1) 表面層に配置されノイズ吸収体がその上に配されたブリッジ状の導体(以下「ブリッジ」という)に複数のグランドが直接または高周波的に接続され、前記複数のグランドの一つを基準電位とする第1のデバイスと、前記第1のデバイスのグランド以外の前記複数のグランドの1つを基準電位とする第2のデバイスとを連結する高速信号配線が、前記ブリッジとプリント配線基板の層方向の隣接層に配線され伝送線路構造を形成することを特徴とする。
(2) 前記(1)に記載のプリント配線基板において、前記ノイズ吸収体は、前記ブリッジ上に着脱自在に設けられることを特徴とする。
(3) 前記(1)に記載のプリント配線基板において、前記ノイズ吸収体は、前記ブリッジ上に固定して設けられることを特徴とする。
(4) 前記(1)〜(3)のいずれかに記載のプリント配線基板において、前記複数のグランドとブリッジとは異なる電位を有することを特徴とする。
(5) 前記(1)〜(3)のいずれかに記載のプリント配線基板において、前記ノイズ吸収体は前記ブリッジと隙間無く密着してグランドからの伝導ノイズを減少させるものであることを特徴とする。
(6) 前記(1)〜(4)のいずれかに記載のプリント配線基板において、前記ノイズ吸収体は磁性吸収体であることを特徴とする。
(7) 前記(1)〜(6)のいずれかに記載のプリント配線基板において、前記複数のグランドの少なくとも1つが前記プリント配線の内層に配置され該グランドが前記ブリッジと電位が異なる場合、該内層と前記表面層に配置されるブリッジとは、ビア及びコンデンサを介して高周波的に直列接続され、
前記複数のグランドの少なくとも1つが前記プリント配線の表面層に配置され該グランドが前記ブリッジと電位が異なる場合、該表面層に配置されるブリッジとは、コンデンサを介して高周波的に直列接続されることを特徴とする。
(8) 前記(2)に記載のプリント配線基板において、前記ノイズ吸収体は、前記ブリッジ状の導体上に粘着剤により着脱自在に設けられることを特徴とする。
(9) 前記(1)〜(8)のいずれかに記載のプリント配線基板において、前記高速信号配線は、前記ブリッジ状の導体の一端の近傍に設けられたビアを含め前記ブリッジのプリント配線基板の層方向の隣接層に配線されブリッジとともに伝送線路構造を形成しその特性インピーダンスが基板上の配線と整合したものとすることを特徴とする。
(10) 前記(1)〜(9)のいずれかに記載のプリント配線基板において、前記複数のグランドは2つであり、該グランドの1つはデジタル回路であり、残りがアナログ回路であることを特徴とする。
図1に示すように、本発明のプリント配線基板21は、デジタルの高速動作LSI(QFP型のLSIも含む)などのデバイスと、アナログで動作するデバイスなど高速動作可能なデバイス24、25同士が、高速信号配線26で連結され、この高速信号配線26が、プリント配線基板の層方向(基板の厚み方向)のプリント配線基板の隣接層に配線され伝送線路構造を形成している。ブリッジ27上には、ノイズ吸収体28が配置される。なおブリッジ27と第1のグランド22、第2のグランド23が表面層にある場合に、それぞれのグランドを基準電位とする各デバイス24、25がブリッジ側の表面層に配置される場合には、各デバイスのグランドは配線の都合で迂回せざるを得ない場合を除きブリッジと陸続きのグランドとなるので、グランドのビアは不要となる。またグランドがブリッジに対して内層または反対面(ブリッジが設けられる「おもて面」と反対の裏面)の層に設けられる場合、グランド層と電源層とは、バイパスコンデンサとビアとが高周波的に接続する為に必ず必要になる。
このような本発明のプリント配線基板21を、第1実施形態により、説明する。
図2は、本発明のプリント配線基板21の第1実施形態を説明するための図である。より詳細には、図2(A)は、第1実施形態におけるプリント配線基板21の構成を説明するための図であり、(B)は(A)のA−A線(第一のデバイス24と第二のデバイス25とこれらのデバイスを接続する高速信号配線26とこの高速信号配線のビア29とブリッジ27を通る線)上で切断したプリント配線基板の層構成を説明するための図であり、(C)は(A)のB−B線(第一のデバイス24と第二のデバイス25とグランドのビア30とブリッジ27を通る線)上で切断したプリント配線基板21の層構成を説明するための図である。ただし図2は、プリント配線基板21におけるその位置的な関係を説明するために示している。このため、図に示す層の厚さ、各素子などの大きさ、ブリッジ27の大きさおよび幅などは、実際のものと異なっている。
図2に示すように、表面層に配置されたグランド22、23は、表面層に配置したブリッジ27で接続され、ある一つのグランド22を基準電位とするデバイス24と、他のグランド23を基準電位とするデバイス25間の高速信号配線26が、プリント配線基板21の層方向(基板の厚み方向)の隣接層(銅箔など)に配線されブリッジ27と伝送線路構造を形成している。そしてこのブリッジ27の上には、ノイズ吸収体28が着脱自在に設けられている。図2に示すように、本第1実施形態では、ある一つのグランド22から他のグランド23へ伝わる伝導ノイズを抑制し、且つ、高速信号配線26の信号電流に対するリターン電流の経路を確保させるための解決策を示す例である。なお本明細書中「ブリッジ」は、信号を伝送するための橋構造状のものを意味する。
このように高速信号配線26はプリント配線基板の層方向の隣接層に配線され同じ伝送線路構造を形成することで全体の配線の特性インピーダンスを一定に保つようにすることができるので、ブリッジ27付近でもインピーダンス不整合による信号の反射の防止やリターン電流の経路を確保することが可能となる。また、ノイズ吸収体28が有する比誘電率ε1や比透磁率μ1が配線パターンの特性に影響を与えることもなく、インピーダンス不整合を起すことなく信号品質を確保することができる。
本発明のプリント配線基板は、グランドの層と、他の層に設けられた電源層とを、誘電体40を介したあるコンデンサ(by−pass capacitor)により結合していると理想回路的に考えることができる。また表面層のグランドと他の層に設けられた電源層とを、上記コンデンサに替えて実際に存在するコンデンサ(real capacitor)を用いて結合しても良い。また本発明は、デバイスが信号のドライブないしレシーバとして使用しているグランドと、高周波的にブリッジと接続されるように、グランドの層と他の層に設けられた、複数でもよい電源層とが、前記したコンデンサとビアとで繋がれ、その際に、高速信号配線26に対して伝送線路構造が形成される。この場合に伝送線路のリターン側として使用された電源パターンがブリッジとなっている。複数の電源層との配線の場合、リターン経路としてのブリッジは前記複数でもよい電源層のそれぞれと、上記グランドに対し、前記したコンデンサとビアとで高周波的に直列接続される。
図3は本実施例を説明するための図である。図3(A)に示すように、第1実施例では、第1のグランドエリア22内のデバイス24と第2のグランドエリア23内のデバイス25とがそれぞれ1つである。そして各エリアの各デバイス24、25が、高速信号配線26により接続される。本実施例では、第1のグランドエリア22、第2のエリア23がプリント配線基板の同じ表面に設けられ、第1の実施形態に属している例を示す。第1の実施形態は、第1のグランドエリア22、第2のグランドエリア23が、複数のグランドの1つとそれぞれ接続し、それらが異なるグランドである場合である。また複数のグランドが、表面層に配置されたブリッジ27と、直接または高周波的に接続されている。なおブリッジ27と前記複数のグランドの電位とは異なっていても良い。
図3(B)〜(D)は、図3(A)のそれぞれ、A−A線、B−B線、C−C線における本実施例のプリント配線基板21の断面構造を説明するための図である。これらは図2と同様に、そのレイアウト構造を示すためのものであり、その厚さ、長さ、配線層数などは、実際のものとは一致していない。
第1のエリア22内の高速デバイス24からの高速信号配線26は、第1のグランドエリア22と第2のグランドエリア23と同表面のそれぞれのエリア内にグランドと絶縁されて設けられている。
この高速信号配線26は図3(C)に示すように、それぞれのエリア内において、その周りが誘電体40で覆われて絶縁された構造となっている。そして高速信号配線26は、図3(B)に示すように、第1のグランドエリア22と第2のグランドエリア23とが導体のブリッジ27で連結されている。図3(B)に示すように、このブリッジ27の一端の近傍で第1のグランドエリア22内での高速信号配線26はビア29と電気的に連結されている。そして、高速信号配線26は、このブリッジ27のプリント配線基板の層方向の隣接層に配線され伝送線路構造を形成する。図3(D)は図3(A)のC−C線における誘電層までの層の拡大断面図であり、また図3(E)は図3(A)のe部の拡大図である。この図に示すように、ビア29は高速信号配線26と電気的に接触する場所以外は、誘電体40で囲まれている。ビア29がブリッジ27に近接した部分に、e及び図3(E)に示す箇所に、ブリッジ27をグランドエリアと接続しない場合、内層の1つの電位領域(他の電位のエリア、たとえば電源層など)と接続するように、ビアを設けても良い。
次に図4を参照しながら、第1実施形態に属する第2実施例について説明する。
図4(A)は第1実施形態の第2実施例を説明するための図である。図4(B)は図4(A)におけるA部の拡大図である。本実施例では、同一のエリア内のデバイスの数が複数の、たとえば2個のデバイスによる高速信号配線26同士が、近接してレイアウトされる例を示す。そして複数存在するそれぞれの同一の第1のグランドエリア22内のデバイス24、24からの高速信号配線26の本数は、同一のエリア内でのデバイス24の数と同数である。第1のグランドエリア22内のそれぞれのデバイス24に対応して、それぞれの高速信号配線26により、第2のグランドエリア23内の対応するデバイス25と接続される。なお複数のグランドは、表面層に配置されたブリッジ27と、高周波的に接続されている。また第一の実施形態では、第1のグランドエリア22、第2のグランドエリア23のそれぞれが、複数のグランドの異なる1つと接続している場合である。またブリッジ27の電位と前記複数のグランドの電位とが異なっていても良い。
次に図5を参照しながら、第3実施例について説明する。本実施例も第1の実施形態に属するものであり、第1のグランド(第1のエリア)22と第2のグランドエリア23とが、ブリッジ27と同じ基板の表面層に存在する場合の例である。また前記同様、複数のグランドが、表面層に配置されたブリッジ27と、直接または高周波的に接続されている。
本第3実施例は上記した第1〜第2実施例の両方の要素が加わる例を示す。すなわち図5に示すように、同1エリア内にデバイスが複数存在し、そのうちの隣接する2つのデバイスの高速信号配線26の各々が隣接して設けられている。そして同一エリア内の隣接するデバイスと同じエリア内の隣接するデバイスの高速信号配線26が、隣接して設けられた高速信号配線26の各々と離間させて、レイアウトされている。
本実施例でも、ブリッジ27の一端または他端にあるビア29が、内層の、ある電位に接続されるビアと、混在して(ただし電気的に独立して)レイアウトされていてもよい。
この図6に示す別の例では、図6(B)に示すように、同エリア内の隣接するデバイス24の各々の高速信号配線26を近接して配線している。またこれらのデバイスに隣接する同エリア内のデバイス24の高速信号配線26を、これら近接した配線26の各々とに、離間させたレイアウトを採用している。すなわち図6に示す別の例では、隣接した高速信号配線26の各々と、離間させた高速信号配線26とが、交互に配置されるようにレイアウトされている。
また図6(A)において、グランドエリア22内の高速信号配線26、グランドエリア22のデバイス24と対応した他のグランドエリア23における配置を省略している。この配置は、グランドエリア23内での対応するこれら高速信号配線26とデバイス24の配置と同様である。
第3実施例における図6に示す例では、高速信号配線26の1つが、隣接する高速信号配線26の各々と離間したレイアウトが交互に存在する例を挙げた。しかしながら本発明では、高速信号配線を複数近接させてレイアウトしたり、あるいは略等間隔に離間させて配線するのも、含まれる。
次に図7を参照しながら、第4実施例について説明する。図7(A)はブリッジ27以外でも高速信号配線26がブリッジ27付近の表面層以外の層に配線される構成例を示す図である。図7(B)は図7(A)のA−A線における断面構造を説明をするための図であり、図(C)はB−B線における断面構造を説明するための図である。
本第4実施例は、第1のエリア22内のデバイス24と第2のグランドエリア23内のデバイス25を接続する高速信号配線26が、プリント配線基板の層方向の隣接層に配線され伝送線路構造を形成している。第4実施例では高速信号配線26は表面層以外に配線されている。なお、本実施例では、高速信号配線26を2層目に配線された例を示したが、高速信号配線26は仕様によって特性インピーダンスが決まっており、この仕様にあわせて配線の特性インピーダンスの調整をおこなうことから2層目に限定されない。なお第4実施例も第一実施形態に属する例である。
第1実施形態における上記説明において、デバイス24、25とそれらの基準電位のグランドが同一面に存在する例を挙げて説明した。ただし、第1実施形態において、デバイス24およびデバイス25の少なくとも1つが同一面で無く、その反対面上に搭載されていても良い。たとえばプリント配線基板として2層配線基板とした場合、第1実施形態では、少なくともデバイスの1つが反対面に搭載された場合には、そのデバイスにおけるグランドはビアを介して接続される。
次に本発明のプリント配線基板を、第2実施形態により、説明する。
本第2実施形態に示す例は発明の課題である一つのグランドから他のグランドへ伝わる伝導ノイズを抑制し、且つ、高速信号配線パターンのリターン電流の経路を確保させるための第二の解決手段である。内層あるいは反対側の面(裏面)に配置されたグランドは、表面層に配置したブリッジ27とビアを介して接続される。そして、ある一つのグランドを基準電位とするデバイス24と、他のグランドを基準電位とするデバイス25との間を電気的に接続する高速信号配線26は、図1に示すように、プリント配線基板の層方向の隣接層に配線され伝送線路構造を形成する。本実施形態でも第1実施形態と同様に、このブリッジ27にノイズ吸収体28を貼付することができるようにしている。このような第2実施形態によるプリント配線基板を、図8を参照しながら説明する。なお図8中、同一符号は、他の図と同一のものを示す。
また図8(B)は、図8(A)に示すA−A線図上、すなわち、デバイス24と高速信号配線26、これを内層に接続するビア29、内層の高速信号配線26、この内層に接続するビア29、高速信号配線26、デバイス25を通る線上で切断した断面図である。ただし、(B)は、プリント配線基板の断面層の構成を説明するためのものであり、その大きさ、厚みなどは、実際のものと異なっている。
本第2実施形態では、多層プリント配線基板31上にデバイス24、25が実装され、これらの各デバイス24、25は、ある一つのグランド(第1のグランドエリア22)を基準電位とするデバイス24と、他のグランド(第2のグランドエリア23)を基準電位とするデバイス25とを実装している。これらのデバイス24と25とは高速信号配線パターン26で接続されている。またデバイス24の基準電位であるグランドである第1のグランドエリア22と、デバイス25の基準電位となっているグランドである第2のグランドエリア23とは、内層あるいは反対面上に配置され、第1のグランドエリア22と、第2のグランドエリア23とは、ビア30を介して、表面層に配置したブリッジ27に電気的に接続されている。このブリッジ27上に、ノイズ吸収体28が貼付可能となっている。
上述のノイズ集中により効率よく、ブリッジ27の表面層にノイズ吸収体28を配置したことにより、内層のグランドからの伝導ノイズを抑制することが可能となる。
本第2実施形態でも第1実施形態と同様に、ブリッジ27付近でインピーダンス不整合による信号の反射の防止やリターン電流の経路を確保することが可能である。また、ノイズ吸収体28の比誘電率及び比透磁率が、高速信号配線パターンの特性に影響を与えることもなく、インピーダンス不整合を起すことなく信号品質を確保することができる。
このようなグランドからの伝導ノイズを削減できるノイズ吸収体28は、特にデバイスの動作周波数周辺の周波数のノイズを削減するか否かを評価可能である。そして本発明では、必要に応じてノイズ吸収体を試験的に複数種の候補を挙げて全ての候補のノイズ吸収体を評価もでき、また場合によってはその候補の中の1つを選択して、ある特定の回路基板として用いることが、本発明によって実現可能である。
22 第1のグランドエリア
23 第2のグランドエリア
24 デバイス(第1のグランドエリアを基準電位とするデバイス)
25 デバイス(第2のグランドエリアを基準電位とするデバイス)
26 高速信号配線パターン
27 ブリッジ状の導体
28 ノイズ吸収体
29 高速信号配線のビア
30 グランドのビア
31 多層プリント配線基板
40 誘電体
Claims (10)
- 表面層に配置されノイズ吸収体がその上に配されたブリッジに複数のグランドが直接または高周波的に接続され、前記複数のグランドの一つを基準電位とする第1のデバイスと、前記第1のデバイスのグランド以外の前記複数のグランドの1つを基準電位とする第2のデバイスとを連結する高速信号配線がプリント配線基板の層方向の隣接層に配線され伝送線路構造を形成することを特徴とするプリント配線基板。
- 前記ノイズ吸収体は、前記ブリッジ上に着脱自在に設けられることを特徴とする請求項1に記載のプリント配線基板。
- 前記ノイズ吸収体は、前記ブリッジ上に固定して設けられることを特徴とする請求項1に記載のプリント配線基板。
- 前記複数のグランドとブリッジは異なる電位を有することを特徴とする請求項1〜3のいずれかに記載のプリント配線基板。
- 前記ノイズ吸収体は前記ブリッジと隙間無く密着してグランドからの伝導ノイズを減少させるものであることを特徴とする請求項1〜4のいずれかに記載のプリント配線基板。
- 前記ノイズ吸収体は磁性吸収体であることを特徴とする請求項1〜5のいずれかに記載のプリント配線基板。
- 前記複数のグランドの少なくとも1つが前記プリント配線の内層に配置され該グランドが前記ブリッジと電位が異なる場合、該内層と、前記表面層に配置されるブリッジとは、ビア及びコンデンサを介して高周波的に直列接続され、
前記複数のグランドの少なくとも1つが前記プリント配線の表面層に配置され該グランドが前記ブリッジと電位が異なる場合、該表面層に配置されるブリッジとは、コンデンサを介して高周波的に直列接続されることを特徴とする請求項1〜6のいずれかに記載のプリント配線基板。 - 前記ノイズ吸収体は、前記ブリッジ上に粘着剤により着脱自在に設けられることを特徴とする請求項2に記載のプリント配線基板。
- 前記高速信号配線は、前記ブリッジ状の導体の一端の近傍に設けられたビアを含め前記ブリッジのプリント配線基板の層方向の隣接層に配線されブリッジとともに伝送線路構造を形成しその特性インピーダンスが基板上の配線と整合したものとすることを特徴とする請求項1〜8のいずれかに記載のプリント配線基板。
- 前記複数のグランドは2つであり、該グランドの1つはデジタル回路であり、該グランドの残りがアナログ回路であることを特徴とする請求項1〜9のいずれかに記載のプリント配線基板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010055764A JP5402737B2 (ja) | 2010-03-12 | 2010-03-12 | プリント配線基板 |
US13/064,174 US8605448B2 (en) | 2010-03-12 | 2011-03-09 | Printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010055764A JP5402737B2 (ja) | 2010-03-12 | 2010-03-12 | プリント配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011192715A true JP2011192715A (ja) | 2011-09-29 |
JP5402737B2 JP5402737B2 (ja) | 2014-01-29 |
Family
ID=44559798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010055764A Expired - Fee Related JP5402737B2 (ja) | 2010-03-12 | 2010-03-12 | プリント配線基板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8605448B2 (ja) |
JP (1) | JP5402737B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015068225A1 (ja) * | 2013-11-06 | 2015-05-14 | 株式会社日立製作所 | 信号伝送回路及びプリント基板 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103635011A (zh) * | 2012-08-28 | 2014-03-12 | 鸿富锦精密工业(深圳)有限公司 | 电路板及扩展座 |
CN103607847A (zh) * | 2013-11-20 | 2014-02-26 | 四川九洲电器集团有限责任公司 | 一种用于射频印制板的地平面与压条相结合的隔离方式 |
CN203912330U (zh) * | 2014-06-26 | 2014-10-29 | 京东方科技集团股份有限公司 | Pcb板及电子装置 |
KR102469292B1 (ko) | 2015-11-25 | 2022-11-22 | 삼성전자주식회사 | 무선 전력 송신기 및 무선 전력 수신기 |
CN106209122A (zh) * | 2016-07-18 | 2016-12-07 | 孙海华 | 发射机的射频一体化结构 |
KR102399821B1 (ko) * | 2017-03-28 | 2022-05-19 | 삼성전자주식회사 | 커넥터 및 서로 다른 전위의 그라운드들을 포함하는 pcb 및 이를 포함하는 전자 장치 |
US11227834B2 (en) * | 2020-01-29 | 2022-01-18 | Seagate Technology Llc | Package grounding system |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11340630A (ja) * | 1998-05-28 | 1999-12-10 | Mitsubishi Electric Corp | プリント配線基板 |
JP2001284828A (ja) * | 2000-04-03 | 2001-10-12 | Onkyo Corp | プリント基板 |
JP2006086825A (ja) * | 2004-09-16 | 2006-03-30 | Seiko Epson Corp | 多層配線基板,及び、信号安定化方法 |
JP2008130584A (ja) * | 2006-11-16 | 2008-06-05 | Mitsubishi Electric Corp | プリント基板の電磁ノイズ対策構造 |
JP2009099895A (ja) * | 2007-10-19 | 2009-05-07 | Fdk Corp | ノイズ対策用フェライトシート |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3666967B2 (ja) | 1996-01-12 | 2005-06-29 | キヤノン株式会社 | グランド間接続構造 |
US7355413B2 (en) * | 2005-01-31 | 2008-04-08 | Ricoh Company, Ltd. | Testing method/arrangement measuring electromagnetic interference of noise in a to-be-tested printed circuit board |
JP2006209590A (ja) * | 2005-01-31 | 2006-08-10 | Ricoh Co Ltd | 電磁界解析装置および解析方法、ならびに解析プログラム |
JP4626339B2 (ja) | 2005-03-01 | 2011-02-09 | 日本電気株式会社 | プリント基板、デジタルアナログ混成回路およびシールドパターン |
JP4921769B2 (ja) * | 2005-10-25 | 2012-04-25 | 株式会社リコー | プリント配線基板、プリント配線基板におけるインピーダンス調整方法、電子機器および画像形成装置 |
JP2007158243A (ja) | 2005-12-08 | 2007-06-21 | Ricoh Co Ltd | 多層プリント回路基板 |
US7598747B2 (en) * | 2006-01-27 | 2009-10-06 | Ricoh Company, Ltd. | Noise injection apparatus for printed circuit board |
JP5034095B2 (ja) * | 2007-07-13 | 2012-09-26 | 株式会社リコー | プリント配線基板および電子装置 |
DE102008031228B4 (de) * | 2008-07-03 | 2013-07-18 | Stabilus Gmbh | Antriebseinrichtung |
JP2010141274A (ja) * | 2008-12-15 | 2010-06-24 | Fujitsu Ten Ltd | ノイズ吸収装置 |
KR101566410B1 (ko) * | 2009-04-10 | 2015-11-06 | 삼성전자주식회사 | 그라운드 임피던스를 이용하여 패키지에서의 전력 잡음을 제거한 반도체 패키지 |
-
2010
- 2010-03-12 JP JP2010055764A patent/JP5402737B2/ja not_active Expired - Fee Related
-
2011
- 2011-03-09 US US13/064,174 patent/US8605448B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11340630A (ja) * | 1998-05-28 | 1999-12-10 | Mitsubishi Electric Corp | プリント配線基板 |
JP2001284828A (ja) * | 2000-04-03 | 2001-10-12 | Onkyo Corp | プリント基板 |
JP2006086825A (ja) * | 2004-09-16 | 2006-03-30 | Seiko Epson Corp | 多層配線基板,及び、信号安定化方法 |
JP2008130584A (ja) * | 2006-11-16 | 2008-06-05 | Mitsubishi Electric Corp | プリント基板の電磁ノイズ対策構造 |
JP2009099895A (ja) * | 2007-10-19 | 2009-05-07 | Fdk Corp | ノイズ対策用フェライトシート |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015068225A1 (ja) * | 2013-11-06 | 2015-05-14 | 株式会社日立製作所 | 信号伝送回路及びプリント基板 |
JP6031198B2 (ja) * | 2013-11-06 | 2016-11-24 | 株式会社日立製作所 | 信号伝送回路及びプリント基板 |
JPWO2015068225A1 (ja) * | 2013-11-06 | 2017-03-09 | 株式会社日立製作所 | 信号伝送回路及びプリント基板 |
US9836429B2 (en) | 2013-11-06 | 2017-12-05 | Hitachi, Ltd. | Signal transmission circuit and printed circuit board |
Also Published As
Publication number | Publication date |
---|---|
US20110222247A1 (en) | 2011-09-15 |
US8605448B2 (en) | 2013-12-10 |
JP5402737B2 (ja) | 2014-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5402737B2 (ja) | プリント配線基板 | |
JP4916300B2 (ja) | 多層配線基板 | |
EP2654387B1 (en) | Printed circuit board | |
JP4736988B2 (ja) | 多層プリント基板 | |
JP5694251B2 (ja) | Ebg構造体および回路基板 | |
JP2009021511A (ja) | プリント配線基板および電子装置 | |
JP6674824B2 (ja) | 多層基板回路モジュール、無線通信装置およびレーダ装置 | |
JP2014165424A (ja) | 電子回路および電子機器 | |
JP2007035710A (ja) | 多層プリント配線板 | |
JP4660738B2 (ja) | プリント配線板及び電子機器 | |
JP6611555B2 (ja) | プリント回路板及び電子機器 | |
JP2017034115A (ja) | プリント基板 | |
JP2004265929A (ja) | 高周波多層プリント基板 | |
US20140132371A1 (en) | Noise suppression device and multilayer printed circuit board carrying same | |
US8125794B2 (en) | Multilayer printed wiring board and electronic device using the same | |
JP2005123520A (ja) | プリント配線板 | |
JP2007335618A (ja) | プリント回路基板 | |
US8848386B2 (en) | Electronic circuit | |
JP4893114B2 (ja) | 多層配線基板 | |
JP4957543B2 (ja) | プリント回路基板 | |
JPH11145569A (ja) | プリント配線板及びその設計方法 | |
JP2010062180A (ja) | 多層プリント配線板 | |
JP2007158243A (ja) | 多層プリント回路基板 | |
JP2009010273A (ja) | プリント配線板の電源ノイズフィルタ構造 | |
JP6425632B2 (ja) | プリント基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130118 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20130521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130912 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131001 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131014 |
|
LAPS | Cancellation because of no payment of annual fees |