JP2011192715A - プリント配線基板 - Google Patents

プリント配線基板 Download PDF

Info

Publication number
JP2011192715A
JP2011192715A JP2010055764A JP2010055764A JP2011192715A JP 2011192715 A JP2011192715 A JP 2011192715A JP 2010055764 A JP2010055764 A JP 2010055764A JP 2010055764 A JP2010055764 A JP 2010055764A JP 2011192715 A JP2011192715 A JP 2011192715A
Authority
JP
Japan
Prior art keywords
printed wiring
bridge
wiring board
ground
speed signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010055764A
Other languages
English (en)
Other versions
JP5402737B2 (ja
Inventor
Kenji Motohashi
憲侍 本橋
Eiji Miyanishi
英司 宮西
Kazumasa Aoki
一雅 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2010055764A priority Critical patent/JP5402737B2/ja
Priority to US13/064,174 priority patent/US8605448B2/en
Publication of JP2011192715A publication Critical patent/JP2011192715A/ja
Application granted granted Critical
Publication of JP5402737B2 publication Critical patent/JP5402737B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233Filters, inductors or a magnetic substance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • H05K1/0227Split or nearly split shielding or ground planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0243Printed circuits associated with mounted high frequency components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08Magnetic details
    • H05K2201/083Magnetic materials
    • H05K2201/086Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09336Signal conductors in same plane as power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663Divided layout, i.e. conductors divided in two or more parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 複数のグランドを持ち、これらのグランド上に配置されたデバイス間で高速信号伝送を行う場合のグランドからの伝導ノイズ抑制可能なプリント配線基板を提供すること。
【解決手段】 表面層に配置されノイズ吸収体がその上に配されたブリッジに複数のグランドが直接的にまたは高周波的に接続され、前記複数のグランドの一つを基準電位とする第1のデバイスと、前記第1のデバイスのグランド以外の前記複数のグランドの1つを基準電位とする第2のデバイスとを連結する高速信号配線がプリント配線基板の層方向の隣接層に配線され伝送線路構造を形成することを特徴とするプリント配線基板を主な発明とする。
【選択図】 図1

Description

本発明は、プリント配線基板に関し、特にグランドから伝わる伝導ノイズを除去することが可能なプリント配線基板に関する。
従来から、プリント配線基板として、1枚のプリント配線基板上にデジタル回路とアナログ回路を混載させたものが多く存在している。このようなプリント配線基板に実装されるデバイスでは、その動作速度の高速化に伴い、ノイズ対策が必要不可欠である。これらのプリント配線基板においては、そのノイズ対策として、デジタル回路のグランドと、アナログ回路若しくは無線通信回路のグランドとを分離して、デジタル回路側からのグランドの伝導ノイズを、アナログ回路若しくは無線通信回路に流れこまないように抑制する技術を挙げることができる。
このような技術に係る発明として、たとえば特許文献1(特開平09−199818号公報)には、シグナルグランドとフレームグランドとの間、若しくは、アナログ回路とデジタル回路のグランドとの間の分離構造として、これらのグランド間の接続に配線パターンをジグザク状の形状、渦巻状の形状としたプリントインダクタを構成することにより、デジタル回路から発生したノイズの流れ込みを抑えることが可能な発明が開示されている。しかし、アナログ回路とデジタル回路の間を高速信号配線による高速信号伝送で通信する場合、この公報に開示された発明を用いて、高速信号伝送を行う際に必要となるリターン電流の経路を確保すべくプリントインダクタの形状に沿って高速信号配線のパターンをレイアウトすると、プリントインダクタのパターン幅を広くする必要がある。これによってインダクタンス値が低くなり、デジタル回路で発生したノイズを有効に抑えられなくなる。また信号の品質も劣化する。さらに、特許文献1ではデジタル回路で発生したノイズが、グランドをプリントインダクタの螺旋状のインダクタンスの構造にすることにより、アナログ回路に流れこまないようにしているが、この方法では信号ラインの直下のグランドにおけるリターン信号も阻止されてしまう、すなわち信号の劣化を生じてしまうのでデバイス間のデジタル信号のやり取りが困難となる。
また特許文献2(特開2006−245081号公報)には、デジタル−アナログ混載のプリント配線基板において、両回路間の信号の波形品質を改善するために、デジタル回路部とアナログ回路部に形成されたスルーホール間に内層配線パターンを設け、この内層配線パターンの長手方向に沿って形成された複数のスルーホールを含む螺旋状のリターン電流経路を設ける発明が開示されている。
この発明の場合、デジタル回路とアナログ回路間の内層配線パターンに対するリターン電流の経路となる螺旋状の導体のパターン幅をある程度太くする必要がある。そのため、配線パターンのシールド効果は見込めるが、インダクタンス値は低くなり、したがってデジタル回路で発生したノイズを有効に抑えられない。
そのため、デジタル回路からアナログ回路にノイズが流れ込むのを防止するためにプリント配線基板を再設計して対応する必要があり、設計の手直しが必要となる。
本発明は、上述した実情を考慮してなされたものである。すなわち本発明は、これらの課題を解決させるために、複数のグランドを有し、これらのグランド上に配置されたデバイス間で高速信号伝送を行う場合のグランドからの伝導ノイズを抑制することが可能なプリント配線基板を提供することを目的とする。
上記の課題を解決するために、本発明は、以下の解決手段を有する。
(1) 表面層に配置されノイズ吸収体がその上に配されたブリッジ状の導体(以下「ブリッジ」という)に複数のグランドが直接または高周波的に接続され、前記複数のグランドの一つを基準電位とする第1のデバイスと、前記第1のデバイスのグランド以外の前記複数のグランドの1つを基準電位とする第2のデバイスとを連結する高速信号配線が、前記ブリッジとプリント配線基板の層方向の隣接層に配線され伝送線路構造を形成することを特徴とする。
(2) 前記(1)に記載のプリント配線基板において、前記ノイズ吸収体は、前記ブリッジ上に着脱自在に設けられることを特徴とする。
(3) 前記(1)に記載のプリント配線基板において、前記ノイズ吸収体は、前記ブリッジ上に固定して設けられることを特徴とする。
(4) 前記(1)〜(3)のいずれかに記載のプリント配線基板において、前記複数のグランドとブリッジとは異なる電位を有することを特徴とする。
(5) 前記(1)〜(3)のいずれかに記載のプリント配線基板において、前記ノイズ吸収体は前記ブリッジと隙間無く密着してグランドからの伝導ノイズを減少させるものであることを特徴とする。
(6) 前記(1)〜(4)のいずれかに記載のプリント配線基板において、前記ノイズ吸収体は磁性吸収体であることを特徴とする。
(7) 前記(1)〜(6)のいずれかに記載のプリント配線基板において、前記複数のグランドの少なくとも1つが前記プリント配線の内層に配置され該グランドが前記ブリッジと電位が異なる場合、該内層と前記表面層に配置されるブリッジとは、ビア及びコンデンサを介して高周波的に直列接続され、
前記複数のグランドの少なくとも1つが前記プリント配線の表面層に配置され該グランドが前記ブリッジと電位が異なる場合、該表面層に配置されるブリッジとは、コンデンサを介して高周波的に直列接続されることを特徴とする。
(8) 前記(2)に記載のプリント配線基板において、前記ノイズ吸収体は、前記ブリッジ状の導体上に粘着剤により着脱自在に設けられることを特徴とする。
(9) 前記(1)〜(8)のいずれかに記載のプリント配線基板において、前記高速信号配線は、前記ブリッジ状の導体の一端の近傍に設けられたビアを含め前記ブリッジのプリント配線基板の層方向の隣接層に配線されブリッジとともに伝送線路構造を形成しその特性インピーダンスが基板上の配線と整合したものとすることを特徴とする。
(10) 前記(1)〜(9)のいずれかに記載のプリント配線基板において、前記複数のグランドは2つであり、該グランドの1つはデジタル回路であり、残りがアナログ回路であることを特徴とする。
本発明のプリント配線基板によれば、あるグランドから他のグランドへ、伝導ノイズが流入する場合、ノイズ吸収体のノイズ抑制能力とそのコストなどを念頭に入れながらノイズ吸収体を種々選択することが可能である。また、ノイズ吸収体を取り替えて、プリント配線基板のノイズ除去の効果の評価/検証を行うことができるので、除去したい目的のノイズを効率よく除去することができる。また本発明のプリント配線基板によれば、使用するノイズ吸収体のコストを意識しながら、ノイズ吸収体を選択できることから、グランドからの伝導ノイズを最適なコストで除去ができるため、様々な使用者の要求に対応することができる。さらに本発明によれば、このようなプリント配線基板により、デジタル回路内で動作するデバイスの動作周波数の変更が起きてもノイズ吸収体の変更により、それに対応してプリント配線基板を再設計/再製作する必要を無くすことができる。本発明のプリント配線基板では、所定範囲のノイズ周波数のノイズを効率よく排除でき、また信号品質を劣化させることが無い。
本発明のプリント配線基板の概略構成を示す図であり、(B)は(A)のA−A線(第一のデバイス24と第二のデバイス25とこれらのデバイスを接続する高速信号配線26とこの高速信号配線のビアを含むブリッジの線)上で切断したプリント配線基板の断面図である。 (A)は第1実施形態におけるプリント配線基板が多層基板(この図では4層)の場合の構成を説明するための図であり、(B)は(A)のA−A線(第一のデバイス24と第二のデバイス25とこれらのデバイスを接続する高速信号配線26とこの高速信号配線のビアを含むブリッジの線)上で切断したプリント配線基板の層構成を説明するための図であり、(C)はB−B線(第一のデバイス24と第二のデバイス25とグランドのビアを通る線)上で切断したプリント配線基板の層構成を説明するための図である。 第1実施形態のより詳細な例を、第1実施例により示す図であり、(A)はその構成例を示し、(B)は(A)のA−A線(第一のデバイス24と第二のデバイス25とこれらのデバイスを接続する高速信号配線26とこの高速信号配線のビアを含むブリッジの線)上で切断した切断面における誘電層までの層の拡大断面図であり、(C)は(A)のB−B線(第1のエリア上に存在する高速信号配線26上)における誘電層までの層の拡大断面図であり、(D)は(A)のC−C線における誘電層までの層の拡大断面図であり、(E)は(A)のe部の拡大図である。 第1実施形態のより詳細な例を、第2実施例により示す表面層のみを示す図であり、(B)は(A)のA部の拡大図(高速信号配線の例を示す拡大図)である。 第1実施形態のより詳細な例を、第1実施例と第2実施例とを組み合わせた多数のデバイスを有する構成を示す第3実施例により示す図であり、(B)は(A)のC−C線における誘電層までの層の拡大断面図である。 第3実施例の別の例を示す図であり、(B)は(A)のB−B線における誘電層までを断面的に示す拡大図であり、(C)は(A)のC−C線における誘電層までを断面的に示す拡大図である。 第1実施形態の第4実施例を説明するための図であって表面層のみを示した図であり、(A)はブリッジ27以外でも高速信号配線が表面層以外に配線される場合の構成例を示す図であり、(B)は(A)のA−A線(第一のデバイス24と第二のデバイス25とこれらのデバイスを接続する高速信号配線26とこの高速信号配線のビア29とブリッジ27を通る線)における断面構造を示し、(C)は(A)のB−B線(第一のデバイス24と第二のデバイス25とグランドのビアを通る線)上で切断した断面構造を示す図である。 (A)はグランドが内層または反対の面に存在する第2実施形態におけるプリント配線基板(3層以上の多層配線基板)の構成を説明するための図であり、(B)は(A)のA−A線(第一のデバイス24と第二のデバイス25とこれらのデバイスを接続する高速信号配線26とこの高速信号配線26のビア29とブリッジ27を通る線)における断面構造を示し、(C)は(A)のB−B線(第一のデバイス24と第二のデバイス25とグランドのビア30とブリッジ27を通る線)上で切断した断面構造を示す図である。
以下、図面を参照して、本発明のプリント配線基板を、実施形態により、詳細に説明する。本発明のプリント配線基板は、マイクロストリップライン構造のプリント配線基板である。デバイス24からの出力信号は周波数が高いため、高速信号配線とグランドと誘電体で構成されたマイクロストリップライン構造の伝送線路構造により伝送される。
図1に示すように、本発明のプリント配線基板21は、デジタルの高速動作LSI(QFP型のLSIも含む)などのデバイスと、アナログで動作するデバイスなど高速動作可能なデバイス24、25同士が、高速信号配線26で連結され、この高速信号配線26が、プリント配線基板の層方向(基板の厚み方向)のプリント配線基板の隣接層に配線され伝送線路構造を形成している。ブリッジ27上には、ノイズ吸収体28が配置される。なおブリッジ27と第1のグランド22、第2のグランド23が表面層にある場合に、それぞれのグランドを基準電位とする各デバイス24、25がブリッジ側の表面層に配置される場合には、各デバイスのグランドは配線の都合で迂回せざるを得ない場合を除きブリッジと陸続きのグランドとなるので、グランドのビアは不要となる。またグランドがブリッジに対して内層または反対面(ブリッジが設けられる「おもて面」と反対の裏面)の層に設けられる場合、グランド層と電源層とは、バイパスコンデンサとビアとが高周波的に接続する為に必ず必要になる。
[第一実施形態]
このような本発明のプリント配線基板21を、第1実施形態により、説明する。
図2は、本発明のプリント配線基板21の第1実施形態を説明するための図である。より詳細には、図2(A)は、第1実施形態におけるプリント配線基板21の構成を説明するための図であり、(B)は(A)のA−A線(第一のデバイス24と第二のデバイス25とこれらのデバイスを接続する高速信号配線26とこの高速信号配線のビア29とブリッジ27を通る線)上で切断したプリント配線基板の層構成を説明するための図であり、(C)は(A)のB−B線(第一のデバイス24と第二のデバイス25とグランドのビア30とブリッジ27を通る線)上で切断したプリント配線基板21の層構成を説明するための図である。ただし図2は、プリント配線基板21におけるその位置的な関係を説明するために示している。このため、図に示す層の厚さ、各素子などの大きさ、ブリッジ27の大きさおよび幅などは、実際のものと異なっている。
図2に示すように、表面層に配置されたグランド22、23は、表面層に配置したブリッジ27で接続され、ある一つのグランド22を基準電位とするデバイス24と、他のグランド23を基準電位とするデバイス25間の高速信号配線26が、プリント配線基板21の層方向(基板の厚み方向)の隣接層(銅箔など)に配線されブリッジ27と伝送線路構造を形成している。そしてこのブリッジ27の上には、ノイズ吸収体28が着脱自在に設けられている。図2に示すように、本第1実施形態では、ある一つのグランド22から他のグランド23へ伝わる伝導ノイズを抑制し、且つ、高速信号配線26の信号電流に対するリターン電流の経路を確保させるための解決策を示す例である。なお本明細書中「ブリッジ」は、信号を伝送するための橋構造状のものを意味する。
本第1実施形態は、図2に示すように、第1のグランド(第1のエリア)22と第2のグランド(第2のエリア)23とが、プリント配線基板21の表面層に存在する例である。本実施形態におけるプリント配線基板21では、ブリッジの設けられる面と第1のグランド(第1のエリア)22と第2のグランド(第2のエリア)23とが設けられる面が同一の面(表面:おもて面)にある。図2に示す例では、第一のグランド22および第二のグランド23がブリッジ27と直接または高周波的に接続されている。なお電源層からのデバイス24、25への電源供給は、図示しないビアを介して行われる。
図2に示すように、プリント配線基板21上に、デバイス24(たとえばデジタルデバイス)と、デバイス25(たとえばアナログデバイス)とを実装できる。デバイス24は、ある一つのグランドである第1のエリア22を基準電位とし、デバイス25は、他のグランド(第2のグランド)である第2のエリア23を基準電位とする。デバイス24、25は、高速信号配線26で接続される。デバイス24の基準電位であるグランド22と、デバイス25の基準電位であるグランド23は、プリント配線基板21の表面層に配置されている。またグランド22、23は表面層に配置したブリッジ27に直接または高周波的に接続され、このブリッジ27に、ノイズ吸収体28が隙間無く密着する構成となっている。このように構成することで、デバイス24側の領域で動作する周波数のグランドからの伝導ノイズをブリッジ27に集中させてこのブリッジ27上のノイズ吸収体28で熱に変換して例えばブリッジ27が放熱板の役割も兼ねて効率よく除去することができる。本発明のプリント配線基板では、このブリッジ27にノイズ吸収体28をいろいろ替えることができるように、貼り替えができる。そして何度か替えたノイズ吸収体のノイズ吸収の能力を調べることにより、除去したいグランドからの伝導ノイズを、目的に従って抑制することが可能である。なおデバイス24と、デバイス25の電源層は本発明のプリント配線基板が2層基板の場合には反対面(裏面)に設けられ、多層基板の場合には反対面または内層に設けられる。
このノイズ吸収体28に用いられる材料としては1種類でもよいが、2種以上併用することもできる。またノイズ吸収体28は、材料の種類のみでなく、その厚みも変えることができる。そして本発明のプリント配線基板では、除去したいノイズに係るノイズ吸収体28を種々替えてその評価を行い、適宜選択することができる。その際に各ノイズ吸収体は替える毎にブリッジ27に隙間無く密着するように貼付してノイズ吸収能を最大に発揮できるようにしている。本発明のプリント配線基板では、使用されるブリッジ27の幅、面積なども自在に調整可能である。
本発明では、ブリッジ27に貼り付けるノイズ吸収体28としては、好ましくは磁性吸収体が挙げられる。本発明のプリント配線基板では、前記したように、この磁性吸収体の材質、種類、厚みなどを変更できる。このため本発明のプリント配線基板には、ブリッジ27上に貼付するために、その貼付手段として、接着剤(たとえば感圧接着剤:粘着剤)を用いることが出来る。このような接着剤は、ノイズ吸収体28のノイズ吸収性能を評価するために複数の候補のものを貼り替える必要がある場合では、仮止めとして用いることができる。また、このノイズ吸収体28が1つに決定した場合には、接着剤を永久に固定する固定手段として用いることができる。このように本発明のプリント配線基板は、ノイズ吸収体の選択の自由度が極めて広い。また本発明のプリント配線基板では、使用される高速信号配線26によるデバイス24の動作周波数の追随性が広いため、多岐にわたるユーザからの要望に対して対応可能である。
本発明のプリント配線基板では、複数のグランドのうちの一つのグランド22を基準電位とするデバイス24と、それとは異なる他のグランド23を基準電位とするデバイス25は、高速信号配線26により接続される。本第1の実施形態に属する図2(A)、(B)に示すように、デバイス24からの高速信号配線26は、ある一つのグランド22(またはグランド23)と同じ面にある。この高速信号配線26はブリッジ27の一端の近傍でビア29を介して、プリント配線基板の層方向に対してブリッジ27に隣接する配線層(銅箔など)に配置された高速信号配線26と接続されて伝送線路構造を形成する。この隣接する配線層に配置された高速信号配線26は、図2(B)に示すように、ブリッジ27の他端で、ビア29により、他のグランド23と同じ表面にある高速信号配線26と接続される。そしてこの高速信号配線26は第2のエリア23を基準電位とするデバイス25と連結される。
このように高速信号配線26はプリント配線基板の層方向の隣接層に配線され同じ伝送線路構造を形成することで全体の配線の特性インピーダンスを一定に保つようにすることができるので、ブリッジ27付近でもインピーダンス不整合による信号の反射の防止やリターン電流の経路を確保することが可能となる。また、ノイズ吸収体28が有する比誘電率ε1や比透磁率μ1が配線パターンの特性に影響を与えることもなく、インピーダンス不整合を起すことなく信号品質を確保することができる。
本発明のプリント配線基板は、グランドの層と、他の層に設けられた電源層とを、誘電体40を介したあるコンデンサ(by−pass capacitor)により結合していると理想回路的に考えることができる。また表面層のグランドと他の層に設けられた電源層とを、上記コンデンサに替えて実際に存在するコンデンサ(real capacitor)を用いて結合しても良い。また本発明は、デバイスが信号のドライブないしレシーバとして使用しているグランドと、高周波的にブリッジと接続されるように、グランドの層と他の層に設けられた、複数でもよい電源層とが、前記したコンデンサとビアとで繋がれ、その際に、高速信号配線26に対して伝送線路構造が形成される。この場合に伝送線路のリターン側として使用された電源パターンがブリッジとなっている。複数の電源層との配線の場合、リターン経路としてのブリッジは前記複数でもよい電源層のそれぞれと、上記グランドに対し、前記したコンデンサとビアとで高周波的に直列接続される。
本第1の実施形態を、以下の実施例により、さらに詳説する。しかしながら本発明のプリント配線基板は、これら実施例に限定されて解釈されるものではない。
(第1実施例)
図3は本実施例を説明するための図である。図3(A)に示すように、第1実施例では、第1のグランドエリア22内のデバイス24と第2のグランドエリア23内のデバイス25とがそれぞれ1つである。そして各エリアの各デバイス24、25が、高速信号配線26により接続される。本実施例では、第1のグランドエリア22、第2のエリア23がプリント配線基板の同じ表面に設けられ、第1の実施形態に属している例を示す。第1の実施形態は、第1のグランドエリア22、第2のグランドエリア23が、複数のグランドの1つとそれぞれ接続し、それらが異なるグランドである場合である。また複数のグランドが、表面層に配置されたブリッジ27と、直接または高周波的に接続されている。なおブリッジ27と前記複数のグランドの電位とは異なっていても良い。
図3(B)〜(D)は、図3(A)のそれぞれ、A−A線、B−B線、C−C線における本実施例のプリント配線基板21の断面構造を説明するための図である。これらは図2と同様に、そのレイアウト構造を示すためのものであり、その厚さ、長さ、配線層数などは、実際のものとは一致していない。
第1のエリア22内の高速デバイス24からの高速信号配線26は、第1のグランドエリア22と第2のグランドエリア23と同表面のそれぞれのエリア内にグランドと絶縁されて設けられている。
この高速信号配線26は図3(C)に示すように、それぞれのエリア内において、その周りが誘電体40で覆われて絶縁された構造となっている。そして高速信号配線26は、図3(B)に示すように、第1のグランドエリア22と第2のグランドエリア23とが導体のブリッジ27で連結されている。図3(B)に示すように、このブリッジ27の一端の近傍で第1のグランドエリア22内での高速信号配線26はビア29と電気的に連結されている。そして、高速信号配線26は、このブリッジ27のプリント配線基板の層方向の隣接層に配線され伝送線路構造を形成する。図3(D)は図3(A)のC−C線における誘電層までの層の拡大断面図であり、また図3(E)は図3(A)のe部の拡大図である。この図に示すように、ビア29は高速信号配線26と電気的に接触する場所以外は、誘電体40で囲まれている。ビア29がブリッジ27に近接した部分に、e及び図3(E)に示す箇所に、ブリッジ27をグランドエリアと接続しない場合、内層の1つの電位領域(他の電位のエリア、たとえば電源層など)と接続するように、ビアを設けても良い。
本実施例に示すように、第1のグランドエリア22内のデバイス24はたとえばデジタルデバイス24であり、第2のグランドエリア23内に配設されているデバイス25は、たとえばアナログデバイスであってもよい。これは、他の実施例においても同様である。
(第2実施例)
次に図4を参照しながら、第1実施形態に属する第2実施例について説明する。
図4(A)は第1実施形態の第2実施例を説明するための図である。図4(B)は図4(A)におけるA部の拡大図である。本実施例では、同一のエリア内のデバイスの数が複数の、たとえば2個のデバイスによる高速信号配線26同士が、近接してレイアウトされる例を示す。そして複数存在するそれぞれの同一の第1のグランドエリア22内のデバイス24、24からの高速信号配線26の本数は、同一のエリア内でのデバイス24の数と同数である。第1のグランドエリア22内のそれぞれのデバイス24に対応して、それぞれの高速信号配線26により、第2のグランドエリア23内の対応するデバイス25と接続される。なお複数のグランドは、表面層に配置されたブリッジ27と、高周波的に接続されている。また第一の実施形態では、第1のグランドエリア22、第2のグランドエリア23のそれぞれが、複数のグランドの異なる1つと接続している場合である。またブリッジ27の電位と前記複数のグランドの電位とが異なっていても良い。
図4(A)に示すように、第1のグランドエリア22内の高速デバイス24からの高速信号配線26は、第1のグランドエリア22(第一のグランド)と第2のグランドエリア23(第二のグランド)と同じ表面に設けられている。高速信号配線26は、図4の(B)に示すように、その周りが誘電体40で覆われた構造となっている。また図4には図示しないが、近接している2つの高速信号配線26は、図3(C)と同様に第1のグランドエリア22あるいは第2のグランドエリア23と同じプリント配線基板の表面に設けられている。ただし、図3の(C)では、プリント配線基板の表面に第1のグランドエリア22と誘電体40を介して高速信号配線26が1つ存在するレイアウトとなっている。第2実施例では、高速信号配線26に、もう1つの高速信号配線26が誘電体40を介して近接してレイアウトされている。そして、この高速信号配線26は、誘電体40を介して、第1のグランドエリア22に囲まれたレイアウトとなっている。なお第2のグランドエリア23における、高速信号配線26の各々も同様にレイアウトされている。
このように本実施例では、第1のグランドエリア22内のデバイス24の1つと同じエリア内の他のデバイス24の高速信号配線26の各々が、誘電体40を介して近接してレイアウトされている例である。そしてそれぞれの第1のグランドエリア22内の高速信号配線26がブリッジ27の一端でそれぞれの各ビア29と各々電気的に連結されている。より詳細には、図4(B)に示すように、第1のグランドエリア22内で近接してレイアウトされた高速信号配線26の各々が、ブリッジ27の1端近傍に存在する、ビア29の各々と接続されている。そして各高速信号配線26の各々は、このブリッジ27のプリント配線基板の層方向の隣接層に伝送線路構造を形成し、このブリッジ27と電気的にそれぞれ独立して(すなわち導通しないで)配されている高速信号配線26のそれぞれとビア29を介して電気的に連結されている。そして、ブリッジ27の他端の近傍で連結された高速信号配線26のそれぞれと対応するビア29の各々とが連結され、それぞれの高速信号配線26の各々が、他のエリアである第2のエリア23内で、第1のエリア内の高速信号配線26の各々と同様に、誘電体40を介して近接してレイアウトされる。これらの近接した高速信号配線の周りは、図4(B)に示すように、第2のエリアで誘電体40に囲まれている。そしてこれらの第2のエリア23内での高速信号配線26の各々は、対応する各デバイス25の各々と連結される。本実施例でも、ブリッジ27の一端のビア29は、図4(B)に示すように、第1のエリアの各デバイス24の各々の出力線である高速信号配線26の各々と連結される部分以外、誘電体40で囲まれている。これらの隣接するビア29の各々は、一方が誘電体40を介して導体のブリッジ27で囲まれ、他方が第1エリア22または第2のエリア23で囲まれている。この隣接するビア29の各々は、図4(B)ではそれぞれ離間するようにレイアウトしている。この例では、それぞれのビア29が、離間する配置となっているが、この配置に本発明は限定されない。なお隣接している各ビア29の間に、他の層と接続する他のビアが設けられていても良い。
(第3実施例)
次に図5を参照しながら、第3実施例について説明する。本実施例も第1の実施形態に属するものであり、第1のグランド(第1のエリア)22と第2のグランドエリア23とが、ブリッジ27と同じ基板の表面層に存在する場合の例である。また前記同様、複数のグランドが、表面層に配置されたブリッジ27と、直接または高周波的に接続されている。
本第3実施例は上記した第1〜第2実施例の両方の要素が加わる例を示す。すなわち図5に示すように、同1エリア内にデバイスが複数存在し、そのうちの隣接する2つのデバイスの高速信号配線26の各々が隣接して設けられている。そして同一エリア内の隣接するデバイスと同じエリア内の隣接するデバイスの高速信号配線26が、隣接して設けられた高速信号配線26の各々と離間させて、レイアウトされている。
その他の、図5に示す実施例における説明は、前記第1〜第2実施例と同様であるので、説明を省略する。
本実施例でも、ブリッジ27の一端または他端にあるビア29が、内層の、ある電位に接続されるビアと、混在して(ただし電気的に独立して)レイアウトされていてもよい。
また本実施例の別の例を図6に示す。なお図6(B)、(C)は、図6(A)のそれぞれ、B−B線、C−C線における誘電体層までのレイアウトの構成を説明するためだけのものである。そのため、前記同様にこれらの図における厚さ、長さ、配線層数などは、図6(A)の拡大あるいは断面とは、一致しない。
この図6に示す別の例では、図6(B)に示すように、同エリア内の隣接するデバイス24の各々の高速信号配線26を近接して配線している。またこれらのデバイスに隣接する同エリア内のデバイス24の高速信号配線26を、これら近接した配線26の各々とに、離間させたレイアウトを採用している。すなわち図6に示す別の例では、隣接した高速信号配線26の各々と、離間させた高速信号配線26とが、交互に配置されるようにレイアウトされている。
第3実施例でも、図6(C)に示すように、高速信号配線26は、ある一つのグランドである第1のグランドエリア22を基準電位とするデバイス24と、他のグランドである第2のグランドエリア23を基準電位とするデバイス25(図示せず)が、高速信号配線26により接続されている。そして、各デバイス24からの高速信号配線26は、ビア29により、ブリッジ27の1端近傍でプリント配線基板の層方向にブリッジ27に隣接する配線層に配置されている高速信号配線26と接続され伝送線路構造を形成している。このプリント配線基板の層方向に対してブリッジ27に隣接する配線層に配線され伝送線路構造が形成された高速信号配線26は、ブリッジ27の他端近傍でビア29により、第2のグランドエリア23内の高速信号配線26と接続される構成となっている。その後、第2のグランドエリア内の高速信号配線26は、第1のグランドエリアのデバイス24と対応する第2のグランドエリア内のデバイス25に接続される。また図6(B)に示すように、第1のグランドエリア内では、高速信号配線26は、第1のグランドエリア22とは、誘電体40を介して設けられている。また、この高速信号配線26と多少離間して、高速信号配線26と近接した高速信号配線26がレイアウトされ、それと離間して、高速信号配線26が、レイアウトされている。このように、図6に示す例では、近接して高速信号配線26の各々を設ける例と、これに離間させた高速信号配線26とが、交互に配置されるようにレイアウトされている例を示す。換言すれば高速信号配線同士を近接させた隣の高速信号配線は離間させている。この図6に示す例における、高速信号配線26がプリント配線基板の層方向に対してブリッジ27に隣接する配線層に配置される例を図6(C)に示す。プリント配線基板の層方向に対してブリッジ27に隣接する配線層に配置され伝送線路構造が形成された高速信号配線26の各々は、図6(C)に例示するように、ブリッジ27の近傍に設けられるビア29の各々と、ほぼ同間隔に配置されている。
また図6(A)において、グランドエリア22内の高速信号配線26、グランドエリア22のデバイス24と対応した他のグランドエリア23における配置を省略している。この配置は、グランドエリア23内での対応するこれら高速信号配線26とデバイス24の配置と同様である。
第3実施例における図6に示す例では、高速信号配線26の1つが、隣接する高速信号配線26の各々と離間したレイアウトが交互に存在する例を挙げた。しかしながら本発明では、高速信号配線を複数近接させてレイアウトしたり、あるいは略等間隔に離間させて配線するのも、含まれる。
(第4実施例)
次に図7を参照しながら、第4実施例について説明する。図7(A)はブリッジ27以外でも高速信号配線26がブリッジ27付近の表面層以外の層に配線される構成例を示す図である。図7(B)は図7(A)のA−A線における断面構造を説明をするための図であり、図(C)はB−B線における断面構造を説明するための図である。
本第4実施例は、第1のエリア22内のデバイス24と第2のグランドエリア23内のデバイス25を接続する高速信号配線26が、プリント配線基板の層方向の隣接層に配線され伝送線路構造を形成している。第4実施例では高速信号配線26は表面層以外に配線されている。なお、本実施例では、高速信号配線26を2層目に配線された例を示したが、高速信号配線26は仕様によって特性インピーダンスが決まっており、この仕様にあわせて配線の特性インピーダンスの調整をおこなうことから2層目に限定されない。なお第4実施例も第一実施形態に属する例である。
第1実施形態における上記説明において、デバイス24、25とそれらの基準電位のグランドが同一面に存在する例を挙げて説明した。ただし、第1実施形態において、デバイス24およびデバイス25の少なくとも1つが同一面で無く、その反対面上に搭載されていても良い。たとえばプリント配線基板として2層配線基板とした場合、第1実施形態では、少なくともデバイスの1つが反対面に搭載された場合には、そのデバイスにおけるグランドはビアを介して接続される。
[第2実施形態]
次に本発明のプリント配線基板を、第2実施形態により、説明する。
本第2実施形態に示す例は発明の課題である一つのグランドから他のグランドへ伝わる伝導ノイズを抑制し、且つ、高速信号配線パターンのリターン電流の経路を確保させるための第二の解決手段である。内層あるいは反対側の面(裏面)に配置されたグランドは、表面層に配置したブリッジ27とビアを介して接続される。そして、ある一つのグランドを基準電位とするデバイス24と、他のグランドを基準電位とするデバイス25との間を電気的に接続する高速信号配線26は、図1に示すように、プリント配線基板の層方向の隣接層に配線され伝送線路構造を形成する。本実施形態でも第1実施形態と同様に、このブリッジ27にノイズ吸収体28を貼付することができるようにしている。このような第2実施形態によるプリント配線基板を、図8を参照しながら説明する。なお図8中、同一符号は、他の図と同一のものを示す。
図8は内層に複数のグランドを有するプリント配線基板の、そのグランドの配置例と、その対策例である。
また図8(B)は、図8(A)に示すA−A線図上、すなわち、デバイス24と高速信号配線26、これを内層に接続するビア29、内層の高速信号配線26、この内層に接続するビア29、高速信号配線26、デバイス25を通る線上で切断した断面図である。ただし、(B)は、プリント配線基板の断面層の構成を説明するためのものであり、その大きさ、厚みなどは、実際のものと異なっている。
本第2実施形態では、多層プリント配線基板31上にデバイス24、25が実装され、これらの各デバイス24、25は、ある一つのグランド(第1のグランドエリア22)を基準電位とするデバイス24と、他のグランド(第2のグランドエリア23)を基準電位とするデバイス25とを実装している。これらのデバイス24と25とは高速信号配線パターン26で接続されている。またデバイス24の基準電位であるグランドである第1のグランドエリア22と、デバイス25の基準電位となっているグランドである第2のグランドエリア23とは、内層あるいは反対面上に配置され、第1のグランドエリア22と、第2のグランドエリア23とは、ビア30を介して、表面層に配置したブリッジ27に電気的に接続されている。このブリッジ27上に、ノイズ吸収体28が貼付可能となっている。
本第2実施形態では、表面層がグランド以外の場合のものである。たとえば図8(B)に示すように、多層プリント配線基板31には、デバイス24、デバイス25が実装される。本実施形態のプリント配線基板では、ある一つのグランドを基準電位とするデバイス24のグランド(第1のグランドエリア)22と、他のグランドを基準電位とするデバイス25とのグランド(第2のグランドエリア)23は、多層プリント配線基板31のたとえば2層目に配置されている。ブリッジ27は、複数のグランドと直接または高周波的に接続されている。そしてプリント配線基板の層方向に対してブリッジ27に隣接する配線層に、高速信号配線26が配置され伝送線路構造を形成している。
このような構造にすることで、デバイス24側の領域で動作する周波数のグランドからの伝導ノイズが内層あるいは反対面のグランド(第1のエラー! リンクが正しくありません。エリア22)側から、グランド(第2のエラー! リンクが正しくありません。エリア23)に流れ込むのを、ブリッジ27と、ノイズ吸収体28に集中させることができる。
上述のノイズ集中により効率よく、ブリッジ27の表面層にノイズ吸収体28を配置したことにより、内層のグランドからの伝導ノイズを抑制することが可能となる。
図8に示した通りに、デバイス24と、デバイス25とは、表面層に設けられる高速信号配線26により接続されている。この高速信号配線26は、ブリッジ27の近傍に設けられている高速信号配線26のビア29を含めて、高速信号配線26を、プリント配線基板の層方向に対してブリッジ27に隣接する配線層に配置し、ブリッジ27とともに伝送線路構造が形成され、その特性インピーダンスが基板上の配線と整合したものとなっている。また図8(B)に示すように、第1のグランドである第1のグランドエリア22と第2のグランドである第2のグランドエリア23は内層(または反対面上)に配設されており、それぞれのグランドに接続される各デバイス24、25が表面層に実装可能になっている。各デバイス24、25のそれぞれのグランドへの電気的な接続は、ビアを介して行われる。また多層プリント配線基板31の内層に設けられている各グランドである第1のグランドエリア22、第2のエリア23は、ビアを介してブリッジ27と接続されている。なお高速信号配線26と、ビア29とが接続されるブリッジ27の近傍は、図3(E)または図4(B)に示すのと同様に、誘電体40で囲まれ、またこのブリッジ27と第1のエリア22または第2のグランドエリアは、ビアまたはビア30で接続されている。
本第2実施形態でも、図7に示すように、表面層にブリッジ27が配置されており、このブリッジ27には、ノイズ吸収体28が第1実施形態と同様に配置可能に構成されている。使用されるノイズ吸収体28の貼付方法、ノイズ吸収体の材料などは、第1実施形態と同様である。なお第1実施形態でも同様であるが、本実施形態でも、複数のグランドと、ブリッジとが異なる電位を有することができる。また第1〜第2実施形態において、グランドとブリッジとの電位とが異なる場合、ビア及びコンデンサを介して高周波的に直列接続される。
本第2実施形態でも第1実施形態と同様に、ブリッジ27付近でインピーダンス不整合による信号の反射の防止やリターン電流の経路を確保することが可能である。また、ノイズ吸収体28の比誘電率及び比透磁率が、高速信号配線パターンの特性に影響を与えることもなく、インピーダンス不整合を起すことなく信号品質を確保することができる。
上記した第1及び第2実施形態において、グランドを異にする2つのデバイス24、25間の接続を例にして、これらのグランドを電気的に接続する場合のグランドからの伝導ノイズの低減を図ることのできる本発明のプリント配線基板について説明した。しかしながら本発明では、異なるグランドの数は2に限定されない。すなわち本発明のプリント配線基板は複数のグランドに設けられる電子デバイス間相互のグランドからの伝導ノイズを低減するためのものである。本発明では、各グランドに存在するデバイスにより1つの閉回路が構成される各回路間のグランドからの伝導ノイズの、目的とする箇所のノイズのたとえばノイズ強度を減少できるように構成される。
すなわち本発明では、複数のグランドは、プリント配線基板の表面層、又は内層に配置されて存在し、前記複数のグランドをこのようなプリント配線基板の表面層に配置したブリッジ状の導体であるブリッジ27と接続している。このような複数のグランド間の一つのグランドを基準電位とするデバイス(第一のデバイス24)と、前記一つのグランドを除く他のグランドを基準電位とするデバイス(第2のデバイス25)とは、1つの閉回路が高速信号配線26によって形成される。この高速信号配線26は第1のデバイス24と第2のデバイス25間を電気的に接続するものである。また高速信号配線26は、図1に示すように、プリント配線基板の層方向の隣接層に配線され伝送線路構造を形成しており、前記ブリッジ27上にノイズ吸収体を貼付可能にしている。本発明で用いられるブリッジの幅、面積なども評価により適宜設定できることも前記第1実施形態と同様である。
本実施形態でも、前記した第1の電位を基準とするデバイス24と第2の電位を基準とするデバイス25同士が、電気回路における閉回路となれば、これらのデバイス24、25間におけるグランドからの伝導ノイズを削減できる効果を期待できる。
このようなグランドからの伝導ノイズを削減できるノイズ吸収体28は、特にデバイスの動作周波数周辺の周波数のノイズを削減するか否かを評価可能である。そして本発明では、必要に応じてノイズ吸収体を試験的に複数種の候補を挙げて全ての候補のノイズ吸収体を評価もでき、また場合によってはその候補の中の1つを選択して、ある特定の回路基板として用いることが、本発明によって実現可能である。
また本実施形態のように、異なるグランド上に配置されたデバイス間で高速信号伝送を行う場合でも、リターン電流の経路を確保するためのグランドパターン幅を広くすることができるため配線の伝送線路構造の特性インピーダンスをインピーダンスミスマッチ(インピーダンスの不整合)となることが無いように設計することが出来、高速信号配線26のパターンの信号品質を確保できる。また、通常、量産されるプリント配線基板を使用することができるためコストアップすることなく、高速信号配線26のパターンの信号品質を確保することができる。
また上記第1実施形態のより詳細な例である第1実施例〜第4実施例において、第1のグランド22を多層プリント配線基板の内層の1つにビアで接続可能なものとし、第2のグランド23を多層プリント配線基板の内層の1つにビアで接続するものとすると、これら第1実施例〜第4実施例は、それぞれ、第2実施形態における第5〜第8実施例となる。また、第1のグランド22または第2のグランド23の1つあるいは両方をブリッジが設けられる面と反対の面である裏面に設けることもでき、本発明は、このような態様も含んでいることは、言うまでもない。さらに本発明では、高速信号配線26をブリッジ27が設けられる面と反対側の面あるいは内層に設け、表面に設けられるブリッジ27の直下に高速信号配線26を配置するという態様も含んでいる。この例を第4実施例で示した。
21 プリント配線基板
22 第1のグランドエリア
23 第2のグランドエリア
24 デバイス(第1のグランドエリアを基準電位とするデバイス)
25 デバイス(第2のグランドエリアを基準電位とするデバイス)
26 高速信号配線パターン
27 ブリッジ状の導体
28 ノイズ吸収体
29 高速信号配線のビア
30 グランドのビア
31 多層プリント配線基板
40 誘電体
特開平09−199818号公報 特開2006−245081号公報

Claims (10)

  1. 表面層に配置されノイズ吸収体がその上に配されたブリッジに複数のグランドが直接または高周波的に接続され、前記複数のグランドの一つを基準電位とする第1のデバイスと、前記第1のデバイスのグランド以外の前記複数のグランドの1つを基準電位とする第2のデバイスとを連結する高速信号配線がプリント配線基板の層方向の隣接層に配線され伝送線路構造を形成することを特徴とするプリント配線基板。
  2. 前記ノイズ吸収体は、前記ブリッジ上に着脱自在に設けられることを特徴とする請求項1に記載のプリント配線基板。
  3. 前記ノイズ吸収体は、前記ブリッジ上に固定して設けられることを特徴とする請求項1に記載のプリント配線基板。
  4. 前記複数のグランドとブリッジは異なる電位を有することを特徴とする請求項1〜3のいずれかに記載のプリント配線基板。
  5. 前記ノイズ吸収体は前記ブリッジと隙間無く密着してグランドからの伝導ノイズを減少させるものであることを特徴とする請求項1〜4のいずれかに記載のプリント配線基板。
  6. 前記ノイズ吸収体は磁性吸収体であることを特徴とする請求項1〜5のいずれかに記載のプリント配線基板。
  7. 前記複数のグランドの少なくとも1つが前記プリント配線の内層に配置され該グランドが前記ブリッジと電位が異なる場合、該内層と、前記表面層に配置されるブリッジとは、ビア及びコンデンサを介して高周波的に直列接続され、
    前記複数のグランドの少なくとも1つが前記プリント配線の表面層に配置され該グランドが前記ブリッジと電位が異なる場合、該表面層に配置されるブリッジとは、コンデンサを介して高周波的に直列接続されることを特徴とする請求項1〜6のいずれかに記載のプリント配線基板。
  8. 前記ノイズ吸収体は、前記ブリッジ上に粘着剤により着脱自在に設けられることを特徴とする請求項2に記載のプリント配線基板。
  9. 前記高速信号配線は、前記ブリッジ状の導体の一端の近傍に設けられたビアを含め前記ブリッジのプリント配線基板の層方向の隣接層に配線されブリッジとともに伝送線路構造を形成しその特性インピーダンスが基板上の配線と整合したものとすることを特徴とする請求項1〜8のいずれかに記載のプリント配線基板。
  10. 前記複数のグランドは2つであり、該グランドの1つはデジタル回路であり、該グランドの残りがアナログ回路であることを特徴とする請求項1〜9のいずれかに記載のプリント配線基板。
JP2010055764A 2010-03-12 2010-03-12 プリント配線基板 Expired - Fee Related JP5402737B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010055764A JP5402737B2 (ja) 2010-03-12 2010-03-12 プリント配線基板
US13/064,174 US8605448B2 (en) 2010-03-12 2011-03-09 Printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010055764A JP5402737B2 (ja) 2010-03-12 2010-03-12 プリント配線基板

Publications (2)

Publication Number Publication Date
JP2011192715A true JP2011192715A (ja) 2011-09-29
JP5402737B2 JP5402737B2 (ja) 2014-01-29

Family

ID=44559798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010055764A Expired - Fee Related JP5402737B2 (ja) 2010-03-12 2010-03-12 プリント配線基板

Country Status (2)

Country Link
US (1) US8605448B2 (ja)
JP (1) JP5402737B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015068225A1 (ja) * 2013-11-06 2015-05-14 株式会社日立製作所 信号伝送回路及びプリント基板

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103635011A (zh) * 2012-08-28 2014-03-12 鸿富锦精密工业(深圳)有限公司 电路板及扩展座
CN103607847A (zh) * 2013-11-20 2014-02-26 四川九洲电器集团有限责任公司 一种用于射频印制板的地平面与压条相结合的隔离方式
CN203912330U (zh) * 2014-06-26 2014-10-29 京东方科技集团股份有限公司 Pcb板及电子装置
KR102469292B1 (ko) 2015-11-25 2022-11-22 삼성전자주식회사 무선 전력 송신기 및 무선 전력 수신기
CN106209122A (zh) * 2016-07-18 2016-12-07 孙海华 发射机的射频一体化结构
KR102399821B1 (ko) * 2017-03-28 2022-05-19 삼성전자주식회사 커넥터 및 서로 다른 전위의 그라운드들을 포함하는 pcb 및 이를 포함하는 전자 장치
US11227834B2 (en) * 2020-01-29 2022-01-18 Seagate Technology Llc Package grounding system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340630A (ja) * 1998-05-28 1999-12-10 Mitsubishi Electric Corp プリント配線基板
JP2001284828A (ja) * 2000-04-03 2001-10-12 Onkyo Corp プリント基板
JP2006086825A (ja) * 2004-09-16 2006-03-30 Seiko Epson Corp 多層配線基板,及び、信号安定化方法
JP2008130584A (ja) * 2006-11-16 2008-06-05 Mitsubishi Electric Corp プリント基板の電磁ノイズ対策構造
JP2009099895A (ja) * 2007-10-19 2009-05-07 Fdk Corp ノイズ対策用フェライトシート

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3666967B2 (ja) 1996-01-12 2005-06-29 キヤノン株式会社 グランド間接続構造
US7355413B2 (en) * 2005-01-31 2008-04-08 Ricoh Company, Ltd. Testing method/arrangement measuring electromagnetic interference of noise in a to-be-tested printed circuit board
JP2006209590A (ja) * 2005-01-31 2006-08-10 Ricoh Co Ltd 電磁界解析装置および解析方法、ならびに解析プログラム
JP4626339B2 (ja) 2005-03-01 2011-02-09 日本電気株式会社 プリント基板、デジタルアナログ混成回路およびシールドパターン
JP4921769B2 (ja) * 2005-10-25 2012-04-25 株式会社リコー プリント配線基板、プリント配線基板におけるインピーダンス調整方法、電子機器および画像形成装置
JP2007158243A (ja) 2005-12-08 2007-06-21 Ricoh Co Ltd 多層プリント回路基板
US7598747B2 (en) * 2006-01-27 2009-10-06 Ricoh Company, Ltd. Noise injection apparatus for printed circuit board
JP5034095B2 (ja) * 2007-07-13 2012-09-26 株式会社リコー プリント配線基板および電子装置
DE102008031228B4 (de) * 2008-07-03 2013-07-18 Stabilus Gmbh Antriebseinrichtung
JP2010141274A (ja) * 2008-12-15 2010-06-24 Fujitsu Ten Ltd ノイズ吸収装置
KR101566410B1 (ko) * 2009-04-10 2015-11-06 삼성전자주식회사 그라운드 임피던스를 이용하여 패키지에서의 전력 잡음을 제거한 반도체 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340630A (ja) * 1998-05-28 1999-12-10 Mitsubishi Electric Corp プリント配線基板
JP2001284828A (ja) * 2000-04-03 2001-10-12 Onkyo Corp プリント基板
JP2006086825A (ja) * 2004-09-16 2006-03-30 Seiko Epson Corp 多層配線基板,及び、信号安定化方法
JP2008130584A (ja) * 2006-11-16 2008-06-05 Mitsubishi Electric Corp プリント基板の電磁ノイズ対策構造
JP2009099895A (ja) * 2007-10-19 2009-05-07 Fdk Corp ノイズ対策用フェライトシート

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015068225A1 (ja) * 2013-11-06 2015-05-14 株式会社日立製作所 信号伝送回路及びプリント基板
JP6031198B2 (ja) * 2013-11-06 2016-11-24 株式会社日立製作所 信号伝送回路及びプリント基板
JPWO2015068225A1 (ja) * 2013-11-06 2017-03-09 株式会社日立製作所 信号伝送回路及びプリント基板
US9836429B2 (en) 2013-11-06 2017-12-05 Hitachi, Ltd. Signal transmission circuit and printed circuit board

Also Published As

Publication number Publication date
US20110222247A1 (en) 2011-09-15
US8605448B2 (en) 2013-12-10
JP5402737B2 (ja) 2014-01-29

Similar Documents

Publication Publication Date Title
JP5402737B2 (ja) プリント配線基板
JP4916300B2 (ja) 多層配線基板
EP2654387B1 (en) Printed circuit board
JP4736988B2 (ja) 多層プリント基板
JP5694251B2 (ja) Ebg構造体および回路基板
JP2009021511A (ja) プリント配線基板および電子装置
JP6674824B2 (ja) 多層基板回路モジュール、無線通信装置およびレーダ装置
JP2014165424A (ja) 電子回路および電子機器
JP2007035710A (ja) 多層プリント配線板
JP4660738B2 (ja) プリント配線板及び電子機器
JP6611555B2 (ja) プリント回路板及び電子機器
JP2017034115A (ja) プリント基板
JP2004265929A (ja) 高周波多層プリント基板
US20140132371A1 (en) Noise suppression device and multilayer printed circuit board carrying same
US8125794B2 (en) Multilayer printed wiring board and electronic device using the same
JP2005123520A (ja) プリント配線板
JP2007335618A (ja) プリント回路基板
US8848386B2 (en) Electronic circuit
JP4893114B2 (ja) 多層配線基板
JP4957543B2 (ja) プリント回路基板
JPH11145569A (ja) プリント配線板及びその設計方法
JP2010062180A (ja) 多層プリント配線板
JP2007158243A (ja) 多層プリント回路基板
JP2009010273A (ja) プリント配線板の電源ノイズフィルタ構造
JP6425632B2 (ja) プリント基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130118

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130912

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131014

LAPS Cancellation because of no payment of annual fees