JP6031198B2 - 信号伝送回路及びプリント基板 - Google Patents
信号伝送回路及びプリント基板 Download PDFInfo
- Publication number
- JP6031198B2 JP6031198B2 JP2015546193A JP2015546193A JP6031198B2 JP 6031198 B2 JP6031198 B2 JP 6031198B2 JP 2015546193 A JP2015546193 A JP 2015546193A JP 2015546193 A JP2015546193 A JP 2015546193A JP 6031198 B2 JP6031198 B2 JP 6031198B2
- Authority
- JP
- Japan
- Prior art keywords
- ground
- signal
- layer
- holes
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
Description
本発明は、高速信号用面付けコネクタが実装される基板を信号伝送路とする信号伝送回路及びプリント基板に関するものである。
近年、インタフェースの信号は伝送速度の高速化が進んでいる。例えばSAS(Serial Attached Small Computer System Interface)において、ANSI(米国規格協会)にて規格制定されているもので最大の信号伝送速度は、初期規格であるSAS−1では3Gbpsであるのに対し、現在主流のSAS−2で6Gbpsであり、最新規格のSAS−3においては12Gbpsである。
また、PCI Express(Peripheral Component Interconnect Express)において、PCI−SIG(PCI Special Interest Group)にて規格制定されているもので最大の信号伝送速度は、初期規格であるGen1では2.5Gbps、現在主流のGen2では5Gbps、Gen3では8Gbpsであり、現在規格制定中のGen4では16Gbpsである。
また、DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory)において、JEDEC(半導体技術協会)にて規格制定されているもので最大の信号伝送速度は、旧世代のDDR2では1066Mbpsであるのに対し、現在主流のDDR3で2133Mbpsであり、最新規格のDDR4においては3200Mbpsが予定されている。
このような信号伝送速度の高速化を実現するためには、信号電流経路に対してリターン電流が流れるグランドのリターン電流経路を用意し、適切な特性インピーダンスを得られるように、信号電流経路とリターン電流経路との電磁的結合を制御することで、信号伝送品質を確保する必要性がより一層大きくなっている。このことから、信号品質の確保のためには、信号電流経路に沿ってリターン電流経路が存在した伝送系の設計を行うことが特に重要である。
信号電流経路に沿ったリターン電流経路を確保することを目的とした従来の技術は、例えば、特許文献1に記載されているものが知られている。特許文献1に記載されているリターン電流経路確保の方法は、複数のグランド層間を多数のスルーホールで接続し、信号配線に隣接したグランド層が途中で途切れた実装条件の場合でも、スルーホールを介してその他のグランド層へのリターン電流の迂回経路を設けることで、リターン電流が分断されることを回避する方法である。
しかし、迂回経路が確保されていた場合でも、近年のより一層の伝送速度の高速化に伴い、信号の波長が短くなってきており、リターン電流の迂回分の長さ自体が信号品質へ与える影響を無視できなくなってきている。
具体的には、近年の信号伝送速度の高速化に伴い、従来、高速伝送専用として開発された部品でさえ、そのミクロな実装構造によるリターン電流の迂回が、伝送信号の品質に影響を与える場合がある。以下、高速信号伝送用の面付けコネクタを従来技術で基板に実装した場合に生じるリターン電流の迂回と、それによる影響を図面を用いて説明する。
高速信号伝送用の面付けコネクタとしては、例えば、SASコネクタなどが挙げられる。また、高速信号伝送用の面付けコネクタを用いた伝送系で代表的なものは、SAS、PCI Express、DDR SDRAMなどにおける、デバイスとコントローラとを結ぶ伝送系などが挙げられる。
図6は、ANSIにて規格制定されているSASコネクタのピン配置の一部を示すピン配置構成図である。図6において、SASコネクタの高速信号に関係するピンは、信号ピン(ピン番号S2、S3、S5、S6、S9、S10、S12、S13)が8ピン、グランドピン(ピン番号S1、S4、S7、S8、S11、S14)が6ピンの計14ピンが存在する。
図7は、PCI−SIGにて規格制定されているPCI Expressコネクタのピン配置の一部を示すピン配置構成図である。図7において、高速信号に関係するピンはレーン数によって異なるが、ピン数が最も少ない1レーンコネクタの場合、例えば、信号ピン(ピン番号14Side B、15Side B、16Side A、17Side A)が4ピン、グランドピン(ピン番号13Side B、16Side B、15Side A、18Side A)が4ピンの計8ピンが存在する。
図8は、JEDECにて規格制定されているDDR3コネクタのピン配置の一部を示すピン配置構成図である。図8において、DDRコネクタにおける一部のピンは、信号ピン(ピン番号3、4、6、7、9、10、12、13、15、16)が10ピン、グランドピン(ピン番号2、5、8、11、14)が5ピン存在する。なお、DDR3コネクタの全ピン数は240ピンであり、DDR4コネクタの全ピン数は288ピンである。
コントローラとデバイス間の接続の一例として,図9に、HDD(Hard Disk Drive)とコントローラ間の伝送系の概略図を示す。図9において、プリント基板100上には、メス側コネクタ150とコントローラ400が搭載されている。メス側コネクタ150はオス側コネクタ160に接続されており、オス側コネクタ160には、HDD基板200が接続されている。HDD基板200には、入出力チップ300と出力回路301が搭載されている。コントローラ400には、入力回路401が搭載されていると共に、信号処理回路および出力回路(いずれも図示せず)等が搭載されている。
ここで、コントローラ400とデバイス(HDD)との間でデータの授受が行われる場合、例えば、デバイス(HDD)からコントローラ400に信号が伝送される場合、入出力チップ300内部の出力回路301から出力される信号は、HDD200上の配線、オス側コネクタ160およびメス側コネクタ150を経由し、基板100上のスルーホール、内層信号層配線を通過した後、コントローラ400内部の入力回路401に到達する。
図10は、図9に示す伝送系のうち点線Cで囲った箇所を拡大した斜視図である。なお、図10では、簡略化の為、コネクタピンとして、信号ピンが2ピン、グランドピンが2ピンの計4ピンのみのものが示されている。実際のコネクタとしては、図6から図8に示すものが用いられる。
図10において、オス側コネクタ160は、グランドピン1p、1Pと、差動信号ピン2p、2Pを有しており、オス側コネクタ160の一部が、メス側コネクタ150内に着脱自在に挿入されている。メス側コネクタ150は、プリント基板100上に搭載されている。プリント基板100上には、部品接合パターン(以下、パッドと称する。)のうち、グランド用部品接合パターン(以下、グランドパッドと称する。)1a、1Aと、信号用部品接合パターン(以下、信号パッドと称する。)2a、2Aが配置され、グランドパッド1a、1A上には、グランドピン1q、1Qが半田付けされ、信号パッド2a、2A上には、差動信号ピン2q、2Qが半田付けされ、メス側コネクタ150が面付けコネクタとして構成される。
グランドパッド1a、1Aは、プリント基板100に配置された配線1b、1B、グランドスルーホール1c、1Cを介してグランド層(図示せず)に接続される。信号パッド2a、2Aは、プリント基板100に配置された配線2b、2B、信号スルーホール2c、2Cを介して内層信号層配線20、21に接続される。また、グランドピン1q、1Qは、オス側コネクタ160とメス側コネクタ150とが結合された際に、オス側コネクタ160のグランドピン1p、1Pに接続される。差動信号ピン2q、2Qは、オス側コネクタ160とメス側コネクタ150とが結合された際に、オス側コネクタ160の差動信号ピン2p、2Pに接続される。
ここで、HDD基板200上の出力回路301から出力された差動信号が、オス側コネクタ160を介してプリント基板100に伝送するときに、その電流が理想的な経路で流れた場合、信号電流は、信号電流経路6j、6Jに沿って流れ、リターン電流は、リターン電流経路5j、5Jに沿って流れる。
このように、信号電流経路6j、6Jに対して、リターン電流が流れるリターン電流経路5j、5Jを用意し、適切な特性インピーダンスを得られるよう、信号電流経路6j、6Jとリターン電流経路5j、5Jとの間の電磁的結合を制御することで、信号伝送品質を確保することができる。
しかしながら、信号伝送速度の高速化に伴い、従来は問題とならなかったリターン電流の迂回路が顕在化し、信号品質に影響を与える場合がある。その現象を以下で説明する。
図11は、従来構造の面付けパッドが配置されたプリント基板の要部平面図である。図11Aは、図11の直線Aに沿ったxz平面方向の垂直断面図である。図11Bは、図11の直線Bに沿ったxz平面方向の垂直断面図である。
図11において、メス側コネクタ150の差動信号ピン2q、2Qに接続される信号パッド2a、2Aは、配線2b、2Bを介して信号スルーホール2c、2Cに接続される。信号スルーホール2c、2Cは、図11Aに示すように、内層信号層配線20に接続される。同様に、メス側コネクタ150のグランドピン1q、1Qに接続されるグランドパッド1a、1Aは、配線1b、1Bを介してグランドスルーホール1c、1Cに接続される。グランドスルーホール1c、1Cは、図11Bに示すように、グランド層10、11に接続される。
図11と図11A及び図11Bに示される各部品の寸法は、一般的な例として以下の値に設定されている。グランドパッド1a、1Aと信号パッド2a、2Aの大きさは、x方向が3mmで、y方向が0.65mmであり、各パッドのy方向におけるピッチは、1.27mmである。グランドパッド1a、1Aと信号パッド2a、2Aから引き出される配線1b、1B、2b、2Bは、配線幅が、0.5mmで、配線長さが、0.85mmである。内層信号層配線20は、配線幅が、0.1mmで、配線長さが、0.23mmである。グランドパッド1a、1Aと、その直下でグランドパッド1a、1Aに隣接したグランド層10間の絶縁層厚は、0.175mmであり、内層信号層配線20と、その直下で内層信号層配線20に隣接したグランド層11間の絶縁層厚は、0.107mmである。プリント基板100の板厚は、4.6mmであり、グランドスルーホール1c、1Cと信号スルーホール2c、2Cの仕上がり径は、0.3mmである。
図11Aにおいて、信号が信号ピン2qから内層信号層配線20に向かって伝送する場合、信号ピン2qと内層信号層配線20とを結ぶ信号電流経路6kが形成される。この信号電流経路6kに対する理想的なリターン電流経路は、図11Bに示す、グランド層11とグランドパッド1aを結ぶ経路となる。
しかし、信号パッド2a、2Aとグランドパッド1a、1Aとの距離よりも、信号パッド2a、2Aとグランド層10との距離の方が短いので、信号パッド2a、2Aとグランドとの電磁的結合は、信号パッド2a、2Aとグランドパッド1a、1Aとの電磁的結合よりも、信号パッド2a、2Aとグランド層10との電磁的結合の方が強くなる。このため、図11Aに示すように、信号パッド2aに信号電流が流れた場合、リターン電流が、信号パッド2aの直下で隣接するグランド層10内を、リターン電流経路5sに沿って流れようとする。
しかし、グランド層10内を、リターン電流経路5sに沿って流れるリターン電流は、最終的にはグランドピン1qまで到達しなければならないため、図11Bに示すように、グランドパッド1a端部直下のグランド層10内で折り返し、グランドスルーホール1c直下のグランド層10内まで戻るリターン電流経路5tを流れ、その後、グランドスルーホール1c、配線1b、グランドパッド1a、グランドピン1qを結ぶリターン電流経路5kを流れる。即ち、リターン電流は、リターン電流経路5u、5s、5t、5kに沿って流れ、リターン電流経路5s、5tがリターン電流の迂回経路となる。
なお、グランド層10におけるリターン電流経路5sは、図11Aに示すように、信号パッド2a直下を流れるのが実際であるが、リターン電流の迂回経路を分かりやすくするために、図11Bでは、リターン電流経路5sを、便宜的に一点鎖線で示してある。
ここで、リターン電流が、リターン電流の迂回経路となるリターン電流経路5s、5t(合計長さ=約7.5mm)を通過した時間は、50ps程度であり、50psを1/2波長とする10GHz付近に共振が発生することが推定できる。
上記の現象を確認するために、図11と図11A及び図11Bの実装条件が適用された面付けパッドと、図11と図11A及び図11Bに示す基板の全ての領域を含むものを従来モデルとして、この従来モデルにおける信号パッド2a、2Aから内層信号層配線20、21までの差動信号透過特性(以下、Sdd21と称する。)を3次元電磁界シミュレータ(Ansys社HFSS)にて計算した。この従来モデルの各寸法は、図11に示される面付けパッドの値である。
従来モデルのシミュレーション結果を、図2の特性カーブ500(破線)で示す。図2に示されるシミュレーション結果から、差動信号には、10GHz付近に共振点が存在していることが分かる。この際、上記の推定の通り、リターン電流の迂回経路となるリターン電流経路5s、5tが、差動信号の10GHz付近で共振点が生じる主要因となっていることが確認できる。信号の伝送速度が高速化するに伴い、この共振が、信号の伝送品質に与える影響が大きくなる。
以上のように、高速信号用面付けコネクタの信号パッド2a、2Aに差動信号が流れ、グランドパッド1a、1Aにリターン電流が流れる際に、リターン電流経路がグランドに形成される過程で、リターン電流経路の中にリターン電流の迂回経路が形成され、この迂回経路の長さが長くなると、信号伝送速度の高速化に伴って信号の伝送品質へ与える影響が大きくなるという課題がある。
本発明の目的は、リターン電流の迂回経路の長さを短くすることによって、信号の伝送特性を改善することができる信号伝送回路及びプリント基板を提供することである。
前記目的を達成するために、本発明は、信号伝送路に対する、リターン電流伝送路を、基板表面層上に形成されたグランドパッドと、前記グランドパッドに接続される複数のグランドスルーホールとから構成し、前記複数のグランドスルーホールを、前記信号伝送路中の信号スルーホールに隣接して配置されるグランドスルーホールと、当該グランドスルーホールに対して前記グランドパッドを間にして反対側に配置される、少なくとも1以上のグランドスルーホールから構成したことを特徴とする。
本発明によれば、リターン電流の迂回経路の長さを短くすることによって、信号の伝送特性を改善することができる。
以下、本発明の実施例を図面に基づいて説明する。なお、実施例では、1箇所の信号パッドに対し、1箇所のグランドパッドを備えている例を示したが、信号パッドとグランドパッドを少なくとも1箇所以上備える基板であれば、本発明は適用できる。また、信号は差動信号を例としているが、差動信号、シングルエンド信号を問わず、本発明は適用できる。
図1は、本発明に係る高速信号用面付けコネクタが実装されるプリント基板の要部平面図である。図1Aは、図1の直線Aに沿ったxz平面方向の垂直断面図である。図1Bは、図1の直線Bに沿ったxz平面方向の垂直断面図である。
図1において、プリント基板100は、高速信号用面付けコネクタとして、例えば、メス側コネクタ150(図9参照)が実装されるプリント基板として構成される。プリント基板100の基板表面層上には、面付けコネクタパッドとして、長方形形状のグランドパッド1a、1Aと長方形形状の信号パッド2a、2Aがx方向に沿って、互いに平行になって配置されている。グランドパッド1a、1A上には、グランドピン1q、1Qの一端が半田付けされ、信号パッド2a、2A上には、差動信号ピン2q、2Qの一端が半田付けされている。また、プリント基板100の基板表面層上には、配線1b、1B、2b、2B、1d、1Dがx方向に沿って配置されていると共に、グランドスルーホール1c、1C、1e、1Eと信号スルーホール2c、2Cがx方向に沿って配置されている。さらに、プリント基板100には、グランドスルーホール1c、1C、1e、1Eと信号スルーホール2c、2Cが、z方向に沿って形成されている。
グランドパッド1a、1Aは、x方向における一端側が、グランドパッド1a、1Aに対してx軸正方向の配線1b、1Bとグランドスルーホール1c、1Cを介して、基板内層中のグランド層10、11(図1B参照)に接続され、x方向における他端側が、グランドパッド1a、1Aに対してx軸負方向の配線1d、1Dとグランドスルーホール1e、1Eを介して、基板内層中のグランド層10、11(図1B参照)に接続される。即ち、長方形形状のグランドパッド1a、1Aは、長手方向の一端側が、配線1b、1Bとグランドスルーホール1c、1Cを介してグランド層10、11に接続され、長手方向の他端側が、配線1d、1Dとグランドスルーホール1e、1Eを介してグランド層10、11に接続される。
この際、グランドパッド1a、1Aの長手方向の他端側(x軸負方向の端部側)に、複数の配線を接続し、各配線を複数のグランドスルーホールにそれぞれ接続し、各グランドスルーホールを絶縁層中のグランド層に接続する構造を採用することもできる。即ち、信号スルーホール2c、2Cに隣接してグランドスルーホール1c、1Cを配置すると共に、グランドスルーホール1c、1Cに対してグランドパッド1a、1Aを間にして反対側に配置されるグランドスルーホールとして、グランドスルーホール1e、1Eの他に、1以上のグランドスルーホールを配置することもできる。このように、グランドパッド1a、1Aには、1箇所あたり、少なくとも2方向の配線1b、1B、1d、1Dが引き出し配線として接続される。
信号パッド2a、2Aは、プリント基板100に配置された配線2b、2B、信号スルーホール2c、2Cを介して内層信号層配線20に接続される(図1A参照)。また、グランドピン1q、1Qは、オス側コネクタ160とメス側コネクタ150とが結合された際に、オス側コネクタ160のグランドピン1p、1Pに接続される(図10参照)。差動信号ピン2q、2Qは、オス側コネクタ160とメス側コネクタ150とが結合された際に、オス側コネクタ160の差動信号ピン2p、2Pに接続される(図10参照)。
図1と図1A及び図1Bにおける各部品の寸法は、一般的な例として以下の値に設定されている。グランドパッド1a、1Aと信号パッド2a、2Aの大きさは、x方向が3mmで、y方向が0.65mmであり、グランドパッド1a、1Aと信号パッド2a、2Aのy方向におけるピッチが1.27mmである。グランドスルーホール1c、1e間の距離L及びグランドスルーホール1C、1E間の距離Lは5.0mmである。グランドパッド1a、1Aと信号パッド2a、2Aを基準に、x軸正方向に引き出された配線1b、1B、2b、2Bの配線幅は0.5mmで、配線1b、1B、2b、2Bの長さは0.85mmである。グランドパッド1a、1Aを基準に、x軸負方向に引き出された配線1d、1Dの配線幅は0.5mmで、配線1d、1Dの配線長さは1.15mmである。内層信号層配線20の配線幅は0.1mmで、内層信号層配線20の配線長さは0.23mmである。内層信号層配線20は、配線幅が、0.1mmで、配線長さが、0.23mmである。グランドパッド1a、1Aと、その直下でグランドパッド1a、1Aに隣接したグランド層10間の絶縁層厚は、0.175mmであり、内層信号層配線20と、その直下で内層信号層配線20に隣接したグランド層11間の絶縁層厚は、0.107mmである。プリント基板100の板厚は、4.6mmであり、グランドスルーホール1c、1Cと信号スルーホール2c、2Cの仕上がり径は、0.3mmである。
図1Aにおいて、差動信号が、差動信号ピン2qから内層信号層配線20に向かって伝送する場合、差動信号ピン2qと内層信号層配線20とを結ぶ信号電流経路6kが信号伝送路として形成される。この信号電流経路6kに対する理想的なリターン電流経路は、図1Bに示す、グランド層11とグランドパッド1aを結ぶリターン電流伝送路となる。
しかし、信号パッド2a、2Aとグランドパッド1a、1Aとの距離(y方向における距離)よりも、信号パッド2a、2Aとグランド層10との距離(z方向の距離)の方が短いので、信号パッド2a、2Aとグランドとの電磁的結合は、信号パッド2a、2Aとグランドパッド1a、1Aとの電磁的結合よりも、信号パッド2a、2Aとグランド層10との電磁的結合の方が強くなる。このため、図1Aに示すように、信号パッド2aに信号電流が流れた場合、リターン電流が、信号パッド2aの直下で隣接するグランド層10内を、リターン電流経路5sに沿って流れようとする。
しかし、グランド層10内を、リターン電流経路5sに沿って流れるリターン電流は、最終的にはグランドピン1qまで到達しなければならないが、図1Bに示すように、グランド層10内でグランドスルーホール1c、1Cまで折り返すことなく、グランドスルーホール1e直下のグランド層10と、グランドスルーホール1eと、配線1d及びグランドパッド1aを結ぶリターン電流経路5vに沿って流れ、その後、グランドパッド1aとグランドピン1qとを結ぶリターン電流経路5wに沿って流れる。この結果、リターン電流は、図1Bに示すように、リターン電流経路5u、5s、5v、5wを実際のリターン電流伝送路として流れるので、リターン電流の迂回経路を短くすることができ、結果として、リターン電流の迂回を低減することができる。
なお、グランド層10におけるリターン電流経路5sは、図1Aに示すように、信号パッド2a直下を流れるのが実際であるが、リターン電流の迂回経路を分かりやすくするために、図1Bでは、リターン電流経路5sを、便宜的に一点鎖線で示してある。
このように、グランドパッド1a、1Aには、グランドパッド1a、1A直下のグランド層10、および内層信号層配線20に隣接したグランド層11に接続されるグランドスルーホールとして、グランドスルーホール1c、1Cに加えて、グランドスルーホール1e、1Eが接続され、リターン電流の迂回経路が短くなり、結果として、リターン電流の迂回を低減できるので、差動信号の伝送特性を改善することができる。
上記の効果を確認するために、図1と図1A及び図1Bの実装条件が適用された面付けパッドと、図1と図1A及び図1Bに示す基板の全ての領域を含むものをモデルとして、このモデルにおける信号パッド2a、2Aから内層信号層配線20、21までのSdd21(差動信号透過特性)を3次元電磁界シミュレータ(Ansys社HFSS)にて計算した。このモデルの各寸法は、図1に示される面付けパッドの値である。
本実施例におけるシミュレーション結果を図2に示す。図2において、特性カーブ(実線)600は、実施例1でのシミュレーション結果であり、特性カーブ(破線)500は、従来例でのシミュレーション結果である。従来例では、差動信号の10GHz付近に−28dB程度の共振が存在しているが、本実施例では、差動信号の共振周波数は16GHz付近に移動し、その絶対値は−16dB程度まで低減している。これは、従来例のものと比べ、本実施例のものは、より速い信号伝送速度まで対応可能であることを示している。
本実施例によれば、グランドパッド1a、1Aに、グランドパッド1a、1A直下のグランド層10に接続されるグランドスルーホールとして、グランドスルーホール1c、1Cに加えて、グランドスルーホール1e、1Eを接続し、リターン電流の迂回経路を短くし、リターン電流の迂回を低減したので、Sdd21を改善することができる。
図3は、本発明の第2実施例を示す図であって、高速信号用面付けコネクタが実装されるプリント基板の要部平面図である。図3において、プリント基板100上には、面付けコネクタパッドとして、第1実施例と同様に、面付けコネクタパッドとして、長方形形状のグランドパッド1a、1Aと長方形形状の信号パッド2a、2Aがx方向に沿って、互いに平行になって配置され、グランドパッド1a、1A上には、グランドピン1q、1Qの一端が半田付けされ、信号パッド2a、2A上には、差動信号ピン2q、2Qの一端が半田付けされている。この際、本実施例は、グランドスルーホール1c、1e間の距離Lと、グランドスルーホール1C、1E間の距離Lを調整可能に構成したものであり、他の構成は、第1実施例と同様である。
ここで、グランドスルーホール1c、1e間及びグランドスルーホール1C、1E間の距離Lを変化させて、信号(差動信号)の伝送特性を3次元電磁界シミュレータ(Ansys社HFSS)でシミュレーションしたところ、図4に示す結果が得られた。
図4において、特性カーブ700は、L=4.35mmの場合のシミュレーションの結果、特性カーブ710は、L=5.00mmの場合のシミュレーション結果、特性カーブ720は、L=6.00mmの場合のシミュレーション結果、特性カーブ730は、L=8.00mmの場合のシミュレーション結果である。
図4に示すシミュレーション結果から、Lの値が小さくなるに従って、共振点での周波数およびSdd21が高くなっており、信号の伝送特性が改善していることが分かる。
ここで、各特性カーブ710〜730のSdd21共振点から2GHz程度低い周波数が、信号を伝送できる周波数の上限であると考えた。このとき、コネクタを通す信号の基本周波数Fの2倍高調波が共振の影響を回避するためのF[GHz]とグランドスルーホール間の距離L[mm]との関係を図5に示す。
図5において、L=4.35mmの場合、コネクタを通す信号の基本周波数Fは、約8.1[GHz]、L=5.00mmの場合、コネクタを通す信号の基本周波数Fは、約6.8[GHz]、L=6.00mmの場合、コネクタを通す信号の基本周波数Fは、約5.5[GHz]、L=8.00mmの場合、コネクタを通す信号の基本周波数Fは、約4.1[GHz]である。
図5に示す関係から、F[GHz]とL[mm]の関係式として以下の数1式を導くことができる。
ここで、コネクタを通す信号の基本周波数がF[GHz]である場合、Lが、Fの(−0.88)乗に27.3を掛け算した値に等しいか、あるいは小さい値となるように、グランドスルーホール間の距離[mm]を調整すればよいことになる。
本実施例によれば、グランドパッド1a、1Aに接続するグランドスルーホール1c、1Cに加え、グランドスルーホール1e、1Eを数1式の条件を満たす位置に設置すると共に、グランドパッド1a、1Aに接続し、信号伝送速度に適した分だけ、リターン電流の迂回を低減することで、効率よくSdd21を改善する効果が得られる。
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、本発明は、サーバ装置に適用することができる。この際、サーバ装置は、電源システムと、電源システムから電力が供給される電子回路とから構成される。電子回路に、実施例1、2のプリント基板100を用いる。
また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
1a、1A グランドパッド、1b、1B 配線、1c、1C グランドスルーホール、1d、1D 配線、1e、1E グランドスルーホール、1p、1P グランドピン、1q、1Q グランドピン、2a、2A 信号パッド、2b、2B 配線、2c、2C 信号スルーホール、5u、5s、5v、5w リターン電流経路、6k 信号電流経路、10、11 グランド層、20、21 内層信号層、100 プリント基板、150 メス側コネクタ、160 オス側コネクタ、200 HDD基板、300 入出力チップ、301 出力回路、400 コントローラ、401 入力回路。
Claims (9)
- 信号を伝送する信号伝送路に対する、リターン電流伝送路を有し、
前記リターン電流伝送路は、
基板表面層上に形成されたグランドパッドと、
基板内層のグランド層と前記グランドパッドに接続される複数のグランドスルーホールと、を含み、
前記複数のグランドスルーホールは、
前記信号伝送路中の信号スルーホールに隣接して配置されるグランドスルーホールと、当該グランドスルーホールに対して前記グランドパッドを間にして反対側に配置される、少なくとも1以上のグランドスルーホールから構成されることを特徴とする信号伝送回路。 - 請求項1に記載の信号伝送回路において、
前記少なくとも1以上のグランドスルーホールは、
前記基板内層のグランド層のうち、前記基板表面層上に形成され、前記信号スルーホールに接続される信号パッドと前記グランドパッドとの距離よりも、前記信号パッドとグランド層との距離が短いグランド層に接続されていることを特徴とする信号伝送回路。 - 請求項1に記載の信号伝送回路において、
前記各グランドスルーホール間の距離は、前記信号の周波数との関係から設定されていることを特徴とする信号伝送回路。 - 請求項3に記載の信号伝送回路において、
前記各グランドスルーホール間の距離L[mm]とし、前記信号の周波数F[GHz]とした場合、
L≦27.3×F−0.88で定義されることを特徴とする信号伝送回路。 - 信号を伝送する信号伝送路に対する、リターン電流伝送路を有するプリント基板であって、
前記リターン電流伝送路は、
基板表面層上に形成されたグランドパッドと、
前記基板表面層上及び基板内層に形成され、前記グランドパッドと前記基板内層のグランド層に接続される複数のグランドスルーホールと、を含み、
前記複数のグランドスルーホールは、
前記信号伝送路中の信号スルーホールに隣接して配置されるグランドスルーホールと、当該グランドスルーホールに対して前記グランドパッドを間にして反対側に配置される、少なくとも1以上のグランドスルーホールから構成されることを特徴とするプリント基板。 - 請求項5に記載のプリント基板において、
前記少なくとも1以上のグランドスルーホールは、
前記基板内層のグランド層のうち、前記基板表面層上に形成され、前記信号スルーホールに接続される信号パッドと前記グランドパッドとの距離よりも、前記信号パッドとグランド層との距離が短いグランド層に接続されていることを特徴とする信号伝送回路。 - 請求項5に記載のプリント基板において、
前記各グランドスルーホール間の距離は、前記信号の周波数との関係から設定されていることを特徴とするプリント基板。 - 請求項7に記載のプリント基板において、
前記各グランドスルーホール間の距離L[mm]とし、前記信号の周波数F[GHz]とした場合、
L≦27.3×F−0.88で定義されることを特徴とするプリント基板。 - 請求項1〜4のうちいずれか1項に記載の信号伝送回路あるいは請求項5〜8のうちいずれか1項に記載のプリント基板を使用したことを特徴とするサーバ装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2013/080007 WO2015068225A1 (ja) | 2013-11-06 | 2013-11-06 | 信号伝送回路及びプリント基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6031198B2 true JP6031198B2 (ja) | 2016-11-24 |
JPWO2015068225A1 JPWO2015068225A1 (ja) | 2017-03-09 |
Family
ID=53041030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015546193A Expired - Fee Related JP6031198B2 (ja) | 2013-11-06 | 2013-11-06 | 信号伝送回路及びプリント基板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9836429B2 (ja) |
JP (1) | JP6031198B2 (ja) |
WO (1) | WO2015068225A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10600428B2 (en) | 2015-03-09 | 2020-03-24 | Fraunhofer-Gesellschaft zur Foerderung der angewandten Forschug e.V. | Audio encoder, audio decoder, method for encoding an audio signal and method for decoding an encoded audio signal |
CN113453415A (zh) * | 2020-03-26 | 2021-09-28 | 株式会社日立制作所 | 信号传输电路以及印刷电路板 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9958897B1 (en) * | 2014-06-20 | 2018-05-01 | Western Digital Technologies, Inc. | Controller board having expandable memory |
US9953005B2 (en) * | 2015-02-17 | 2018-04-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Devices with asymmetric SAS generation support |
MX2018003053A (es) * | 2015-09-11 | 2019-06-06 | Actnano Inc | Proceso para proteger un dispositivo electronico mediante el deposito selectivo de revestimientos polimericos. |
MY172393A (en) * | 2015-12-23 | 2019-11-22 | Intel Corp | Through-hole interconnect network and method of making same |
JP6844035B2 (ja) * | 2017-12-13 | 2021-03-17 | 株式会社日立製作所 | 配線基板及び電子機器 |
TWI656825B (zh) * | 2018-03-08 | 2019-04-11 | 和碩聯合科技股份有限公司 | 電子裝置 |
JP2021047743A (ja) * | 2019-09-19 | 2021-03-25 | 株式会社東芝 | 電子機器 |
TWI756860B (zh) * | 2020-10-08 | 2022-03-01 | 緯創資通股份有限公司 | 訊號傳輸之通道結構 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007123742A (ja) * | 2005-10-31 | 2007-05-17 | Sony Corp | 基板接続構造、フレックスリジッド基板、光送受信モジュール及び光送受信装置 |
JP2009021511A (ja) * | 2007-07-13 | 2009-01-29 | Ricoh Co Ltd | プリント配線基板および電子装置 |
US20090049414A1 (en) * | 2007-08-16 | 2009-02-19 | International Business Machines Corporation | Method and system for reducing via stub resonance |
JP2011192715A (ja) * | 2010-03-12 | 2011-09-29 | Ricoh Co Ltd | プリント配線基板 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3325351B2 (ja) * | 1993-08-18 | 2002-09-17 | 株式会社東芝 | 半導体装置 |
JP2003163467A (ja) | 2001-05-14 | 2003-06-06 | Fuji Xerox Co Ltd | プリント配線基板及びプリント配線基板設計支援装置 |
US6937480B2 (en) * | 2001-05-14 | 2005-08-30 | Fuji Xerox Co., Ltd. | Printed wiring board |
US6900992B2 (en) * | 2001-09-18 | 2005-05-31 | Intel Corporation | Printed circuit board routing and power delivery for high frequency integrated circuits |
JP2004228478A (ja) * | 2003-01-27 | 2004-08-12 | Fujitsu Ltd | プリント配線基板 |
JP4921769B2 (ja) * | 2005-10-25 | 2012-04-25 | 株式会社リコー | プリント配線基板、プリント配線基板におけるインピーダンス調整方法、電子機器および画像形成装置 |
US7579925B2 (en) * | 2005-11-10 | 2009-08-25 | Teradata Us, Inc. | Adjusting a characteristic of a conductive via stub in a circuit board |
US9404940B1 (en) * | 2006-01-06 | 2016-08-02 | Teledyne Lecroy, Inc. | Compensating probing tip optimized adapters for use with specific electrical test probes |
US7671613B1 (en) * | 2006-01-06 | 2010-03-02 | Lecroy Corporation | Probing blade conductive connector for use with an electrical test probe |
US9140724B1 (en) * | 2006-01-06 | 2015-09-22 | Lecroy Corporation | Compensating resistance probing tip optimized adapters for use with specific electrical test probes |
JP5241358B2 (ja) * | 2008-07-11 | 2013-07-17 | キヤノン株式会社 | プリント基板設計支援プログラム、プリント基板設計支援方法及びプリント基板設計支援装置 |
JP2011091141A (ja) * | 2009-10-21 | 2011-05-06 | Renesas Electronics Corp | 電子装置 |
JP5242605B2 (ja) * | 2010-01-28 | 2013-07-24 | ルネサスエレクトロニクス株式会社 | 配線構造 |
JP5574161B2 (ja) * | 2010-04-28 | 2014-08-20 | Tdk株式会社 | マルチ通信モジュール |
CN102724807A (zh) * | 2012-06-08 | 2012-10-10 | 加弘科技咨询(上海)有限公司 | 印刷电路板 |
-
2013
- 2013-11-06 US US14/766,294 patent/US9836429B2/en active Active
- 2013-11-06 WO PCT/JP2013/080007 patent/WO2015068225A1/ja active Application Filing
- 2013-11-06 JP JP2015546193A patent/JP6031198B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007123742A (ja) * | 2005-10-31 | 2007-05-17 | Sony Corp | 基板接続構造、フレックスリジッド基板、光送受信モジュール及び光送受信装置 |
JP2009021511A (ja) * | 2007-07-13 | 2009-01-29 | Ricoh Co Ltd | プリント配線基板および電子装置 |
US20090049414A1 (en) * | 2007-08-16 | 2009-02-19 | International Business Machines Corporation | Method and system for reducing via stub resonance |
JP2011192715A (ja) * | 2010-03-12 | 2011-09-29 | Ricoh Co Ltd | プリント配線基板 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10600428B2 (en) | 2015-03-09 | 2020-03-24 | Fraunhofer-Gesellschaft zur Foerderung der angewandten Forschug e.V. | Audio encoder, audio decoder, method for encoding an audio signal and method for decoding an encoded audio signal |
CN113453415A (zh) * | 2020-03-26 | 2021-09-28 | 株式会社日立制作所 | 信号传输电路以及印刷电路板 |
Also Published As
Publication number | Publication date |
---|---|
WO2015068225A1 (ja) | 2015-05-14 |
JPWO2015068225A1 (ja) | 2017-03-09 |
US20150370748A1 (en) | 2015-12-24 |
US9836429B2 (en) | 2017-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6031198B2 (ja) | 信号伝送回路及びプリント基板 | |
US9515031B2 (en) | Mitigation of far-end crosstalk induced by routing and out-of-plane interconnects | |
TW201340797A (zh) | 差分訊號走線佈線系統及方法 | |
US10158339B2 (en) | Capacitive compensation structures using partially meshed ground planes | |
US7441222B2 (en) | Differential pair connection arrangement, and method and computer program product for making same | |
US11076493B2 (en) | Implementing high-speed signaling via dedicated printed circuit-board media | |
TW201433222A (zh) | 印刷電路板、用於製造印刷電路板的核心與用於製造印刷電路板的方法 | |
JP2007311500A (ja) | 半導体装置の設計方法及びこれを実行するプログラム | |
JPWO2009050843A1 (ja) | 電子デバイス | |
CN101389183A (zh) | 一种差分信号线的贯孔区域设计系统及方法 | |
Kam et al. | 40-Gb/s package design using wire-bonded plastic ball grid array | |
CN112770492B (zh) | 一种高速信号过孔的设计方法、系统及存储介质 | |
JP2016051784A (ja) | 半導体モジュール | |
CN107729277B (zh) | 一种多功能复用高速信号co-lay走线结构及走线方法 | |
TWI614867B (zh) | 用於電子封裝體之電氣互連件 | |
Qian et al. | Electrical analysis of EMIB packages | |
TWI695658B (zh) | 於記憶體模組電耦合提供電子帶隙(ebg)結構之電路及方法 | |
US10607952B2 (en) | High-density triple diamond stripline interconnects | |
JP6832988B2 (ja) | 高速差動信号配線のためのループ状の放射低減フィルタ | |
JP6028867B2 (ja) | 設計プログラム、装置及び方法 | |
CN103025082A (zh) | 一种印刷电路板的制造方法和一种印刷电路板结构 | |
Cheng et al. | SI-Aware Vias and Contact Pads Layouts and L--R Equalization Technique for 12 Gb/s Backplane Serial I/O Interconnections | |
CN110839314B (zh) | Pcb板 | |
CN219068476U (zh) | 印制电路板和信号传输系统 | |
CN107749542A (zh) | 一种减小连接器处高速链路阻抗不连续的方法及连接器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161021 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6031198 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |