JP6844035B2 - 配線基板及び電子機器 - Google Patents
配線基板及び電子機器 Download PDFInfo
- Publication number
- JP6844035B2 JP6844035B2 JP2019559467A JP2019559467A JP6844035B2 JP 6844035 B2 JP6844035 B2 JP 6844035B2 JP 2019559467 A JP2019559467 A JP 2019559467A JP 2019559467 A JP2019559467 A JP 2019559467A JP 6844035 B2 JP6844035 B2 JP 6844035B2
- Authority
- JP
- Japan
- Prior art keywords
- holes
- differential signal
- wiring board
- pads
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/114—Pad being close to via, but not surrounding the via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10189—Non-printed connector
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、配線基板及び電子機器に関する。
特許文献1には、「差動配線に高速の差動信号を伝送させる時、オープンスタブのあるビアホールを介する場合、ビアのオープンスタブでのインピーダンスミスマッチで波形歪みが生じてジッタが生じ、高速化の課題となっていた」、「オープンスタブがあるビアホールを通過する差動配線に対して、差動特性インピーダンスは一定にしたまま、結合度を小さくする。これによって、結合に起因する後方クロストークノイズの影響を小さく抑えることができるので、ジッタを抑えることができる」と記載されている。
特許文献2には、「グランド層間の各信号層に配置された差動配線間のクロストークを低減できる多層配線基板等を提供する」、「複数の信号層3及びグランド層2を積層した多層配線基板1である。グランド層は、第1の差動信号ビア12Aをグランド層の配線に接触しないように挿通させる第1のクリアランス141と、第2の差動信号ビア12Bをグランド層の配線に接触しないように挿通させる第2のクリアランス142とを備える。第1のクリアランスの第2の差動信号ビア側の外縁部と第1の差動信号ビアとの間の距離Rxは、第1のクリアランスの第2の差動信号ビアとは反対側の外縁部と第1の差動信号ビアとの間の距離Rmaxよりも短く設定される。第2のクリアランスの第1の差動信号ビア側の外縁部と第2の差動信号ビアとの間の距離は、第2のクリアランスの第1の差動信号ビアとは反対側の外縁部と第2の差動信号ビアとの間の距離よりも短く設定される」と記載されている。
集積回路などの電子部品を多数用いて構成される電子機器(ブレードサーバ、ストレージ装置等)にあっては、電子部品間を電気的に接続するための多数の信号線や電源線、グランド線などを高密度で効率よく配線する必要があり、配線基板として多層の配線基板が用いられる。
配線基板の表面には、集積回路や表面実装コネクタ等の多ピンの電子部品が実装されるとともに各ピンがはんだ付けされる、所定ピッチで整列する複数のパッドが設けられる。複数のパッドは夫々、配線基板の層間を電気的に接続するスルーホールと配線パターンを介して電気的に接続される。
近年、機器の小型化や処理性能の向上、通信の高速化等に伴い、電子機器を構成する配線基板についてもより一層の小型化と性能向上が求められるようになってきている。しかしこうした要請に応えようとした場合、配線基板の構成に際し次のような課題に対応する必要がある。
まず、スルーホールが配置される領域には電子部品を搭載することができないため、配線基板に電子部品を高密度に実装するためには上記領域がなるべく小さくなるようにする必要がある。
また配線基板には通信速度の向上のために差動信号が用いられることが少なくないが、差動信号の信号線についてはクロストークを防ぐ必要がある。
また昨今、小型化や既存のインタフェースとの互換性確保等のため、配線基板にはピンのピッチが狭い電子部品が多用されるようになってきており、配線基板上のパッドのピッチも狭まっている。一方で、スルーホールはドリル加工により形成する必要があるため小径化や穴位置精度の確保が難しく、パッドのピッチに併せてスルーホールの間隔を調節するには限界がある。
また電子機器の筐体内に収容される配線基板に冷却風を通すための風穴を設けることがあるが、その場合、配線基板に設けるスルーホールや配線パターンによって風穴の面積が圧迫されないようにする必要がある。
ここで特許文献1では、電源用ビアホールと信号用ビアホールが引き出し方向に直線的に配列しており、ビアホールの領域が必然的に大きくなってしまう。また信号用ビアホールが引き出し方向に垂直な方向に隣接するためクロストークが生じる可能性がある。
また特許文献2では、差動配線が延出する方向にビアが直線的に配列しており、ビアの領域が必然的に大きくなってしまう。また隣接する差動信号ビアのペア間で差動信号ビアが隣接する部分があり、クロストークが問題となる可能性がある。
本発明はこうした背景に鑑みてなされたものであり、差動信号のクロストークを防ぎつつ高密度で効率よく配線することが可能な配線基板及びこれを用いた電子機器を提供することを目的とする。
上記目的を達成するための本発明の一つは、多層の配線基板であって、直線状に所定ピッチで配列して設けられる複数のパッドと、前記パッドの配列方向に沿って並設される複数のスルーホールと、前記パッドと前記スルーホールとを接続する配線パターンと、を有し、グランドに接続される前記パッドに前記配線パターンを介して接続される前記スルーホールの間に、差動信号ペアを構成する一対の差動信号の夫々が通る2つの前記スルーホールが、前記2つのスルーホールを結ぶ直線の方向が前記パッドの配列方向に対して傾斜するように設けられる。
その他、本願が開示する課題、及びその解決方法は、発明を実施するための形態の欄、及び図面により明らかにされる。
本発明によれば、差動信号のクロストークを防ぎつつ高密度で効率よく配線することが可能な配線基板及びこれを用いた電子機器を提供することができる。
以下、発明を実施するための形態について図面を参照しつつ説明する。尚、以下の説明において、同一の又は類似する構成について共通の符号を付して重複した説明を省略することがある。
図1は、一実施形態として示すプリント配線基板(以下、配線基板1と称する。)の概略的な構成を説明する図であり、配線基板1の一部を表面側(同図に示す+z側)から眺めた斜視図である。配線基板1は、例えば、ブレードサーバ、ストレージ装置等の電子機器の構成要素である。配線基板1は、例えば、電子機器の筐体にミッドプレーンやバックプレーンなどとして実装される。配線基板1は、信号層、配線層、電源層、グランド層などの複数の層を重ねた多層(積層)構造を有する多層(積層)配線基板である。尚、同図は配線基板1の表面の構成を概略的に示したものに過ぎず、配線基板1の表面の詳細な構成については後の説明や他の図面により明らかにされる。
配線基板1の表面には、集積回路や表面実装コネクタ等の表面実装タイプの多ピンの電子部品が実装される。本実施形態では、複数のピン23を有する複数の基板対基板コネクタ(以下、コネクタ2と称する。)が並列して表面実装される場合を例として説明する。
同図に示すように、コネクタ2は、配線基板1の短手方向(x軸方向)に平行に延出するソケット21、ソケット21の土台となる台座部22を有する。コネクタ2の各ピン23はコネクタ2の長手方向に沿って整列して設けられる。コネクタ2の各ピン23は台座部22の下面から下方(−z方向)に延出し、その端部は台座部22から離間する方向(−y方向)に屈曲している。ソケット21には、例えば、演算ユニットやI/Oユニットなどの電子部品が実装された基板(ブレード、カード等)が装着される。
配線基板1の表面には、コネクタ2のピン23のピッチと同一ピッチで配線基板1の短手方向(x軸方向)に直線状に整列する複数の導体パッド(以下、パッド3と称する。)が設けられている。パッド3は、いずれもy軸に平行な長辺とx軸に平行な短辺とを有する同形同大の矩形状を呈する。コネクタ2の各ピン23は対応するパッド3にはんだ付けされて電気的に接続される。
同図に示すように、配線基板1の表面の隣接する2つのコネクタ2で挟まれる領域には、配線基板1が収容される筐体の内部を流通する冷却風を通すための矩形状の風穴12が設けられている。風穴12の長辺は配線基板1の短手方向(x軸方向)と平行であり、風穴12の短辺は配線基板1の長手方向(y軸方向)と平行である。また風穴12の長辺の長さはコネクタ2の長手方向の長さと同程度である。
複数のパッド3と風穴12とで挟まれる領域には、整列配置されている複数のパッド3に隣接して略矩形状のスルーホール形成領域13が設けられる。スルーホール形成領域13には夫々対応するパッド3に後述の配線パターン6を介して電気的に接続される複数のスルーホール5が形成されている。スルーホール5は、配線基板1の所定層に電気的に接続されている。
同図に示すように、スルーホール形成領域13と風穴12との間には、スルーホール5が形成されない略矩形状の領域(以下、空白領域14と称する。)が設けられている。空白領域14は、例えば、配線基板1の強度確保等を目的として設けられる。
尚、図1にはコネクタ2の−y側の構造しか表れていないが、配線基板1は、コネクタ2の+y側においても−y側の構造と同様の構造(ピン23、パッド3、スルーホール形成領域13、空白領域14等)を有する。
続いて、図1に示したパッド3やスルーホール形成領域13の周辺のいくつかの構成例(比較例、実施例)について順に説明する。
図2は、図1に示したパッド3並びにスルーホール形成領域13周辺の構成例(以下、第1比較例と称する。)であり、図1に示したパッド3やスルーホール形成領域13の周辺の一部の構成を図1における+z方向から眺めた平面図である。
同図において、白色で示すパッド3b,3c,3e,3fは、いずれも差動信号が通るパッド(以下、差動信号パッド3とも称する。)である。差動信号パッド3bと差動信号パッド3c、及び差動信号パッド3eと差動信号パッド3fは夫々、差動伝送における差動信号のペア(一対の差動信号を構成する正負信号。以下、差動信号ペアと称する。)を構成する。上記差動伝送の例として、PCIe(PCI Express)、USB(Universal Serial Bus)、SATA(Serial ATA)、HDMI(登録商標)(High-Definition Multimedia Interface)、Display Port、Ethernet(登録商標)、LVDS(Low voltage differential signaling)等の規格に準拠したものがある。
同図において、網掛けで示すパッド3a,3d,3gは、いずれもグランド(接地)用のパッド(以下、グランドパッド3とも称する。)である。
同図において、白色で示すスルーホール5b,5c,5e,5fは、いずれも差動信号が通るスルーホール(以下、差動信号スルーホール5とも称する。)である。差動信号スルーホール5bを通る信号と差動信号スルーホール5cを通る信号、及び差動信号スルーホール5eを通る信号と差動信号スルーホール5fを通る信号は夫々、前述した差動信号ペアを構成する。同図に示すように、各差動信号ペアにおける2つの差動信号スルーホール5の周囲には、絶縁性を確保するためのクリアランス7a,7bが設けられる。
同図において、網掛けで示すスルーホール5a,5d,5gは、いずれもグランド用のスルーホール(以下、グランドスルーホール5とも称する。)である。
同図に示すように、複数のパッド3は夫々、対応するスルーホール5と銅箔等の導体からなる配線パターン6を介して電気的に接続されている。即ち、パッド3aは配線パターン6aを介してスルーホール5aと、パッド3bは配線パターン6bを介してスルーホール5bと、パッド3cは配線パターン6cを介してスルーホール5cと、パッド3dは配線パターン6dを介してスルーホール5dと、パッド3eは配線パターン6eを介してスルーホール5eと、パッド3fは配線パターン6fを介してスルーホール5fと、パッド3gは配線パターン6gを介してスルーホール5gと、夫々電気的に接続される。
以上の第1比較例によれば、スルーホール5a〜5gをパッド3の整列方向に平行(x軸方向)に直線状に配列することができ、スルーホール形成領域13を小さくすることができる。そのため、配線基板1内に風穴12の面積を大きくとることができる。また同図に示すように、隣接する差動信号ペアの差動信号スルーホール5の間にグランドスルーホール5が介在するため、隣接する差動信号ペア間のクロストークを防ぐことができる。
ところで、スルーホール5はドリル加工により形成する必要があるため小径化や穴位置精度の確保が難しく、スルーホール5のピッチを所定の下限値よりも狭めることが困難である。そのため、コネクタ2のピン23のピッチが狭くパッド3のピッチが狭い場合は第1比較例のようにスルーホール5a〜5gをパッド3の整列方向に平行(x軸方向)に直線状に配列することはできない。
図3は、パッド3のピッチが狭い場合にも対応できるようにした、パッド3とスルーホール形成領域13周辺の構成例(以下、第2比較例と称する。)である。
同図に示すように、第2比較例では、差動信号用のスルーホール5b,5c,5e,5fを、接地線(グランド線)用のスルーホール5a,5d,5gに比べてパッド3から遠い風穴12側の位置に設けている。第2比較例によれば、パッド3のピッチが狭い場合でも対応することができる。しかし差動信号用のスルーホール5b,5c,5e,5fの位置が風穴12に近づくためスルーホール形成領域13が拡大し、風穴12を形成するための領域が圧迫されてしまう。また隣接する2つの差動信号ペアのスルーホール5の間にグランドスルーホール5が介在せず、隣接する差動信号ペア間でクロストークが生じる可能性がある。
図4は、第2比較例の上記課題が解決されるようにしたパッド3並びにスルーホール形成領域13周辺の構成例(以下、第1実施例と称する。)である。
同図に示すように、第1実施例では、差動信号ペアの差動信号スルーホール5の配列方向(差動信号ペアを構成する各スルーホール5の中心を結ぶ直線の方向)をパッド3の配列方向(x軸方向)に対して所定角度(例えば、10〜80度)だけ傾けている。また同図に示すように、第1実施例では、差動信号ペアの2つの差動信号スルーホール5の夫々についてグランドスルーホール5を設け、各差動信号スルーホール5が夫々、パッド3の配列方向(x軸方向)に隣接するグランドスルーホール5の間に位置するようにしている。同図では、例えば、差動信号スルーホール5bは、グランドスルーホール5aとグランドスルーホール5dの間に、また差動信号用スルーホール5cは、グランドスルーホール5a’とグランドスルーホール5d’の間に、夫々位置している。尚、上記所定角度を例えば60度とすることで、差動信号スルーホール5とグランドスルーホール5の全てを等間隔に配置することができ、配線基板1に高密度でスルーホール5を配置することができる。
また同図に示すように、第1実施例では、隣接する2つの差動信号パッド3の間の中央線Cpに対して、差動信号ペアを構成する2つの差動信号スルーホール5の中央線Ctが+x側(差動信号ペアを構成する2つの差動信号スルーホール5のうちパッド3に近い側に位置する差動信号スルーホール5に接続する差動信号パッド3側)になるように差動信号スルーホール5を設けている。これによれば差動信号スルーホール5の夫々に接続する2つの配線パターン6の長さが等長になるようにすることができる。そのため、差動信号の配線に重畳された同相の雑音がキャンセルされ、伝送品質を確保することができる。
以上の第1実施例の構成によれば、差動信号スルーホール5がグランドスルーホール5の間に介在するため、スルーホール形成領域13によって風穴12を形成するための領域が圧迫されてしまうことがない。また隣接する差動信号ペアのスルーホール5の間にグランドスルーホール5が介在するため、隣接する2つの差動信号ペアの間のクロストークの低減効果も期待できる。
図5は図4の配線基板1の内部構造を示した図であり、図4の配線基板1を同図に示すA−A’で切断した場合の一部断面図である。同図に示すように、差動信号パッド3bは、配線パターン6b及び差動信号スルーホール5bを介して内層の差動信号配線7に電気的に接続されている。尚、他のパッド3についても同様に、夫々に対応する配線パターン6及びスルーホール5を介して所定層に電気的に接続されている。
図6は第2比較例の配線基板1の差動信号の通過特性を示すグラフであり、図7は第1実施例の配線基板1の差動信号の通過特性を示すグラフである。いずれのグラフも横軸は周波数(GHz)、縦軸は信号強度(dB)である。同図に示すように、第1比較例の場合に比べて第1実施例の場合はとくに高周波領域において差動信号特性が向上していることがわかる。
図8は第2比較例の配線基板1のクロストークの周波数特性を示すグラフであり、図9は第1実施例の配線基板1のクロストークの周波数特性を示すグラフである。いずれのグラフも横軸は周波数(GHz)、縦軸は信号強度(dB)である。同図に示すように、第1比較例の場合に比べて第1実施例の場合は周波数全体にわたってクロストークが低減していることがわかる。
図10は、第2比較例の前述した課題が解決されるようにしたパッド3並びにスルーホール形成領域13周辺の他の構成例(以下、第2実施例と称する。)である。
第1実施例では、隣接する差動信号ペアの夫々の差動信号スルーホール5の間に2つのグランドスルーホール5を設けているが、第2実施例では、隣接する差動信号ペアの夫々の差動信号スルーホール5の間にグランドスルーホール5が1つだけ存在するようにしている。また隣接する一方の差動信号ペアのパッド3側の差動信号スルーホール5と、他方の差動信号ペアの風穴12側の差動信号スルーホール5とを結ぶ線分の中間付近にグランドスルーホール5を設けている。同図においては、差動信号スルーホール5cと差動信号スルーホール5eとを結ぶ線分の中間付近にグランドスルーホール5dを設けている。このような位置にグラウンドスルーホール5を設けることで、隣接する差動信号ペアの夫々の差動信号スルーホール5の間にグランドスルーホール5が1つだけ存在するようにした場合でも、隣接する差動信号ペアの間のクロストークを効率よく低減することができる。
図11は、第2比較例の前述した課題が解決されるようにしたパッド3並びにスルーホール形成領域13周辺の他の構成例(以下、第3実施例と称する。)である。
第1実施例では、隣接する2つの差動信号パッド3の間のy軸方向に引いた中央線Cpに対して、差動信号ペアの2つの差動信号スルーホール5間のy軸方向に引いた中央線Ctが+x側(差動信号ペアを構成する2つの差動信号スルーホール5のうちパッド3に近い側に位置する差動信号スルーホール5に接続する差動信号パッド3側)になるように差動信号ペアの2つの差動信号スルーホール5を設けている。これに対し、第3実施例では、中央線Cpに対して中央線Ctが−x側(差動信号ペアを構成する2つの差動信号スルーホール5のうちパッド3から遠い側(風穴12側)に位置する差動信号スルーホール5に接続する差動信号パッド3側)になるように差動信号ペアの2つの差動信号スルーホール5を設けている。
同図に示すように、第3実施例においても、差動信号スルーホール5のペアの夫々に接続する配線パターン6(例えば、配線パターン6bと配線パターン6c)が等長になるようにすることができる。また第1実施例では、グランドスルーホール5と差動信号スルーホール5との間に2本の配線パターン6が存在する部分がある(例えば、図4ではグランドスルーホール5a’と差動信号スルーホール5cとの間に2本の配線パターン6b,6cが存在する)が、第3実施例ではそのような部分がなく、その分、配線パターン6とグランドスルーホール5との間の間隔を広くとることができる。そのため、グランドスルーホール5と差動信号スルーホール5との間の静電容量を小さくすることができるとともに、配線パターン6の曲率を大きくすることができ、差動信号が高速な場合でも波形のなまりを防いで高品質な信号伝送を行うことができる。
図12は、第2比較例の前述した課題が解決されるようにしたパッド3並びにスルーホール形成領域13周辺の他の構成例(以下、第4実施例と称する。)である。
第4実施例では、第1実施例における一部のグランドパッド3に繋がる配線パターン6及び当該配線パターン6に接続するグランドスルーホール5を設けていない。同図の例では図4におけるグランドパッド3dに繋がる配線パターン6d、グランドスルーホール5d、及びグランドスルーホール5d’を設けていない。
また第4実施例では、隣接する2つの差動信号ペアの一方の差動信号ペアの2つの差動信号スルーホール5を結ぶ線分の垂直二等分線上に他方の差動信号ペアのスルーホール5が位置するように、各差動信号ペアのスルーホール5を設けている。同図においては、例えば、差動信号スルーホール5cが、差動信号スルーホール5eと差動信号スルーホール5fを結ぶ線分の垂直二等分線上に位置するように(本例ではこれら3つのスルーホール5が同じ正三角形の頂点を構成するように)している。このように他方の差動信号ペアのスルーホール5が一方の差動信号ペアの2つの差動信号スルーホール5の垂直二等分線上に位置するようにしているのは、差動信号ペアの2つの差動信号スルーホール5の垂直二等分線を含む面上では、上記2つのスルーホールからの電磁的な影響(上記2つのスルーホールに起因して生じる電位や磁界強度の影響)が小さくなるからである。
以上の第4実施例によれば、コネクタ2のピン23のピッチが非常に狭くスルーホール5のピッチの下限値との差が大きい場合でも、隣接する差動信号ペアの差動信号スルーホール5間のクロストークを防ぐことができ、差動信号の品質を確保することができる。
1 配線基板、2 コネクタ、12 風穴、13 スルーホール形成領域、14 空白領域、21 ソケット、22 台座部、23 ピン、3 パッド(差動信号パッド、グランドパッド)、5 スルーホール(差動信号スルーホール、グランドスルーホール)、6 配線パターン
Claims (10)
- 多層の配線基板であって、
直線状に所定ピッチで配列して設けられる複数のパッドと、
前記パッドの配列方向に沿って並設される複数のスルーホールと、
前記パッドと前記スルーホールとを接続する配線パターンと、
を有し、
グランドに接続される前記パッドに前記配線パターンを介して接続される前記スルーホールの間に、差動信号ペアを構成する一対の差動信号の夫々が通る2つの前記スルーホールが、前記2つのスルーホールを結ぶ直線の方向が前記パッドの配列方向に対して傾斜するように設けられる、
配線基板。 - 請求項1に記載の配線基板であって、
前記一対の差動信号の夫々が通る前記2つのスルーホールの夫々は、前記配列方向に隣接して設けられる2つの前記パッドの夫々と前記配線パターンを介して接続され、
前記2つのスルーホールは、当該2つのスルーホールを結ぶ直線の中点を通り前記配列方向に垂直な直線が、前記2つのパッドの前記配列方向の中点を通り前記配列方向に垂直な中央線に対して、前記2つのスルーホールのうち前記パッドに近い側に位置する前記スルーホールに接続する前記パッド側に位置するように設けられる、
配線基板。 - 請求項1に記載の配線基板であって、
グランドに接続される前記スルーホールが、前記差動信号が通る前記スルーホールに対して、前記パッドの前記配列方向に隣接するように設けられる、
配線基板。 - 請求項1に記載の配線基板であって、
複数の前記差動信号ペアの夫々の前記2つのスルーホールが、グランドに接続される前記スルーホールを挟んで前記パッドの前記配列方向に沿って並設され、
隣接する2つの前記差動信号ペアの間に設けられる前記グランドに接続されるスルーホールが、隣接する2つの前記差動信号ペアの一方の前記2つのスルーホールの前記パッド側に位置する前記スルーホールと、他方の前記2つのスルーホールの前記パッドから遠い側に位置する前記スルーホールとを結ぶ線分の中点近傍に位置する、
配線基板。 - 請求項1に記載の配線基板であって、
前記一対の差動信号の夫々が通る前記2つのスルーホールの夫々は、前記配列方向に隣接して設けられる2つの前記パッドの夫々と前記配線パターンを介して接続され、
前記2つのスルーホールは、当該2つのスルーホールを結ぶ直線の中点を通り前記配列方向に垂直な直線が、前記2つのパッドの前記配列方向の中点を通り前記配列方向に垂直な中央線に対して、前記2つのスルーホールのうち前記パッドから遠い側に位置する前記スルーホールに接続する前記パッド側に位置するように設けられる、
配線基板。 - 請求項1に記載の配線基板であって、
前記差動信号ペアの2つの前記スルーホールの夫々が接続される2つの前記パッドのペアと、グランドに接続される前記パッドとが、前記配列方向に沿って交互に設けられ、
グランドに接続される前記パッドの一部についてはその接続先となる前記スルーホールが設けられていない、
配線基板。 - 請求項6に記載の配線基板であって、
隣接する2つの前記差動信号ペアの一方の前記差動信号ペアの2つのスルーホールを結ぶ線分の垂直二等分線上に他方の差動信号ペアのスルーホールの一つが位置するように、前記差動信号ペアの前記スルーホールが設けられている、
配線基板。 - 請求項7に記載の配線基板であって、
隣接する2つの前記差動信号ペアの一方の前記差動信号ペアの2つのスルーホールと他方の前記差動信号ペアのスルーホールの一つとが同じ正三角形の頂点を構成するように設けられている、
配線基板。 - 直線状に所定ピッチで配列して設けられる複数のパッドと、前記パッドの配列方向に沿って並設される複数のスルーホールと、前記パッドと前記スルーホールとを接続する配線パターンと、を有し、グランドに接続される前記パッドに前記配線パターンを介して接続される前記スルーホールの間に、差動信号ペアを構成する一対の差動信号の夫々が通る2つの前記スルーホールが、前記2つのスルーホールを結ぶ直線の方向が前記パッドの配列方向に対して傾斜するように設けられる多層の配線基板、
を備える電子機器。 - 請求項9に記載の電子機器であって、
前記一対の差動信号の夫々が通る前記2つのスルーホールの夫々は、前記配列方向に隣接して設けられる2つの前記パッドの夫々と前記配線パターンを介して接続され、
前記2つのスルーホールは、当該2つのスルーホールを結ぶ直線の中点を通り前記配列方向に垂直な直線が、前記2つのパッドの前記配列方向の中点を通り前記配列方向に垂直な中央線に対して、前記2つのスルーホールのうち前記パッドに近い側に位置する前記スルーホールに接続する前記パッド側に位置するように設けられる、
電子機器。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2017/044746 WO2019116468A1 (ja) | 2017-12-13 | 2017-12-13 | 配線基板及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019116468A1 JPWO2019116468A1 (ja) | 2020-06-11 |
JP6844035B2 true JP6844035B2 (ja) | 2021-03-17 |
Family
ID=66820069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019559467A Active JP6844035B2 (ja) | 2017-12-13 | 2017-12-13 | 配線基板及び電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11229115B2 (ja) |
JP (1) | JP6844035B2 (ja) |
WO (1) | WO2019116468A1 (ja) |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6462423B1 (en) * | 2000-08-31 | 2002-10-08 | Micron Technology, Inc. | Flip-chip with matched lines and ground plane |
JP2002353588A (ja) * | 2001-05-29 | 2002-12-06 | Mitsubishi Electric Corp | 配線基板及び配線基板の製造方法 |
US7047628B2 (en) * | 2003-01-31 | 2006-05-23 | Brocade Communications Systems, Inc. | Impedance matching of differential pair signal traces on printed wiring boards |
JP4354489B2 (ja) | 2004-02-13 | 2009-10-28 | モレックス インコーポレイテド | 回路基板及び高速ビアシステム |
US20050201065A1 (en) | 2004-02-13 | 2005-09-15 | Regnier Kent E. | Preferential ground and via exit structures for printed circuit boards |
TWI244169B (en) * | 2004-05-12 | 2005-11-21 | Siliconware Precision Industries Co Ltd | High electric performance semiconductor package |
US7709747B2 (en) * | 2004-11-29 | 2010-05-04 | Fci | Matched-impedance surface-mount technology footprints |
US20060185890A1 (en) * | 2005-02-22 | 2006-08-24 | Litton Uk Limited | Air void via tuning |
JP4834385B2 (ja) | 2005-11-22 | 2011-12-14 | 株式会社日立製作所 | プリント基板および電子装置 |
JP2013172036A (ja) | 2012-02-21 | 2013-09-02 | Fujitsu Ltd | 多層配線基板及び電子機器 |
JP6098285B2 (ja) | 2013-03-28 | 2017-03-22 | 富士通株式会社 | 配線基板及び電子装置 |
WO2015068225A1 (ja) | 2013-11-06 | 2015-05-14 | 株式会社日立製作所 | 信号伝送回路及びプリント基板 |
US9554455B2 (en) | 2014-06-09 | 2017-01-24 | Hirose Electric Co., Ltd. | Method and apparatus for reducing far-end crosstalk in electrical connectors |
US10201074B2 (en) * | 2016-03-08 | 2019-02-05 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
-
2017
- 2017-12-13 WO PCT/JP2017/044746 patent/WO2019116468A1/ja active Application Filing
- 2017-12-13 US US16/758,463 patent/US11229115B2/en active Active
- 2017-12-13 JP JP2019559467A patent/JP6844035B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JPWO2019116468A1 (ja) | 2020-06-11 |
WO2019116468A1 (ja) | 2019-06-20 |
US20200260570A1 (en) | 2020-08-13 |
US11229115B2 (en) | 2022-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9986634B2 (en) | Circuit board via configurations for high frequency signaling | |
US6236572B1 (en) | Controlled impedance bus and method for a computer system | |
JP5194440B2 (ja) | プリント配線基板 | |
US20060158280A1 (en) | High frequency and wide band impedance matching via | |
JP5983780B2 (ja) | プリント配線基板、電子機器及び配線接続方法 | |
US8748753B2 (en) | Printed circuit board | |
US9627787B2 (en) | DIMM connector region vias and routing | |
US7851709B2 (en) | Multi-layer circuit board having ground shielding walls | |
US10485096B2 (en) | Differential trace pair system | |
TWI605736B (zh) | Loss-resistance structure of a high-frequency signal connection pad of a plug-in assembly | |
CN106686882B (zh) | 多层印刷电路板的边缘手指 | |
US9788415B2 (en) | Circuit board, electronic device, and method of manufacturing circuit board | |
JP5320704B2 (ja) | 多層プリント基板、多層プリント基板と同軸コネクタとの接続構造 | |
US9924595B2 (en) | Cable for alternative interconnect attachement | |
US9936570B2 (en) | Interconnect topology with staggered vias for interconnecting differential signal traces on different layers of a substrate | |
US20080087460A1 (en) | Apparatus and method for a printed circuit board that reduces capacitance loading of through-holes | |
US10128810B2 (en) | Impedance matching structure of transmission line | |
JP6844035B2 (ja) | 配線基板及び電子機器 | |
JP5561428B2 (ja) | 伝送システムとバックプレーンシステム構築方法 | |
JP2018160492A (ja) | 多層配線基板及び差動伝送モジュール | |
JP2008072022A (ja) | 信号伝送ケーブルのコネクタ、信号伝送ケーブルに信号を出力する信号伝送装置 | |
CN113678574B (zh) | 一种共模抑制的封装装置和印制电路板 | |
TWI388251B (zh) | 軟性電路板 | |
US20240008177A1 (en) | Vertical interconnect design for improved electrical performance | |
JP5440085B2 (ja) | 高速伝送配線構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210224 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6844035 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |