JP2013172036A - 多層配線基板及び電子機器 - Google Patents
多層配線基板及び電子機器 Download PDFInfo
- Publication number
- JP2013172036A JP2013172036A JP2012035565A JP2012035565A JP2013172036A JP 2013172036 A JP2013172036 A JP 2013172036A JP 2012035565 A JP2012035565 A JP 2012035565A JP 2012035565 A JP2012035565 A JP 2012035565A JP 2013172036 A JP2013172036 A JP 2013172036A
- Authority
- JP
- Japan
- Prior art keywords
- signal via
- clearance
- differential
- wiring board
- differential signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】複数の信号層3及びグランド層2を積層した多層配線基板1である。グランド層は、第1の差動信号ビア12Aをグランド層の配線に接触しないように挿通させる第1のクリアランス141と、第2の差動信号ビア12Bをグランド層の配線に接触しないように挿通させる第2のクリアランス142とを備える。第1のクリアランスの第2の差動信号ビア側の外縁部と第1の差動信号ビアとの間の距離Rxは、第1のクリアランスの第2の差動信号ビアとは反対側の外縁部と第1の差動信号ビアとの間の距離Rmaxよりも短く設定される。第2のクリアランスの第1の差動信号ビア側の外縁部と第2の差動信号ビアとの間の距離は、第2のクリアランスの第1の差動信号ビアとは反対側の外縁部と第2の差動信号ビアとの間の距離よりも短く設定される。
【選択図】図3
Description
2 グランド層
3 信号層
10 ビア
11 グランドビア
12 差動信号ビア
12A 第1の差動信号ビア
12B 第2の差動信号ビア
14 クリアランス
14A クリアランス
14B クリアランス
20 信号ビア対
30 差動配線
141 第1のクリアランス
141A 第1のクリアランス
141B 第1のクリアランス
142 第2のクリアランス
142A 第2のクリアランス
142B 第2のクリアランス
Claims (5)
- 少なくとも1つの信号層とグランド層とを有する多層配線基板において、
前記信号層上に設けられた1対の差動信号配線に接続され、前記多層配線基板の積層方向に延びる第1の信号ビアと、
前記1対の差動信号配線に接続され、前記多層配線基板の積層方向に延びる第2の信号ビアとを有し、
前記グランド層は、
前記第1の信号ビアを該グランド層の配線に接触しないように挿通させる第1のクリアランス部と、
前記第2の信号ビアを該グランド層の配線に接触しないように挿通させる第2のクリアランス部とを備え、
前記第1のクリアランス部の前記第2の信号ビア側の外縁部と前記第1の信号ビアとの間の距離は、前記第1のクリアランス部の前記第2の信号ビアとは反対側の外縁部と前記第1の信号ビアとの間の距離よりも短く設定され、前記第2のクリアランス部の前記第1の信号ビア側の外縁部と前記第2の信号ビアとの間の距離は、前記第2のクリアランス部の前記第1の信号ビアとは反対側の外縁部と前記第2の信号ビアとの間の距離よりも短く設定されたことを特徴とする多層配線基板。 - 前記第1のクリアランス部は、前記第1の信号ビアの中心点側から離れる方向に偏倚して形成されると共に、前記第2のクリアランス部は、前記第2の信号ビアの中心点側から離れる方向に偏倚して形成されることを特徴とする請求項1に記載の多層配線基板。
- 前記第1のクリアランス部及び前記第2のクリアランス部の外縁の形状は、円状に夫々形成されることを特徴とする請求項2に記載の多層配線基板。
- 前記第1のクリアランス部及び前記第2のクリアランス部の外縁の形状は、非円形であることを特徴とする請求項2に記載の多層配線基板。
- 少なくとも1つの信号層とグランド層とを有する多層配線基板において、前記信号層上に設けられた1対の差動信号配線に接続され、前記多層配線基板の積層方向に延びる第1の信号ビアと、前記1対の差動信号配線に接続され、前記多層配線基板の積層方向に延びる第2の信号ビアとを有し、前記グランド層は、前記第1の信号ビアを該グランド層の配線に接触しないように挿通させる第1のクリアランス部と、前記第2の信号ビアを該グランド層の配線に接触しないように挿通させる第2のクリアランス部とを備え、前記第1のクリアランス部の前記第2の信号ビア側の外縁部と前記第1の信号ビアとの間の距離は、前記第1のクリアランス部の前記第2の信号ビアとは反対側の外縁部と前記第1の信号ビアとの間の距離よりも短く設定され、前記第2のクリアランス部の前記第1の信号ビア側の外縁部と前記第2の信号ビアとの間の距離は、前記第2のクリアランス部の前記第1の信号ビアとは反対側の外縁部と前記第2の信号ビアとの間の距離よりも短く設定された多層配線基板と、
前記多層配線基板に実装される半導体部品と
を有することを特徴とする電子機器。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012035565A JP2013172036A (ja) | 2012-02-21 | 2012-02-21 | 多層配線基板及び電子機器 |
US13/674,138 US20130214397A1 (en) | 2012-02-21 | 2012-11-12 | Multilayer wiring board and electronic device |
KR1020120135311A KR20130096144A (ko) | 2012-02-21 | 2012-11-27 | 다층 배선 기판 및 전자 기기 |
EP12194579.4A EP2632235A1 (en) | 2012-02-21 | 2012-11-28 | Multilayer wiring board and electronic device |
CN2012105008068A CN103260339A (zh) | 2012-02-21 | 2012-11-29 | 多层布线板和电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012035565A JP2013172036A (ja) | 2012-02-21 | 2012-02-21 | 多層配線基板及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013172036A true JP2013172036A (ja) | 2013-09-02 |
Family
ID=47458652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012035565A Pending JP2013172036A (ja) | 2012-02-21 | 2012-02-21 | 多層配線基板及び電子機器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20130214397A1 (ja) |
EP (1) | EP2632235A1 (ja) |
JP (1) | JP2013172036A (ja) |
KR (1) | KR20130096144A (ja) |
CN (1) | CN103260339A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018198257A (ja) * | 2017-05-24 | 2018-12-13 | 京セラ株式会社 | 配線基板 |
US11229115B2 (en) | 2017-12-13 | 2022-01-18 | Hitachi, Ltd. | Wiring board and electronic device |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5919873B2 (ja) * | 2012-02-21 | 2016-05-18 | 富士通株式会社 | 多層配線基板及び電子機器 |
US9603250B2 (en) * | 2014-02-28 | 2017-03-21 | Fujitsu Limited | Electromagnetic field manipulation around vias |
US9123738B1 (en) * | 2014-05-16 | 2015-09-01 | Xilinx, Inc. | Transmission line via structure |
DE202014008843U1 (de) * | 2014-11-06 | 2014-11-24 | Rosenberger Hochfrequenztechnik Gmbh & Co. Kg | Leiterplattenanordnung |
JP2018082110A (ja) | 2016-11-18 | 2018-05-24 | 東芝メモリ株式会社 | 回路基板および電子機器 |
CN107273601A (zh) * | 2017-06-09 | 2017-10-20 | 郑州云海信息技术有限公司 | 基于fdtd算法分析接地孔对信号完整性影响方法 |
KR102643449B1 (ko) * | 2018-09-25 | 2024-03-06 | 몰렉스 엘엘씨 | 커넥터, 및 표면 접지 평면을 갖는 인쇄 회로 보드 |
US11234325B2 (en) * | 2019-06-20 | 2022-01-25 | Infinera Corporation | Printed circuit board having a differential pair routing topology with negative plane routing and impedance correction structures |
CN113068306A (zh) * | 2021-04-26 | 2021-07-02 | Tcl通讯(宁波)有限公司 | 一种pcb板及pcb板安装方法 |
JP2024034696A (ja) * | 2022-09-01 | 2024-03-13 | 株式会社日立製作所 | プリント配線板および情報処理装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005517303A (ja) * | 2001-10-10 | 2005-06-09 | モレックス インコーポレーテッド | 高速差動信号エッジカードコネクタの回路基板レイアウト |
JP2008527724A (ja) * | 2005-01-10 | 2008-07-24 | サンミナ−エスシーアイ コーポレーション | 差動信号対のために改良されたシグナルインテグリティを備えるプリント回路板等 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60127797A (ja) | 1983-12-14 | 1985-07-08 | 日本電気株式会社 | 多層プリント配線基板 |
EP0180183A3 (en) * | 1984-10-29 | 1987-09-23 | Kabushiki Kaisha Toshiba | Multilayer printed wiring board |
US4858077A (en) * | 1987-11-25 | 1989-08-15 | Hitachi, Ltd. | Condenser-containing, ceramic multi-layer circuit board and semiconductor module and computer having the circuit board |
JP3199592B2 (ja) | 1995-01-27 | 2001-08-20 | 株式会社日立製作所 | 多層印刷回路基板 |
JP3232562B2 (ja) | 1999-10-22 | 2001-11-26 | 日本電気株式会社 | 電磁干渉抑制部品および電磁干渉抑制回路 |
JP4005451B2 (ja) | 2002-08-29 | 2007-11-07 | 富士通株式会社 | 多層基板及び半導体装置 |
CN101176391A (zh) * | 2005-01-10 | 2008-05-07 | 圣米纳-Sci公司 | 具有改善的差分信号对的信号完整性的印刷电路板等 |
US20110203843A1 (en) | 2006-10-13 | 2011-08-25 | Taras Kushta | Multilayer substrate |
JP5003359B2 (ja) * | 2007-08-31 | 2012-08-15 | 日本電気株式会社 | プリント配線基板 |
JP5326455B2 (ja) * | 2008-09-18 | 2013-10-30 | 日本電気株式会社 | プリント配線基板及びその製造方法 |
JP2011018673A (ja) | 2009-07-07 | 2011-01-27 | Hitachi Ltd | Lsiパッケージ、プリント基板および電子装置 |
-
2012
- 2012-02-21 JP JP2012035565A patent/JP2013172036A/ja active Pending
- 2012-11-12 US US13/674,138 patent/US20130214397A1/en not_active Abandoned
- 2012-11-27 KR KR1020120135311A patent/KR20130096144A/ko not_active Application Discontinuation
- 2012-11-28 EP EP12194579.4A patent/EP2632235A1/en not_active Withdrawn
- 2012-11-29 CN CN2012105008068A patent/CN103260339A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005517303A (ja) * | 2001-10-10 | 2005-06-09 | モレックス インコーポレーテッド | 高速差動信号エッジカードコネクタの回路基板レイアウト |
JP2008527724A (ja) * | 2005-01-10 | 2008-07-24 | サンミナ−エスシーアイ コーポレーション | 差動信号対のために改良されたシグナルインテグリティを備えるプリント回路板等 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018198257A (ja) * | 2017-05-24 | 2018-12-13 | 京セラ株式会社 | 配線基板 |
US11229115B2 (en) | 2017-12-13 | 2022-01-18 | Hitachi, Ltd. | Wiring board and electronic device |
Also Published As
Publication number | Publication date |
---|---|
EP2632235A1 (en) | 2013-08-28 |
KR20130096144A (ko) | 2013-08-29 |
CN103260339A (zh) | 2013-08-21 |
US20130214397A1 (en) | 2013-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013172036A (ja) | 多層配線基板及び電子機器 | |
JP5919873B2 (ja) | 多層配線基板及び電子機器 | |
JP5919872B2 (ja) | 多層配線基板及び電子機器 | |
JP2013225610A (ja) | プリント配線板、半導体パッケージ及びプリント回路板 | |
JP6168943B2 (ja) | Ebg構造体、半導体デバイスおよび回路基板 | |
JP4916300B2 (ja) | 多層配線基板 | |
KR102149392B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
US9699887B2 (en) | Circuit board and electronic device | |
US11710713B2 (en) | Semi-conductor package structure | |
JP6019367B2 (ja) | 半導体装置 | |
JP6107718B2 (ja) | 高周波フィルタ | |
JP2011066223A (ja) | 回路基板 | |
US10306757B2 (en) | Circuit board and electronic device | |
JP2014154593A (ja) | 高周波パッケージ | |
US9847564B2 (en) | Slow-wave transmission line formed in a multi-layer substrate | |
US20130032931A1 (en) | Layer structure with emi shielding effect | |
JP5306551B1 (ja) | 多層回路基板 | |
JP5388081B2 (ja) | 半導体装置 | |
JP6436738B2 (ja) | プリント配線板、半導体装置及びプリント回路板 | |
JP2009105095A (ja) | デバイス及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150901 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151214 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160524 |