JP5919873B2 - 多層配線基板及び電子機器 - Google Patents

多層配線基板及び電子機器 Download PDF

Info

Publication number
JP5919873B2
JP5919873B2 JP2012035359A JP2012035359A JP5919873B2 JP 5919873 B2 JP5919873 B2 JP 5919873B2 JP 2012035359 A JP2012035359 A JP 2012035359A JP 2012035359 A JP2012035359 A JP 2012035359A JP 5919873 B2 JP5919873 B2 JP 5919873B2
Authority
JP
Japan
Prior art keywords
signal
signal via
differential
layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012035359A
Other languages
English (en)
Other versions
JP2013172018A (ja
Inventor
憲一 河合
憲一 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012035359A priority Critical patent/JP5919873B2/ja
Priority to US13/674,451 priority patent/US20130215587A1/en
Priority to EP12193205.7A priority patent/EP2632234A1/en
Priority to KR1020120135299A priority patent/KR20130096143A/ko
Priority to CN2012104953799A priority patent/CN103260338A/zh
Publication of JP2013172018A publication Critical patent/JP2013172018A/ja
Application granted granted Critical
Publication of JP5919873B2 publication Critical patent/JP5919873B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/06—Arrangements of circuit components or wiring on supporting structure on insulating boards, e.g. wiring harnesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、多層配線基板及び電子機器に関する。
従来から、多層配線基板内の各層をビアで接続する技術がある。図７は、一部を省略した多層配線基板の信号ビア対の配置関係の一例を示す説明図、図８は、信号ビア対の一例を示す説明図、図９は、一部を省略した図８のＣ−Ｃ線断面図である。
図９に示す多層配線基板１００は、絶縁材１０１を用いて複数のグランド層１０２及び信号層１０３が順次積層されて形成される多層構造の配線基板である。例えば、多層配線基板１００は、第１信号層１０３Ａに、第２グランド層１０２Ｂ、第３信号層１０３Ｃ、第４グランド層１０２Ｄ、第５信号層１０３Ｅ、第６グランド層１０２Ｆ、第７信号層１０３Ｇの順で各層が積層される。更に、多層配線基板１００は、第７信号層１０３Ｇに、第８グランド層１０２Ｈ、第９信号層１０３Ｉ及び第１０グランド層１０２Ｊ等の順で各層が積層される。
ビア１１０は、多層配線基板１００の積層面に格子状に所定ピッチで形成され、積層面に対して鉛直な方向に延在する孔内に銅等の導電物質を充填して形成される。そして、各ビア１１０により、多層配線基板１００内の各層が接続される。
また、複数のビア１１０は、グランドビア１１１と、差動信号ビア１１２とを有する。グランドビア１１１は、グランド層１０２と接続される。また、差動信号ビア１１２は、信号ランド１１３を通じて信号層１０３と接続される。尚、説明の便宜上、図７では、グランドビア１１１は黒丸で示し、差動信号ビア１１２はハッチングした丸で示すものとする。
また、信号ビア対１２０は、例えば、Ｎ１又はＮ２方向に隣接する一対の差動信号ビア１１２と、これら一対の差動信号ビア１１２を挟む一対のグランドビア１１１とを有する。更に、信号ビア対１２０は、例えば、ＢＧＡ（Ball Grid Array）又はＬＧＡ（Land Grid Array）と接続される。各信号ビア対１２０は、隣接する信号ビア対１２０から、例えば、１ビア分若しくは２ビア分がオフセットされて配置される。
また、信号ビア対１２０内の差動信号ビア１１２が挿通するグランド層１０２には、差動信号ビア１１２間の短絡を防止する、差動信号ビア１１２の直径よりも大きい直径のクリアランス１１４が形成される。クリアランス１１４は、差動信号ビア１１２と接触しない位置に形成される。
また、多層配線基板１００は、信号ビア対１２０の差動信号ビア１１２から配線を引き出す場合、配線を引き出す方向に差動配線１３０を配置し、この差動配線１３０を用いて差動信号ビア１１２から配線が引き出される。
図７に示す多層配線基板１００は、例えば、第１の信号ビア対１２０Ａ〜第３の信号ビア対１２０Ｃを有する。多層配線基板１００は、第３の信号ビア対１２０Ｃの差動信号ビア１１２から配線を引き出す第１の差動配線１３０Ａと、第２の信号ビア対１２０Ｂの差動信号ビア１１２から配線を引き出す第２の差動配線１３０Ｂとを有する。また、第１の差動配線１３０Ａは、図９に示すように、第２グランド層１０２Ｂと第４グランド層１０２Ｄとの間の第３信号層１０３Ｃに配置され、例えば、第１の信号ビア対１２０Ａ内の差動信号ビア１１２間を通過する。また、第２の差動配線１３０Ｂは、第４グランド層１０２Ｄと第６グランド層１０２Ｆとの間の第５信号層１０３Ｅに配置され、例えば、第１の信号ビア対１２０Ａ内の差動信号ビア１１２間を通過する。
特開昭６０−１２７７９７号公報 特表２０１０−５０６３８０号公報 特開２０１１−１８６７３号公報 特開平８−２０４３３８号公報 特開２００１−１１９１５４号公報 特開２００４−９５６１４号公報
しかしながら、多層配線基板１００は、近年の配線高密度化の要求に伴って、信号ビア対１２０内の一対の差動信号ビア１１２間の距離が短くなるため、差動信号ビア１１２間で発生する電磁波の影響が大きくなる。しかも、一対の差動信号ビア１１２間に差動配線１３０を通過させた場合、差動信号ビア１１２と差動配線１３０との間の電磁波の干渉でクロストークが大きくなる。その結果、差動信号ビア１１２の信号は差動配線１３０の信号のノイズとなり、差動配線１３０の信号は差動信号ビア１１２の信号のノイズとなる。
また、多層配線基板１００は、差動信号ビア１１２のスタブ１４０から漏れる電磁波が隣接する差動配線１３０に影響する。このように、差動信号ビア１１２の信号と、差動配線１３０の信号とが互いにノイズとなったり、差動信号ビア１１２のスタブ１４０から電磁波が漏れたりすることにより、差動信号ビア１１２と差動配線１３０との間のクロストークが大きくなる。
一つの側面では、差動信号ビア（信号ビア）と差動配線（差動信号配線）との間のクロストークを低減できる多層配線基板及び電子機器を提供することを目的とする。
一つの態様は、複数の信号層とグランド層とを有する多層配線基板である。この態様では、前記複数の信号層内の第１の信号層に配線された第１の差動信号配線と、前記複数の信号層の内、前記第１の信号層よりも上層の第２の信号層に配線された第２の差動信号配線とを有する。更に、この態様では、前記多層配線基板の積層方向に延び、前記第１の差動信号配線に接続される第１の信号ビアと、前記第１の信号ビアに隣接した位置に形成され、前記積層方向に延び、かつ、前記第１の差動信号配線に接続される第２の信号ビアとを有する。更に、この態様では、前記積層方向に延び、かつ、前記第２の差動信号配線に接続され、かつ、スタブが前記第１の信号層よりも上層で終端される第３の信号ビアを有する。更に、この態様では、前記第３の信号ビアに隣接した位置に形成され、前記積層方向に延び、かつ、前記第２の差動信号配線に接続され、かつ、スタブが前記第１の信号層よりも上層で終端され、かつ、前記第３の信号ビアとの間を通過するように前記第１の差動信号配線が配線される第４の信号ビアを有する。
一つの態様では、差動信号ビアと差動配線との間のクロストークを低減できる。
図１は、実施例１の一部を省略した多層配線基板の信号ビア対の配置関係の一例を示す説明図である。 図２は、一部を省略した図１のＡ−Ａ線断面図である。 図３は、実施例１と比較例１とのクロストークの計算結果を比較した説明図である。 図４は、実施例２の一部を省略した多層配線基板の信号ビア対の配置関係の一例を示す説明図である。 図５は、一部を省略した図４のＢ−Ｂ線断面図である。 図６は、実施例２のクロストークの計算結果の一例を示す説明図である。 図７は、一部を省略した多層配線基板の信号ビア対の配置関係の一例を示す説明図である。 図８は、信号ビア対の一例を示す説明図である。 図９は、一部を省略した図８のＣ−Ｃ線断面図である。
以下、図面に基づいて、本願の開示する多層配線基板及び電子機器の実施例を詳細に説明する。尚、本実施例により、開示技術が限定されるものではない。以下の実施例では、多層配線基板内における各要素、例えば、ビアの二次元の相対位置は、例えば、図１に示す通り、図に向かって上下方向をＮ１及びＮ２で示し、図に向かって左右方向をＭ１及びＭ２で示す。以下の実施例では、多層配線基板内における各要素が、例えば、信号ビアがＭ１及びＭ２方向、並びに、Ｎ１及びＮ２方向に格子状に所定ピッチで配置される。また、以下の実施例では、差動信号ビアの直径は、差動信号ビアの水平断面の最大径を指す。また、クリアランスの直径は、クリアランスの水平断面の最大径を指すものとする。
図１は、実施例１の一部を省略した多層配線基板の信号ビア対の配置関係の一例を示す説明図である。図２は、一部を省略した図１のＡ−Ａ線断面図である。
図２に示す多層配線基板１Ａは、絶縁材９１Ａを用いて複数のグランド層２及び信号層３が順次積層されて形成される多層構造、例えば、１８層構造の配線基板である。例えば、多層配線基板１Ａは、第１信号層３Ａに、第２グランド層２Ｂ、第３信号層３Ｃ、第４グランド層２Ｄ、第５信号層３Ｅ、第６グランド層２Ｆ及び第７信号層３Ｇの順で各層が積層される。更に、多層配線基板１Ａは、第７信号層３Ｇに、第８グランド層２Ｈ、第９信号層３Ｉ及び第１０グランド層２Ｊ等の順で各層が積層される。尚、説明の便宜上、第１１層から第１８層までの図示は省略する。第１４層、第１６層及び第１８層は、例えば、信号層３とする。
ビア１０は、グランド層２及び信号層３の積層面に対して鉛直な方向に延在する孔内に銅等の導電物質を充填して形成されるが、完全に充填する必要はなく、接続される層と導通がとれていればよい。また、複数のビア１０は、図１に示すように、格子状に所定ピッチで積層面上に形成されるものである。そして、各ビア１０は、多層配線基板１Ａ内の層間を接続する。
また、複数のビア１０は、グランドビア１１と、差動信号ビア１２とを有する。尚、差動信号ビア１２は、信号ビアの一例である。グランドビア１１は、グランド層２と接続される。また、差動信号ビア１２は、信号ランド１３を通じて信号層３と接続される。尚、説明の便宜上、図１では、グランドビア１１は黒丸で示し、差動信号ビア１２はハッチングした丸で示すものとする。
また、信号ビア対２１は、格子状に所定ピッチで配置された複数のビア１０の内、図１に示すＮ１又はＮ２方向に隣接する一対のビア１０で成す一対の差動信号ビア１２と、一対の差動信号ビア１２の両側を挟む、隣接する一対のグランドビア１１とを有する。尚、信号ビア対２１内の一対のグランドビア１１は、信号ビア対２１内の差動信号ビア１２と隣接するビア１０で形成されるため、適宜変更可能である。更に、信号ビア対２１は、例えば、ＢＧＡ（Ball Grid Array）又はＬＧＡ（Land Grid Array）と接続される。
また、信号ビア対２１内の差動信号ビア１２が挿通するグランド層２には、差動信号ビア１２間の短絡を防止する、差動信号ビア１２の直径よりも大きい直径のクリアランス１４が形成される。クリアランス１４は、差動信号ビア１２と接触しない位置に形成される。
また、信号ビア対２１の差動信号ビア１２から配線が引き出される場合、配線が引き出される方向に差動配線３０を配置し、この差動配線３０を用いて差動信号ビア１２から配線を引き出す。尚、差動配線３０は、信号配線の一例である。
また、多層配線基板１Ａは、図１に示す通り、例えば、多層配線基板１Ａ内のＭ１側に配置され第１の信号ビア対２１Ａと、多層配線基板１Ａ内のＭ２側に配置された第２の信号ビア対２１Ｂとを有する。
更に、第１の信号ビア対２１Ａ内の差動信号ビア１２は、第３の差動信号ビア１２Ｃと、第４の差動信号ビア１２Ｄとを有する。第３の差動信号ビア１２Ｃ及び第４の差動信号ビア１２Ｄは、第９信号層３Ｉに配置される第２の差動配線３０Ｂと接続される。第２の信号ビア対２１Ｂ内の差動信号ビア１２は、第１の差動信号ビア１２Ａと、第２の差動信号ビア１２Ｂとを有する。第１の差動信号ビア１２Ａ及び第２の差動信号ビア１２Ｂは、第３信号層３Ｃに配置される第１の差動配線３０Ａと接続される。尚、第１の差動配線３０Ａは、第１の信号ビア２１Ａ内の第３の差動信号ビア１２Ｃと第４の差動信号ビア１２Ｄとの間を通過する。
また、図２に示すように、第１の信号ビア対２１Ａ内の第３の差動信号ビア１２Ｃ及び第４の差動信号ビア１２Ｄは、第９信号層３Ｉの第２の差動配線３０Ｂと接続され、スタブ４１により第８グランド層２Ｈまで延在している。しかし、第３の差動信号ビア１２Ｃ及び第４の差動信号ビア１２Ｄと、第８グランド層２Ｈとは、クリアランス１４によって分離されている。その結果、第３の差動信号ビア１２Ｃ及び第４の差動信号ビア１２Ｄは、第２の信号ビア対２１Ｂ内の第１の差動信号ビア１２Ａ及び第２の差動信号ビア１２Ｂと接続する第２の差動配線３０Ｂが配置される第３信号層３Ｃに延在しないことになる。
図３は、実施例１と比較例１とのクロストークの計算結果を比較した説明図である。第１のポートＰ１は、第１の信号ビア対２１Ａ内の第３の差動信号ビア１２Ｃ及び第４の差動信号ビア１２Ｄの表層（第１８信号層）である。第２のポートＰ２は、図１に示す通り、第２の差動配線３０ＢのＭ１側の線路端である。第３のポートＰ３は、図１に示す通り、第２の信号ビア対２１Ｂ内の第１の差動信号ビア１２Ａ及び第２の差動信号ビア１２Ｂと接続する第１の差動配線３０ＡのＭ２側の線路端である。第４のポートＰ４は、図１に示す通り、第１の差動配線３０ＡのＭ１側の線路端である。また、比較例１では、第１の信号ビア２１Ａ内の第３の差動信号ビア１２Ｃ及び第４の差動信号ビア１２Ｄのスタブ４１が第３信号層２Ｈに延在した基板を使用するものとする。尚、図７及び図８の第２の信号ビア対１２０Ｂ及び第３の信号ビア対１２０Ｃに対応する。
尚、図３では、第１のポートＰ１と第３のポートＰ３との間のクロストークをＸｔａｌｋ Ｓｄｄ（３，１）、第１のポートＰ１と第４のポートＰ４との間のクロストークをＸｔａｌｋ Ｓｄｄ（４，１）で示す。同様に、第２のポートＰ２と第３のポートＰ３との間のクロストークをＸｔａｌｋ Ｓｄｄ（３，２）、第２のポートＰ２と第４のポートＰ４との間のクロストークをＸｔａｌｋ Ｓｄｄ（４，２）で示す。
図３の（Ａ）を参照すると、実施例１の第１のポートＰ１と第３のポートＰ３との間のクロストークＳ１は、比較例１の第１のポートＰ１と第３のポートＰ３との間のクロストークＳ１０１と比較して、ほぼ全周波数帯で約２０ｄＢ低下している。
図３の（Ｂ）を参照すると、実施例１の第２のポートＰ２と第３のポートＰ３との間のクロストークＳ１は、比較例１の第２のポートＰ２と第３のポートＰ３との間のクロストークＳ１０１と比較して、ほぼ全周波数帯で約２０ｄＢ低下している。
図３の（Ｃ）を参照すると、実施例１の第１のポートＰ１と第４のポートＰ４との間のクロストークＳ１は、比較例１の第１のポートＰ１と第４のポートＰ４との間のクロストークＳ１０１と比較して、ほぼ全周波数帯で約２０ｄＢ低下している。
図３の（Ｄ）を参照すると、実施例１の第２のポートＰ２と第４のポートＰ４との間のクロストークＳ１は、比較例１の第２のポートＰ２と第４のポートＰ４との間のクロストークＳ１０１と比較して、ほぼ全周波数帯で約２０ｄＢ低下している。
実施例１では、第１の信号ビア対２１Ａ内の第３の差動信号ビア１２Ｃ及び第４の差動信号ビア１２Ｄが、第９信号層３Ｉの第２の差動配線３０Ｂと接続され、スタブ４１により第８グランド層２Ｈまで延在している。そして、第３の差動信号ビア１２Ｃ及び第４の差動信号ビア１２Ｄと、第８グランド層２Ｈとはクリアランス１４によって分離されている。従って、第３の差動信号ビア１２Ｃ及び第４の差動信号ビア１２Ｄは、第１の差動信号ビア１２Ａ及び第２の差動信号ビア１２Ｂと接続される第１の差動配線３０Ａが配置される第３信号層３Ｃに延在しなくなる。その結果、第１の信号ビア対２１Ａの第３の差動信号ビア１２Ｃ及び第４の差動信号ビア１２Ｄのスタブ４１と、第２の信号ビア対２１Ｂと接続される第１の差動配線３０Ａとの間のクロストークを低減できる。
尚、実施例１は、第１の信号ビア対２１Ａの差動信号ビア１２Ｃ（１２Ｄ）が第２の信号ビア対２１Ｂの差動信号ビア１２Ａ（１２Ｂ）と接続する第１の差動配線３０Ａが配置される信号層３に延在しない程度に差動信号ビア１２Ａ（１２Ｂ）のスタブ４１を短くすれば良い。従って、第１の差動配線３０Ａが配置される信号層３を限定するものではない。
実施例１では、信号ビア対２１内の一対の差動信号ビア１２を、格子状に所定ピッチで配置された複数のビア１０の内、Ｎ１又はＮ２方向に隣接する一対のビア１０で形成した。しかしながら、一対の差動信号ビア１２を、Ｍ１又はＭ２方向に隣接する一対のビア１０で形成しても良い。一対の差動信号ビア１２を、Ｍ１又はＭ２方向に隣接する一対のビア１０で形成する実施の形態につき、以下に実施例２として説明する。
次に実施例２の多層配線基板について説明する。図４は、実施例２の一部を省略した多層配線基板の信号ビア対の配置関係の一例を示す説明図である。図５は、一部を省略した図４のＢ−Ｂ線断面図である。尚、実施例１の多層配線基板１Ａと同一のものには同一符号を付すことで、その重複する構成及び動作の説明については省略する。
図４に示す多層配線基板１Ｂの信号ビア対２２は、格子状に所定ピッチで配置された複数のビア１０の内、Ｎ１又はＮ２方向に隣接する一対のビア１０で成す一対の差動信号ビア１２と、一対の差動信号ビア１２の両側を挟む一対のグランドビア１１とを有する。尚、グランドビア１１は、信号ビア対２２内の差動信号ビア１２に隣接するビア１０に適宜変更可能である。
また、多層配線基板１Ｂは、図４に示す通り、例えば、多層配線基板１Ｂ内のＭ１側に配置された第１の信号ビア対２２Ａと、多層配線基板１Ｂ内のＭ２側に配置された第２の信号ビア対２２Ｂとを有する。
更に、第１の信号ビア対２２Ａの差動信号ビア１２は、第３の差動信号ビア１２Ｇと、第４の差動信号ビア１２Ｈとを有する。第３の差動信号ビア１２Ｇ及び第４の差動信号ビア１２Ｈは、第３信号層３Ｃに配置された第３の差動配線３０Ｃと接続される。第２の信号ビア対２２Ｂの差動信号ビア１２は、第１の差動信号ビア１２Ｅと、第２の差動信号ビア１２Ｆとを有する。第１の差動信号ビア１２Ｅ及び第２の差動信号ビア１２Ｆは、第９信号層３Ｉに配置された第４の差動配線３０Ｄと接続される。尚、第４の差動配線３０Ｄは、第１の信号ビア２２Ａ内の第３の差動信号ビア１２Ｇと第４の差動信号ビア１２Ｈとの間を通過する。
また、第２の信号ビア対２２Ｂの第１の差動信号ビア１２Ｅ及び第２の差動信号ビア１２Ｆのスタブ４１Ｂは、第１の信号ビア対２２Ａの第３の差動信号ビア１２Ｇ及び第４の差動信号ビア１２Ｈのスタブ４１Ａよりも長い。従って、第２の信号ビア対２２Ｂの差動信号ビア１２Ｅ、１２Ｆは、第１の信号ビア対２２Ａの差動信号ビア１２Ｇ，１２Ｈに比較して電磁波の漏れは大きい。実施例２の多層配線基板１Ｂでは、スタブ長の長い第２の信号ビア対２２Ｂの差動信号ビア１２Ｅ，１２Ｆに接続する第４の差動配線３０Ｄを、スタブ長の短い第１の信号ビア対２２Ａの第３の差動信号ビア１２Ｇと第４の差動信号ビア１２Ｈとの間を通過させる。
図６は、実施例２のクロストークの計算結果の一例を示す説明図である。尚、第１のポートＰ１は、第１の信号ビア対２２Ａの差動信号ビア１２Ｇ，１２Ｈの表層（第１８信号層）である。第２のポートＰ２は、図４に示す通り、第１の信号ビア対２２Ａ内の差動信号ビア１２Ｇ，１２Ｈと接続される第３の差動配線３０ＣのＭ１側の終端路である。第３のポートＰ３は、図４に示す通り、第２の信号ビア対２２Ｂ内の差動信号ビア１２Ｅ，１２Ｆと接続される第４の差動配線３０ＤのＭ２側の線路端である。第４のポートＰ４は、図４に示す通り、第４の差動配線３０ＤのＭ１側の線路端である。
第３の差動配線３０Ｃ及び第４の差動配線３０Ｄは、複数の信号層３の内、いずれの信号層３に配置されるかでクロストークが異なる。図６は、第３の差動配線３０Ｃ又は第４の差動配線３０Ｄが、第３信号層３Ｃ、第５信号層３Ｅ、第７信号層３Ｇ又は第９信号層３Ｈの何れかに配置された場合に生じる１６ＧＨｚ周波数帯でのクロストークの一覧である。尚、クロストークの絶対値が大きい場合、そのクロストークも小さく、絶対値が小さい場合、そのクロストークも大きくなる。
例えば、第３の差動配線３０Ｃ及び第４の差動配線３０Ｄを第３信号層３Ｃ及び第５信号層３Ｅの何れかに配置し、例えば、第３の差動配線３０Ｃを第５信号層３Ｅ、第４の差動配線３０Ｄを第３信号層３Ｃにした場合、クロストークは、−３２．６ｄＢとなる。これに対して、例えば、第３の差動配線３０Ｃを第３信号層３Ｃ、第４の差動配線３０Ｄを第５信号層３Ｅにした場合、クロストークは、−３４．９ｄＢとなる。
従って、多層配線基板１Ｂ内のＭ２側にある第２の信号ビア対２２Ｂの差動信号ビア１２Ｅ（１２Ｆ）と接続される第４の差動配線３０Ｄは、Ｍ１側にある第１の信号ビア対２２Ａの差動信号ビア１２Ｇ（１２Ｈ）と接続される第３の差動配線３０Ｃよりも上層側の信号層３に配置する。その結果、第４の差動配線３０Ｄは、第３の差動配線３０Ｃよりも上層側の信号層３に配置した方がクロストークを小さくできる。
実施例２では、スタブ長の長い差動信号ビア１２に接続する差動配線３０をスタブ長が比較的短い差動信号ビア１２間を通過させる。例えば、多層配線基板１Ｂ内の奥（Ｍ２：内）側にある第２の信号ビア対２２Ｂのスタブ長が比較的長い差動信号ビア１２と接続される第４の差動配線３０Ｄを、手前（Ｍ１：外）側にある第１の信号ビア対２２Ａのスタブ長が比較的短い差動信号ビア１２間を通過させる。つまり、第４の差動配線３０Ｄを、スタブ長が比較的短い差動信号ビア１２と接続される第３の差動配線３０Ｃよりも上層側の信号層に配置する。
差動信号ビア１２のスタブ長が比較的長い第２の信号ビア対２２Ｂ側から電磁波の影響を受ける第４の差動配線３０Ｄよりも下層側の信号層３に、差動信号ビア１２のスタブ長が比較的短い第１の信号ビア対２２Ａと接続される第３の差動配線３０Ｃを配置する。その結果、クロストークを低減できる。
尚、実施例２では、信号ビア対２２内の一対の差動信号ビア１２を、格子状に所定ピッチで配置された複数のビア１０の内、Ｎ１又はＮ２方向に隣接する一対のビア１０で形成する。しかしながら、一対の差動信号ビア１２が、Ｍ１又はＭ２方向に隣接する一対のビア１０で形成されても良い。
また、上記実施例では、具体的な数値を例示したが、これら数値に限定されるものではない。
１Ａ 多層配線基板
１Ｂ 多層配線基板
２ グランド層
３ 信号層
１２ 差動信号ビア
１２Ａ 第１の差動信号ビア
１２Ｂ 第２の差動信号ビア
１２Ｃ 第３の差動信号ビア
１２Ｄ 第４の差動信号ビア
１２Ｅ 第１の差動信号ビア
１２Ｆ 第２の差動信号ビア
１２Ｇ 第３の差動信号ビア
１２Ｈ 第４の差動信号ビア
２０ 信号ビア対
２１ 信号ビア対
２２ 信号ビア対
３０ 差動配線

Claims (4)

  1. 複数の信号層とグランド層とを有する多層配線基板において、
    前記複数の信号層内の第１の信号層に配線された第１の差動信号配線と、
    前記複数の信号層の内、前記第１の信号層よりも上層の第２の信号層に配線された第２の差動信号配線と、
    前記多層配線基板の積層方向に延び、前記第１の差動信号配線に接続される第１の信号ビアと、
    前記第１の信号ビアに隣接した位置に形成され、前記積層方向に延び、かつ、前記第１の差動信号配線に接続される第２の信号ビアと、
    前記積層方向に延び、かつ、前記第２の差動信号配線に接続され、かつ、前記積層方向に延びるスタブが前記第１の信号層よりも上層の前記グランド層で終端される第３の信号ビアと、
    前記第３の信号ビアに隣接した位置に形成され、前記積層方向に延び、かつ、前記第２の差動信号配線に接続され、かつ、前記積層方向に延びるスタブが前記第１の信号層よりも上層の前記グランド層で終端され、かつ、前記第３の信号ビアとの間を通過するように前記第１の差動信号配線が配線される第４の信号ビアと
    を有することを特徴とする多層配線基板。
  2. 複数の信号層とグランド層とを有する多層配線基板において、
    前記複数の信号層内の第１の信号層に配線された第１の差動信号配線と、
    前記複数の信号層の内、前記第１の信号層よりも下層の第２の信号層に配線された第２の差動信号配線と、
    前記多層配線基板の積層方向に延び、前記第１の差動信号配線に接続され、かつ前記積層方向に前記第２の信号層まで延びるスタブを有する第１の信号ビアと、
    前記第１の信号ビアに隣接した位置に形成され、前記積層方向に延び、かつ、前記第１の差動信号配線に接続され、前記積層方向に前記第２の信号層まで延びるスタブを有する第２の信号ビアと、
    前記積層方向に延び、かつ、前記第２の差動信号配線に接続される第３の信号ビアと、
    前記第３の信号ビアに隣接した位置に形成され、前記積層方向に延び、かつ、前記第２の差動信号配線に接続され、前記第３の信号ビアとの間を通過するように前記第１の差動信号配線が配線される第４の信号ビアと
    を有することを特徴とする多層配線基板。
  3. 複数の信号層とグランド層とを有する多層配線基板において、前記複数の信号層内の第１の信号層に配線された第１の差動信号配線と、前記複数の信号層の内、前記第１の信号層よりも上層の第２の信号層に配線された第２の差動信号配線と、前記多層配線基板の積層方向に延び、前記第１の差動信号配線に接続される第１の信号ビアと、前記第１の信号ビアに隣接した位置に形成され、前記積層方向に延び、かつ、前記第１の差動信号配線に接続される第２の信号ビアと、前記積層方向に延び、かつ、前記第２の差動信号配線に接続され、かつ、前記積層方向に延びるスタブが前記第１の信号層よりも上層の前記グランド層で終端される第３の信号ビアと、前記第３の信号ビアに隣接した位置に形成され、前記積層方向に延び、かつ、前記第２の差動信号配線に接続され、かつ、前記積層方向に延びるスタブが前記第１の信号層よりも上層の前記グランド層で終端され、かつ、前記第３の信号ビアとの間を通過するように前記第１の差動信号配線が配線される第４の信号ビアとを有する多層配線基板と、
    前記多層配線基板に実装される半導体部品と
    を有することを特徴とする電子機器。
  4. 複数の信号層とグランド層とを有する多層配線基板において、前記複数の信号層内の第１の信号層に配線された第１の差動信号配線と、前記複数の信号層の内、前記第１の信号層よりも下層の第２の信号層に配線された第２の差動信号配線と、前記多層配線基板の積層方向に延び、前記第１の差動信号配線に接続され、かつ前記積層方向に前記第２の信号層まで延びるスタブを有する第１の信号ビアと、前記第１の信号ビアに隣接した位置に形成され、前記積層方向に延び、かつ、前記第１の差動信号配線に接続され、前記積層方向に前記第２の信号層まで延びるスタブを有する第２の信号ビアと、前記積層方向に延び、かつ、前記第２の差動信号配線に接続される第３の信号ビアと、前記第３の信号ビアに隣接した位置に形成され、前記積層方向に延び、かつ、前記第２の差動信号配線に接続され、前記第３の信号ビアとの間を通過するように前記第１の差動信号配線が配線される第４の信号ビアとを有する多層配線基板と、
    前記多層配線基板に実装される半導体部品と
    を有することを特徴とする電子機器。
JP2012035359A 2012-02-21 2012-02-21 多層配線基板及び電子機器 Expired - Fee Related JP5919873B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012035359A JP5919873B2 (ja) 2012-02-21 2012-02-21 多層配線基板及び電子機器
US13/674,451 US20130215587A1 (en) 2012-02-21 2012-11-12 Multilayer wiring board and electronic device
EP12193205.7A EP2632234A1 (en) 2012-02-21 2012-11-19 Multilayer wiring board and electronic device
KR1020120135299A KR20130096143A (ko) 2012-02-21 2012-11-27 다층 배선 기판 및 전자 기기
CN2012104953799A CN103260338A (zh) 2012-02-21 2012-11-28 多层布线板和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012035359A JP5919873B2 (ja) 2012-02-21 2012-02-21 多層配線基板及び電子機器

Publications (2)

Publication Number Publication Date
JP2013172018A JP2013172018A (ja) 2013-09-02
JP5919873B2 true JP5919873B2 (ja) 2016-05-18

Family

ID=47263107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012035359A Expired - Fee Related JP5919873B2 (ja) 2012-02-21 2012-02-21 多層配線基板及び電子機器

Country Status (5)

Country Link
US (1) US20130215587A1 (ja)
EP (1) EP2632234A1 (ja)
JP (1) JP5919873B2 (ja)
KR (1) KR20130096143A (ja)
CN (1) CN103260338A (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9544992B2 (en) * 2013-01-29 2017-01-10 Fci Americas Technology Llc PCB having offset differential signal routing
CN104202905A (zh) * 2014-09-28 2014-12-10 浪潮(北京)电子信息产业有限公司 一种pcb及其布线方法
US9807869B2 (en) 2014-11-21 2017-10-31 Amphenol Corporation Mating backplane for high speed, high density electrical connector
US10079158B2 (en) * 2014-12-12 2018-09-18 Intel Corporation Vertical trench routing in a substrate
US10038281B2 (en) * 2015-08-13 2018-07-31 Intel Corporation Pinfield crosstalk mitigation
US10201074B2 (en) * 2016-03-08 2019-02-05 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
CN109076700B (zh) 2016-03-08 2021-07-30 安费诺公司 用于高速、高密度电连接器的背板占板区
CN105916287B (zh) * 2016-05-17 2019-03-15 浪潮(北京)电子信息产业有限公司 一种背板
US10091873B1 (en) * 2017-06-22 2018-10-02 Innovium, Inc. Printed circuit board and integrated circuit package
CN107391854A (zh) * 2017-07-26 2017-11-24 郑州云海信息技术有限公司 一种检查差分过孔间串扰的方法及装置
KR102562793B1 (ko) 2017-12-06 2023-08-03 삼성전자주식회사 회로 기판 및 이를 포함하는 전자 장치
JP2019145683A (ja) * 2018-02-21 2019-08-29 セイコーエプソン株式会社 電子回路基板、加速度センサー、傾斜計、慣性航法装置、構造物監視装置及び移動体
US11057995B2 (en) 2018-06-11 2021-07-06 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
WO2020236794A1 (en) 2019-05-20 2020-11-26 Amphenol Corporation High density, high speed electrical connector
US11234325B2 (en) * 2019-06-20 2022-01-25 Infinera Corporation Printed circuit board having a differential pair routing topology with negative plane routing and impedance correction structures
WO2021154813A1 (en) 2020-01-27 2021-08-05 Amphenol Corporation Electrical connector with high speed mounting interface
TW202147718A (zh) 2020-01-27 2021-12-16 美商安芬諾股份有限公司 具有高速安裝界面之電連接器
CN113365410B (zh) * 2020-03-02 2023-05-23 浙江宇视科技有限公司 一种印刷电路板及电子器件
CN111511097B (zh) * 2020-06-18 2020-12-29 深圳市欧博凯科技有限公司 高速传输光模块电路板结构及其制造方法、防串扰方法
CN113573472B (zh) * 2021-09-23 2022-02-01 中兴通讯股份有限公司 印制电路板及信号传输系统

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60127797A (ja) 1983-12-14 1985-07-08 日本電気株式会社 多層プリント配線基板
JP3199592B2 (ja) 1995-01-27 2001-08-20 株式会社日立製作所 多層印刷回路基板
JP3232562B2 (ja) 1999-10-22 2001-11-26 日本電気株式会社 電磁干渉抑制部品および電磁干渉抑制回路
JP2001203470A (ja) * 2000-01-21 2001-07-27 Toshiba Corp 配線基板、半導体パッケージ、および半導体装置
US20040039859A1 (en) * 2002-08-21 2004-02-26 Intel Corporation Via configuration for differential signaling through power or ground planes
JP4005451B2 (ja) 2002-08-29 2007-11-07 富士通株式会社 多層基板及び半導体装置
JP4259311B2 (ja) * 2003-12-19 2009-04-30 株式会社日立製作所 多層配線基板
US7501586B2 (en) * 2004-10-29 2009-03-10 Intel Corporation Apparatus and method for improving printed circuit board signal layer transitions
CN101095381B (zh) * 2004-10-29 2010-06-16 莫莱克斯公司 用于高速电连接器的印刷电路板
JP4371065B2 (ja) * 2005-03-03 2009-11-25 日本電気株式会社 伝送線路、通信装置及び配線形成方法
US7402757B1 (en) * 2005-05-19 2008-07-22 Sun Microsystems, Inc. Method, system, and apparatus for reducing transition capacitance
CN100438727C (zh) * 2005-06-17 2008-11-26 鸿富锦精密工业（深圳）有限公司 印刷电路板传输线的布线结构
JP4834385B2 (ja) * 2005-11-22 2011-12-14 株式会社日立製作所 プリント基板および電子装置
CN200969706Y (zh) * 2006-07-28 2007-10-31 鸿富锦精密工业（深圳）有限公司 设有过孔的印刷电路板
JP2008078314A (ja) * 2006-09-20 2008-04-03 Toshiba Corp 高速信号回路装置
JP4930590B2 (ja) 2006-10-13 2012-05-16 日本電気株式会社 多層基板
US7999192B2 (en) * 2007-03-14 2011-08-16 Amphenol Corporation Adjacent plated through holes with staggered couplings for crosstalk reduction in high speed printed circuit boards
JP2009043786A (ja) * 2007-08-06 2009-02-26 Rohm Co Ltd 実装基板および電子部品
US8158892B2 (en) * 2007-08-13 2012-04-17 Force10 Networks, Inc. High-speed router with backplane using muli-diameter drilled thru-holes and vias
US7897880B1 (en) * 2007-12-07 2011-03-01 Force 10 Networks, Inc Inductance-tuned circuit board via crosstalk structures
JP2009164353A (ja) * 2008-01-07 2009-07-23 Fujitsu Ltd 配線板及びその製造方法、配線板組立体
JP2011018673A (ja) 2009-07-07 2011-01-27 Hitachi Ltd Ｌｓｉパッケージ、プリント基板および電子装置
US8325459B2 (en) * 2009-12-08 2012-12-04 International Business Machines Corporation Channel performance of electrical lines
JP2013172036A (ja) * 2012-02-21 2013-09-02 Fujitsu Ltd 多層配線基板及び電子機器

Also Published As

Publication number Publication date
JP2013172018A (ja) 2013-09-02
CN103260338A (zh) 2013-08-21
EP2632234A1 (en) 2013-08-28
US20130215587A1 (en) 2013-08-22
KR20130096143A (ko) 2013-08-29

Similar Documents

Publication Publication Date Title
JP5919873B2 (ja) 多層配線基板及び電子機器
JP5919872B2 (ja) 多層配線基板及び電子機器
JP2013172036A (ja) 多層配線基板及び電子機器
US9131602B2 (en) Printed circuit board for mobile platforms
KR101385167B1 (ko) 프린트 회로판
JP5352019B1 (ja) 多層回路基板及び高周波回路モジュール
JP4916300B2 (ja) 多層配線基板
JP5694251B2 (ja) Ｅｂｇ構造体および回路基板
JP2013225610A5 (ja)
US9040835B2 (en) Attenuation reduction grounding structure for differential-mode signal transmission lines of flexible circuit board
US9699887B2 (en) Circuit board and electronic device
WO2017006552A1 (ja) プリント基板
US9565750B2 (en) Wiring board for mounting a semiconductor element
US9041482B2 (en) Attenuation reduction control structure for high-frequency signal transmission lines of flexible circuit board
US10306757B2 (en) Circuit board and electronic device
JP6187011B2 (ja) プリント回路基板
JP5951156B2 (ja) 表面実装高周波回路
CN103491707A (zh) 软性标准排线与电路板的整合排线结构
JP6425632B2 (ja) プリント基板
JP6419022B2 (ja) 高周波回路モジュール
TW201349950A (zh) 電路板
US9560743B2 (en) Multilayer circuit substrate having core layer with through-hole
CN104582245A (zh) 印刷电路板
JP2014203952A (ja) Ｒｆモジュール及びｒｆモジュール内蔵多層配線基板
JP2013026236A (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160328

R150 Certificate of patent or registration of utility model

Ref document number: 5919873

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees