CN104582245A - 印刷电路板 - Google Patents

印刷电路板 Download PDF

Info

Publication number
CN104582245A
CN104582245A CN201410528120.9A CN201410528120A CN104582245A CN 104582245 A CN104582245 A CN 104582245A CN 201410528120 A CN201410528120 A CN 201410528120A CN 104582245 A CN104582245 A CN 104582245A
Authority
CN
China
Prior art keywords
printed circuit
circuit board
pcb
insulating barrier
copper clad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410528120.9A
Other languages
English (en)
Other versions
CN104582245B (zh
Inventor
金炳镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN104582245A publication Critical patent/CN104582245A/zh
Application granted granted Critical
Publication of CN104582245B publication Critical patent/CN104582245B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Dispersion Chemistry (AREA)

Abstract

本文中公开的是一种具有改善的虚拟部分的结构以提高印刷电路板的翘曲强度的印刷电路板，该印刷电路板包括：在其中堆积的多个绝缘层，多个绝缘层包括覆铜层；以及分别形成在绝缘层的中心部分处并沿着绝缘层的边缘部分的产品区域和虚拟区域，其中，包括在每个绝缘层中的覆铜层在纵向上以预定间隔排布在虚拟区域中。

Description

印刷电路板
相关申请的交叉引用
本申请要求于2013年10月29日提交的题为“Printed Circuit Board(印刷电路板)”的韩国专利申请序No.10-2013-0129142的外国优先权，通过引用将其全部内容结合于本申请中。
技术领域
本发明涉及印刷电路板，并且更加具体地，涉及通过改善其虚拟部分的结构而具有印刷电路板的改善的翘曲强度(warpage strength)的印刷电路板。
背景技术
通常，用作将电子部件电连接至彼此或者机械地固定至彼此的印刷电路板(PCB)，包括由诸如酚醛树脂或环氧树脂的绝缘材料制成的绝缘层以及附接于绝缘层并且具有形成在其上的预定的配线图案的覆铜层。
印刷电路板主要分类为：单层PCB，具有仅形成在绝缘层的一个表面上的配线图案；双层PCB，具有形成在绝缘层的两个表面上的配线图案；以及多层PCB，具有通过堆叠具有形成在其上的配线图案的多个绝缘层来形成为多层的配线图案。
由于最近朝向电子部件的小型化、变薄和高致密化的趋势，已主要使用多层印刷电路板；然而，每个绝缘层的热膨胀系数不同，使得在印刷电路板中产生微笑形状(smile shape)或哭泣形状(crying shape)的翘曲(warpage，变形)，并且对于提高印刷电路板的翘曲的兴趣增加。
然而，尽管对于加强印刷电路板的翘曲做出了各种努力，但最近推出的印刷电路板在防止印刷电路板的翘曲上仍具有显著的困难。
[相关技术文献]
[专利文献]
(专利文献1)韩国专利公开公布No.10-2013-0011369
发明内容
本发明的一个目的是提供能够一种能够通过提高印刷电路板的虚拟部分(dummy part)的翘曲强度来减少印刷电路板的翘曲的印刷电路板。
本发明的另一个目的是提供一种能够通过分别在纵向方向上交替地排布堆叠在绝缘层中的覆铜层来增强印刷电路板的翘曲强度的印刷电路板。
根据本发明的第一示例性实施方式，提供了一种印刷电路板，包括：在其中堆积的多个绝缘层，多个绝缘层包括覆铜层；以及分别形成在绝缘层的中心部分处并沿着绝缘层的边缘部分的产品区域和虚拟区域，其中，包括在每个绝缘层中的覆铜层在纵向方向上以预定间隔排布在虚拟区域中。玻璃布可包含于绝缘层中。
包括在虚拟区域中的覆铜层可在虚拟区域中排布成格子形状，并且包括在虚拟区域中的覆铜层可分别具有正方形形状，或分别具有矩形形状。
根据本发明的第二示例性实施方式，提供了一种印刷电路板，包括：在其中堆积的多个绝缘层，多个绝缘层包括覆铜层；以及分别形成在绝缘层的中心部分处并沿着绝缘层的边缘部分的产品区域和虚拟区域，其中，在虚拟区域中，包括在每个绝缘层中的覆铜层在纵向方向上彼此部分地重叠。玻璃布可包含于绝缘层中。包括在虚拟区域中的覆铜层可分别具有矩形形状。
附图说明
图1是示出根据本发明的示例性实施方式的印刷电路板的虚拟部分的横截面的视图；
图2是示出根据本发明的示例性实施方式的印刷电路板的整个横截面的视图；
图3是示出根据本发明的另一示例性实施方式的另一印刷电路板的视图；以及
图4是示出根据本发明的示例性实施方式的通过测量印刷电路板的翘曲而获得的数据的曲线图。
具体实施方式
在下文中，现在将参考附图详细描述本发明的优选示例性实施方式。
图1是示出根据本发明的示例性实施方式的印刷电路板的虚拟部分的横截面的视图；图2是示出根据本发明的示例性实施方式的印刷电路板的整个横截面的视图；图3是示出根据本发明的另一示例性实施方式的另一印刷电路板的视图；以及图4是示出根据本发明的示例性实施方式的通过测量印刷电路板的翘曲而获得的数据的曲线图。
如图1和图2所示，根据本发明的示例性实施方式的印刷电路板100被配置为包括：在其中堆积(built-up)的多个绝缘层30，多个绝缘层包括覆铜层40；位于绝缘层30的中心部分处以及具有安装在其上的产品的产品区域10；以及沿着产品区域10的周围形成的虚拟区域20。
这里，尽管在附图中未示出，但玻璃布可包含在包括覆铜层40的多个绝缘层30中以便增强印刷电路板100的整体刚性(rigidity，刚度)。
此外，尽管在附图中未示出，但根据本发明的印刷电路板100可具有其中每个绝缘层30基于芯建立在两侧的结构。
包括在虚拟区域20中的覆铜层40可以预定间隔彼此间隔开以便在绝缘层30的边缘部分处具有正方形或矩形形状。
因此，当从绝缘层30的上表面观察时，覆铜层40可具有以预定间隔形成的具有预定尺寸的正方形或矩形的格子形排布。
包括覆铜层40的绝缘层按照从印刷电路板的下部开始的堆叠顺序可分为第一绝缘层32、第二绝缘层34和第三绝缘层36。
包括覆铜层的第二绝缘层34堆叠在第一绝缘层32上。第二绝缘层34具有与第一绝缘层32相同的尺寸；然而，第二绝缘层34的覆铜层40排布在与第一绝缘层32的覆铜层40的位置不同的位置处。
也就是说，在第一绝缘层32和第二绝缘层34的覆铜层40中，第二绝缘层34的覆铜层40在轴线方向上布置在第一绝缘层32的覆铜层之间。
与此类似，在第三绝缘层36堆叠在第二绝缘层34的情况下，覆铜层40排布为与其中第二绝缘层34堆叠在第一绝缘层32上的结构相同的结构。
因此，当从其中堆叠每个绝缘层30的状态的横截面观察时，可理解覆铜层40从其左侧交替地布置在右方向和上部方向上。
在其中覆铜层40在横向方向和纵向方向上以预定间隔布置的情况下，覆铜层40之间的树脂流动(resin flow)被激活并且具有优异的刚度的覆铜层之间的结合增强，使得可降低由于每个层间绝缘层的热膨胀系数的差异而导致的翘曲。
此外，用于安装诸如多层陶瓷电容器(MLCC)或中央处理器(CPU)的电气设备的具有各种形状的电路图案12可形成在产品区域10中或形成在产品区域10上。每个电路图案12可经由通孔电连接，并且尽管在附图中未示出，但在嵌入芯的情况下，可设置通孔，从而使芯的上部连接至其下部。
同时，描述了在根据本发明的示例性实施方式的印刷电路板100中，覆铜层40以预定间隔彼此间隔开，并且所堆叠的覆铜层40的布置位置被排布成不同于较低覆铜层40的布置位置，以从而提高刚性；然而，考虑到结构，为了补充印刷电路板100，所堆叠的覆铜层40的部分可在轴线方向上彼此部分地重叠，如图3所示。
也就是说，在根据本发明的示例性实施方式的印刷电路板中，位于虚拟区域20中的覆铜层40可分别具有矩形形状，并且当从印刷电路板的横截面观察时，相邻的覆铜层40之间的距离可小于覆铜层40的水平宽度。
在覆铜层40的水平宽度大于相邻的覆铜层40之间的距离的情况下，可增大虚拟区域的刚性。
具体地，在堆叠的绝缘层30中，在每个覆铜层40的部分在轴线方向上彼此部分地重叠的情况下，覆铜层40的重叠部分的刚性可增加以显著减少由于热膨胀系数的差异而导致的翘曲。
此外，玻璃布可包含在每个绝缘层30中以增加绝缘层的刚性。
如上所述，当印刷电路板中的虚拟部分的覆铜层的结构被改善时，可显著减少翘曲值，如图4所示。
在图4中示出的曲线图示出了在具有30个其中虚拟结构没有改善的绝缘片的印刷电路板以及在具有其中30个虚拟结构被改善的绝缘片的印刷电路板上的翘曲的测试结果。
如曲线图所示，可理解，其中虚拟结构没有改善的印刷电路板的翘曲相比其中虚拟结构被改善的印刷电路板的翘曲显著增加。
因此，印刷电路板可具有改善的虚拟结构以显著增加整个印刷电路板的刚性，从而可显著增强产品的可靠性。
根据本发明的示例性实施方式的印刷电路板，可改善虚拟部分的结构以便增加印刷电路板的虚拟部分的翘曲强度，从而由于增强的刚性可最小化印刷电路板的翘曲产生。
具体地，堆叠在虚拟部分中的绝缘层的覆铜层分别在纵向上交替地排布，使得覆铜层之间的树脂流动可被激活以增强刚性。
尽管为了说明的目的，公开了本发明的优选实施方式，但本领域技术人员将理解，在不背离如在所附权利要求中所公开的本发明的范围和精神的情况下，可进行各种修改、增加和替代。因此，还应理解这些修改、增加和替代都落在本发明的范围内。

Claims (8)

1.一种印刷电路板，包括：
在其中堆积的多个绝缘层，所述多个绝缘层包括覆铜层；以及
产品区域和虚拟区域，在所述绝缘层的中心部分处以及沿着所述绝缘层的边缘部分分别形成，
其中，包括在每个绝缘层中的所述覆铜层在纵向方向上以预定间隔排布在所述虚拟区域中。
2.根据权利要求1所述的印刷电路板，其中，玻璃布包含在所述绝缘层中。
3.根据权利要求1所述的印刷电路板，其中，包括在所述虚拟区域中的所述覆铜层在所述虚拟区域中排布为格子形状。
4.根据权利要求1或3所述的印刷电路板，其中，包括在所述虚拟区域中的所述覆铜层分别具有正方形形状。
5.根据权利要求1或3所述的印刷电路板，其中，包括在所述虚拟区域中的所述覆铜层分别具有矩形形状。
6.一种印刷电路板，包括：
在其中堆积的多个绝缘层，所述多个绝缘层包括覆铜层；以及
产品区域和虚拟区域，在所述绝缘层的中心部分处以及沿着所述绝缘层的边缘部分分别形成，
其中，在所述虚拟区域中，包括在每个绝缘层中的所述覆铜层在纵向方向上彼此部分地重叠。
7.根据权利要求6所述的印刷电路板，其中，玻璃布包含在所述绝缘层中。
8.根据权利要求7所述的印刷电路板，其中，包括在所述虚拟区域中的所述覆铜层分别具有矩形形状。
CN201410528120.9A 2013-10-29 2014-10-09 印刷电路板 Expired - Fee Related CN104582245B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130129142A KR20150049084A (ko) 2013-10-29 2013-10-29 인쇄회로기판
KR10-2013-0129142 2013-10-29

Publications (2)

Publication Number Publication Date
CN104582245A true CN104582245A (zh) 2015-04-29
CN104582245B CN104582245B (zh) 2018-05-29

Family

ID=52994127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410528120.9A Expired - Fee Related CN104582245B (zh) 2013-10-29 2014-10-09 印刷电路板

Country Status (4)

Country Link
US (1) US20150114688A1 (zh)
JP (1) JP2015088721A (zh)
KR (1) KR20150049084A (zh)
CN (1) CN104582245B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1674175A (zh) * 2004-03-26 2005-09-28 京瓷株式会社 层叠型电子部件及其制造方法
US20090294156A1 (en) * 2008-05-28 2009-12-03 Ueno Seigo Intermediate multilayer wiring board product, and method for manufacturing multilayer wiring board
CN101631423A (zh) * 2001-03-14 2010-01-20 Ibiden股份有限公司 多层印刷电路板
US20100132993A1 (en) * 2008-12-02 2010-06-03 Shinko Electric Industries Co., Ltd. Wiring board and electronic component device
CN103059566A (zh) * 2011-10-20 2013-04-24 三星电机株式会社 用于印刷电路板的树脂组合物和印刷电路板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG102637A1 (en) * 2001-09-10 2004-03-26 Micron Technology Inc Bow control in an electronic package
TWI229574B (en) * 2002-11-05 2005-03-11 Siliconware Precision Industries Co Ltd Warpage-preventing circuit board and method for fabricating the same
JP2008078565A (ja) * 2006-09-25 2008-04-03 Alps Electric Co Ltd 集合基板、及び回路基板
JP2009290080A (ja) * 2008-05-30 2009-12-10 Ngk Spark Plug Co Ltd 多層配線基板の中間製品、多層配線基板の製造方法
JP5339928B2 (ja) * 2009-01-15 2013-11-13 新光電気工業株式会社 配線基板及びその製造方法
JP5392720B2 (ja) * 2009-12-29 2014-01-22 京セラＳｌｃテクノロジー株式会社 多数個取り配線基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101631423A (zh) * 2001-03-14 2010-01-20 Ibiden股份有限公司 多层印刷电路板
CN1674175A (zh) * 2004-03-26 2005-09-28 京瓷株式会社 层叠型电子部件及其制造方法
US20090294156A1 (en) * 2008-05-28 2009-12-03 Ueno Seigo Intermediate multilayer wiring board product, and method for manufacturing multilayer wiring board
US20100132993A1 (en) * 2008-12-02 2010-06-03 Shinko Electric Industries Co., Ltd. Wiring board and electronic component device
CN103059566A (zh) * 2011-10-20 2013-04-24 三星电机株式会社 用于印刷电路板的树脂组合物和印刷电路板

Also Published As

Publication number Publication date
US20150114688A1 (en) 2015-04-30
KR20150049084A (ko) 2015-05-08
CN104582245B (zh) 2018-05-29
JP2015088721A (ja) 2015-05-07

Similar Documents

Publication Publication Date Title
US9640313B2 (en) Multilayer inductor and power supply circuit module
KR100987191B1 (ko) 신호전송라인 주위의 본딩 시트를 제거한 인쇄회로기판
JP5919873B2 (ja) 多層配線基板及び電子機器
US9674941B2 (en) Printed circuit board for mobile platforms
CN104584153B (zh) 平面传送器
KR20130096144A (ko) 다층 배선 기판 및 전자 기기
JP5919872B2 (ja) 多層配線基板及び電子機器
US20140048321A1 (en) Substrate with built-in electronic component
JP4933318B2 (ja) 印刷回路基板アセンブリー及び該印刷回路基板アセンブリーを使用するインバーター
US9041482B2 (en) Attenuation reduction control structure for high-frequency signal transmission lines of flexible circuit board
KR101033169B1 (ko) 다층 배선 기판
CN104582245A (zh) 印刷电路板
US10791622B2 (en) Printed wiring board
US20220418101A1 (en) Multi-layer circuit board with embedded components and method for manufacturing same
US8964407B2 (en) Substrate with built-in electronic component
CN105263303A (zh) 一种用于为基板屏蔽电磁辐射的装置及方法
KR102512587B1 (ko) 인덕터 및 그 제조 방법
KR20150041529A (ko) 인쇄회로기판
US8013253B2 (en) Electrical connection board and assembly of such a board and a semiconductor component comprising an integrated circuit chip
CN207783249U (zh) 一种新型高精度高多阶hdi高密度线路板
JP6436738B2 (ja) プリント配線板、半導体装置及びプリント回路板
JP5673874B2 (ja) 周期構造体及び配線基板
KR100635161B1 (ko) 고압절연용 인쇄회로기판 및 그 제조방법
JP2024017063A (ja) 配線基板
CN106102302A (zh) Pcb板及具有其的移动终端

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180529

Termination date: 20211009