JP6436738B2 - プリント配線板、半導体装置及びプリント回路板 - Google Patents

プリント配線板、半導体装置及びプリント回路板 Download PDF

Info

Publication number
JP6436738B2
JP6436738B2 JP2014234445A JP2014234445A JP6436738B2 JP 6436738 B2 JP6436738 B2 JP 6436738B2 JP 2014234445 A JP2014234445 A JP 2014234445A JP 2014234445 A JP2014234445 A JP 2014234445A JP 6436738 B2 JP6436738 B2 JP 6436738B2
Authority
JP
Japan
Prior art keywords
land
wiring board
printed wiring
degrees
lands
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014234445A
Other languages
English (en)
Other versions
JP2016100392A (ja
Inventor
三宅 宏幸
宏幸 三宅
裕典 村井
裕典 村井
潔 関口
潔 関口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014234445A priority Critical patent/JP6436738B2/ja
Priority to US14/944,051 priority patent/US9693450B2/en
Publication of JP2016100392A publication Critical patent/JP2016100392A/ja
Application granted granted Critical
Publication of JP6436738B2 publication Critical patent/JP6436738B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09227Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09418Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、半導体装置が実装されるプリント配線板、プリント配線板に実装される半導体装置、及びプリント配線板と半導体装置とを備えたプリント回路板に関する。
近年、電子機器の多機能化が進展しており、電子機器内のプリント配線板に実装される半導体装置は、各機能を実現するために、信号の入力又は出力を行う入力端子又は出力端子(入出力端子)が増大する傾向にある。また、電子機器の高性能化が進展しており、電子機器内のプリント配線板に実装される半導体装置の電気信号の信号転送の帯域幅が上昇している。信号転送の帯域幅を上げるためには、信号本数を複数にする方法があり、半導体装置は入出力端子数が増大する傾向にある。半導体装置の必要端子数を確保する手段として、半導体装置の配線基板の面積を増大させる方法や、端子間隔を短くして単位面積当たりの端子数を増やす方法がある。
しかし、半導体装置の配線基板の面積が大きくなるに連れ、コストや半導体装置(プリント回路板)が搭載される装置のサイズが増大し、また端子間隔を短くしすぎると半導体装置の実装信頼性が低下するおそれがある。
特許文献1には、半導体装置の端子間隔を確保しつつ半導体装置の配線基板の単位面積当たりの端子数を増加させる方法として、隣接した端子を、正三角形を形成するように配置する方法が提案されている。
特開平6−069371号公報
しかし、特許文献1には、端子を正三角形に配置することは記載されているが、半導体装置の略四角形状の配線基板の4辺のうちの1辺に対して、三角形に配列された端子がどのように配置されているかは記載されていない。
一般的な半導体装置では、互いに隣接した端子を正四角形を形成するように配置し、複数の端子からなる端子群を、端子間隔を確保しながら長方形の領域に充填して配置される。そして、長方形の領域の4辺のうちの1辺と端子配列の正四角形の1辺とが平行となるように配置している。よって、特許文献1に記載の半導体装置においても、端子群が配置される長方形の領域の1辺と、端子配列の三角形の1辺とが平行となるように配置することが考えられる。
このような配列では、プリント配線板において、半導体装置の端子群が接合されるランド群を囲う長方形の領域の1つの辺から引き出す引き出し配線と、隣の辺から引き出す引き出し配線とで配線密度が異なることになる。したがって、引き出し配線の引き出し方向に制約が生じ、設計の自由度が低下していた。そのため、プリント配線板での引き出し本数の引き出し方向による差を低減する必要があった。
また、プリント配線板において、上述したランド群の配列では、ランド群を構成するランド数を増加させることはできるが、ランド群を囲う長方形の領域から外側に引き出す引き出し配線の合計の引き出し本数を十分に増加させることができなかった。
本発明は、単位面積当たりの端子密度を維持し、プリント配線板での引き出し本数の引き出し方向による差を低減することで設計自由度を高め、合計の引き出し本数を増加したプリント配線板、半導体装置及びプリント回路板を提供することを目的とする。
本発明のプリント配線板は、絶縁体層を介して積層された複数の導体層を有し、前記複数の導体層のうち表層には、前記表層に対して直交する方向から見て互いに間隔をあけて三角格子状に配置された複数のランドからなるランド群が形成され、前記ランド群を囲む仮想的な長方形の領域のうち最小面積の長方形の領域の1辺と前記三角格子の3辺のそれぞれとの間で成す角度のうち最小となる角度が、7度以上23度以下となるように前記ランド群が配置されていることを特徴とする。
また、本発明の半導体装置は、半導体素子と、前記半導体素子が実装された配線基板と、を備え、前記配線基板の表層には、前記表層に対して直交する方向から見て互いに間隔をあけて三角格子状に配置された複数の端子からなる端子群が形成され、前記端子群を囲む仮想的な長方形の領域のうち最小面積の長方形の領域の1辺と前記三角格子の3辺のそれぞれとの間で成す角度のうち最小となる角度が、7度以上23度以下となるように前記端子群が配置されていることを特徴とする。
また、本発明のプリント回路板は、上記プリント配線板と、上記半導体装置とを備え、前記半導体装置の端子が、前記プリント配線板のランドに接合されていることを特徴とする。
本発明によれば、半導体装置が実装されるプリント配線板において、配線パターンを引き出せる本数が増え、かつ配線の設計自由度が向上する。
(a)は本発明の実施形態に係るプリント回路板を示す断面模式図である。(b)は本発明の実施形態に係るプリント配線板をランドが形成されている表層から見た平面図である。(c)は本発明の実施形態に係る半導体装置を端子が形成されている表層から見た平面図である。 (a)は図1(b)の領域Rにおけるランドの配置を示す拡大図である。(b)は図1(b)の領域Rにおけるランドの別の配置を示す拡大図である。 (a)は図1(b)の領域Rにおける1つの単位格子のランドを示す説明図である。(b)は(a)の状態に対して単位格子を右回りに15度回転させた状態を示す説明図である。(c)は(a)の状態に対して単位格子を右回りに30度回転させた状態を示す説明図である。(d)は(a)の状態に対して単位格子を右回りに45度回転させた状態を示す説明図である。(e)は(a)の状態に対して単位格子を右回りに60度回転させた状態を示す説明図である。 (a)はプリント配線板の表層における図1(b)の領域R1を示す拡大図である。(b)は最外周に位置するランドを示す説明図である。 (a)は最外周のランド数が最大となる辺と最小となる辺のランド数の差と、角度θとの関係を示すグラフである。(b)は最外周のランド数が最大となる辺と最小となる辺のランド数の和と、角度θとの関係を示すグラフである。 (a)は実施例のプリント配線板の第1導体層を示す平面図である。(b)は実施例のプリント配線板の第2導体層を示す平面図である。(c)は実施例のプリント配線板の第3導体層を示す平面図である。(d)は実施例のプリント配線板の第4導体層を示す平面図である。 (a)は比較例のプリント配線板の第1導体層を示す平面図である。(b)は比較例のプリント配線板の第2導体層を示す平面図である。(c)は比較例のプリント配線板の第3導体層を示す平面図である。(d)は比較例のプリント配線板の第4導体層を示す平面図である。
以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。図1(a)は、本発明の実施形態に係るプリント回路板を示す断面模式図である。図1(b)は、本発明の実施形態に係るプリント配線板をランドが形成されている表層から見た平面図である。図1(c)は、本発明の実施形態に係る半導体装置を端子が形成されている表層から見た平面図である。
図1(a)に示すように、プリント回路板500は、プリント配線板100と、半導体装置としての半導体パッケージ200と、を備えている。半導体パッケージ200は、プリント配線板100の一対の表面のうちいずれか一方に実装されている。
プリント配線板100は、多層(本実施形態では、4層)のプリント配線板であり、複数の導体層101〜104が絶縁体層(誘電体層)105〜107を介して積層されて構成されている。なお、本実施形態では、プリント配線板100が、4層のプリント配線板である場合について説明するが、4層に限定するものではなく、2層以上であればよい。
プリント配線板100の導体層101〜104のうち、プリント配線板100の一対の表面が、表層101,104である。表層(導体層)101と表層(導体層)104との間には、絶縁体層を介して内層(導体層)102,103が配置されている。
導体層101〜104は、導体パターン(配線パターン)が配置されている層であり、導体以外の部分は絶縁体(誘電体)で覆われている。表層101,104においては、導体パターンを覆う不図示のソルダーレジストが設けられている。内層102,103においては、導体パターン以外の部分は、絶縁体層105〜107を構成する絶縁体で構成されている。また、導体層101〜104間の絶縁体層105〜107においては、導体からなるヴィア120が設けられている。
絶縁体層105〜107を構成する絶縁体は、電気的絶縁性を有していればよく、例えばエポキシ樹脂等の硬化した樹脂である。導体層101〜104に形成される導体パターン及びヴィアを構成する導体は、導電性を有していればよく、例えば銅や金などの金属である。
図1(b)は、表層101(表面)に対して直交する方向(図1(a)中、矢印Z1方向)から見た表層101を示す平面図である。図1(b)に示すように、表層101には、矢印Z1方向から見て長方形(正方形を含む)の領域R1に、複数のランド111からなるランド群111Gが形成されている。ランド群111Gを構成する複数のランド111は、円形状に形成されており、互いに間隔をあけて配置されている。各ランド111は、導体パターンからなるが、不図示のソルダーレジストから外部に露出するように形成されている。この長方形の領域R1は、ランド群111Gを囲う仮想的な長方形の領域のうち、最小面積の長方形の領域である。
プリント配線板100の表層101には、図1(a)に示すように、半導体パッケージ200が実装されている。半導体パッケージ200は、半導体素子である半導体チップ201と、半導体チップ201が実装された、配線基板としてのパッケージ基板202と、を有している。
半導体パッケージ200は、本実施形態では、BGA型の半導体パッケージについて説明するが、これに限定するものではなく、LGA型の半導体パッケージやPGA型の半導体パッケージであってもよい。
図1(c)は、半導体パッケージ200のパッケージ基板202の表層210(表面)に対して直交する方向(図1(a)中、矢印Z2方向)から見た表層210を示す平面図である。図1(c)に示すように、表層210には、矢印Z2方向から見て長方形(正方形を含む)の領域R2に、複数の端子である複数のランド211からなる端子群211Gが形成されている。端子群211Gを構成する複数のランド211は、円形状に形成されており、互いに間隔をあけて配置されている。各ランド211は、導体パターンからなるが、不図示のソルダーレジストから外部に露出するように形成されている。端子群211Gの各ランド211は、矢印Z1方向から見れば、ランド群111Gの各ランド111と重なる位置に配置されている。この長方形の領域R2は、端子群211Gを囲う仮想的な長方形の領域のうち、最小面積の長方形の領域である。
各ランド211には、図1(a)に示すように、はんだを有する球状(ボール状)又は柱状の電極230が設けられている。
本実施形態では、プリント配線板100に実装される前の半導体パッケージ200は、各ランド211に形成された電極230を有している。これらランド211及び電極230で端子を構成していてもよいし、ランド211のみで端子を構成していてもよい。いずれにしても、半導体パッケージ200がプリント配線板100に実装されたときには、ランド111とランド211とは、電極230によって電気的及び機械的に接合(接続)されることとなる。
図1(a)に示すプリント配線板100において、ヴィア120は、スルーホールに充填して形成された導体である。ここで、プリント配線板100は、ビルドアップ基板であり、ヴィア120は、各絶縁体層105〜107に形成されたフィルドヴィアが積層されたビルドヴィアである。各導体層101〜104において、ビルドヴィアに接続されたヴィアランドが形成されており、特に、表層101においては、電極230が接合されるので、別の導体層102〜104のヴィアランドよりも大径のランド111が形成されている。
ランド群111Gを構成する複数のランド111のうち、最外周に位置するランド111からは、表層101にて長方形の領域R1の外側に配線パターン(導体パターン)130が引き出されている。また、複数のランド111のうち最外周に位置するランド以外のランド111からは、ヴィア120を介して表層101以外の導体層102,103,104にて長方形の領域R1の外側に配線パターン(導体パターン)130が引き出されている。表層101から引き出される複数の配線パターン130及び表層以外の導体層102,103,104から引き出される複数の配線パターン130は、全てが信号線であってもよいし、信号線のほか電源線又はグランド線が含まれていてもよい。
本実施形態では、ランド群111G及び端子群211Gは、長方形の領域R1,R2内で三角格子状に配列されている。具体的に説明すると、各ランド111,211は、ランド111,211の中心点が三角格子の格子点に位置するように配列されている。
三角格子の最小単位である単位格子(単位胞)T1,T2は、矢印Z1,Z2方向から見て三角形(正三角形)となっている。つまり、互いに隣接したランド111,211で正三角形を形成するようにランド111,211が長方形の領域R1,R2内に配置されている。ランド群111Gを構成する複数のランド111は、互いの間隔が許容される最小の間隔で長方形の領域R1に最密となるように充填されている(いわゆる、六方最密充填構造)。同様に、端子群211Gを構成する複数のランド211も、互いの間隔が許容される最小の間隔で長方形の領域R2に最密となるように充填されている。このように、長方形の領域R1(領域R2)にできるだけ多くのランド111(ランド211)を配列している。
次に、ランド群111Gの配置について詳細に説明する。なお、矢印Z2方向から見た端子群211Gは、矢印Z1方向から見たランド群111Gと線対称な配置関係にあるので、説明を省略する。図2(a)は、図1(b)の領域Rにおけるランド111の配置を示す拡大図である。図2(a)において、長方形の領域R1の4辺のうちの1辺を含む直線をL1とする。また、正三角形の単位格子T1の各辺を含む直線をS1,S2,S3とする。直線L1と直線S1,S2,S3のそれぞれとの間で成す角度のうち最小角度となるのが、図2(a)では直線L1と直線S1との間で形成される角度であり、この角度をθとする。なお、角度θは、直線L1と直線S1との間で形成される鋭角及び鈍角のうち、鋭角の方の角度である。
ランド群111Gの配置によって角度θの取り得る範囲は、0度〜30度である。角度θが0度のとき、直線L1と直線S1とは平行となる。
図2(b)は、図1(b)の領域Rにおけるランド111の別の配置を示す拡大図である。図2(b)に示すように、3つの直線S1,S2,S3のうちいずれかの直線(図2(b)では直線S1)が、直線L1との成す角度が最小角度である。そして、その角度θは、0度〜30度となる。
次に、単位格子T1を長方形の領域R1に対して回転させた場合について説明する。図3(a)は、図1(b)の領域Rにおける1つの単位格子T1のランド111を示す説明図である。図3(a)において角度θは0度である。図3(b)は、図3(a)の状態に対して単位格子T1を右回りに15度回転させた状態を示す説明図である。図3(c)は、図3(a)の状態に対して単位格子T1を右回りに30度回転させた状態を示す説明図である。図3(d)は、図3(a)の状態に対して単位格子T1を右回りに45度回転させた状態を示す説明図である。図3(e)は、図3(a)の状態に対して単位格子T1を右回りに60度回転させた状態を示す説明図である。
図3(a)の状態から図3(c)の状態に右回りに30度回転させたとき、角度θは、0度から30度に単調増加する。図3(c)の状態から図3(e)の状態に右回りに更に30度回転させたとき、角度θは正三角形状の単位格子T1の異なる辺の直線S3と直線L1とで定義されるようになる。このとき、角度θは30度から0度に単調減少する。そして、図3(e)に示す状態では、図3(a)と同じ0度の状態に戻り、60度以上回転させても角度θは同様の状態となる。これらより、角度θは0度から30度の範囲を検討すればよいことがわかる。
次に、角度θが0度から30度の範囲でプリント配線板100での引き出し本数の引き出し方向による差を低減することができる範囲について説明する。
図4(a)は、プリント配線板100の表層101における図1(b)の領域R1を示す拡大図である。なお、図4(a)において、説明をわかりやすくするために、図1(b)とはランド111の数を異なられている。
ランド群111Gを構成する複数のランド111のうち最外周のランド111(図4(a)中、点線で囲われた領域内のランド)からは、表層101において長方形の領域R1の外側に配線パターン130が引き出されている。
また、説明の簡略化のため、表層101において最外周に位置するランド111から配線を引出す場合について説明するが、内層102,103の配線引出しもランド111をヴィアランドに変えることで、同様の原理で説明ができるので、説明を省略する。
図4(a)より、ランド群111Gを長方形で囲んだ領域R1の1辺からの引き出される配線パターン130の数は、半導体パッケージ200の1辺内に並ぶ最外周のランド111の数によって決定される。
図4(a)では、ランド111,111間から1本も配線パターン130を引き出せない条件としている。つまり、隣り合うランド111,111間の間隔をできる限り狭めている場合は、ランド111,111間から配線パターン130を引き出すことができない。表層101以外の層102,103,104では、ヴィアランドは、電極230が接合されるランド111よりも小径であり、ヴィア120,120間(ヴィアランド間)からは配線パターン130を引き出すことができる。なお、ランド111,111間から配線パターン130を引き出せるように、ランド111,111間の間隔を広めてもよい。
図4(b)は、最外周に位置するランドを示す説明図である。ランド群111Gのうち、1辺に並ぶ最外周のランド111の数を求める。1辺に並ぶ最外周のランド111は、一直線に並ぶ部分303と段が発生する部分とが存在する。1辺に並ぶ最外周のランド111の数kは、一直線に並ぶ部分303のランド数iと一直線に並ぶ部分303の個数jの積により求められる。
Figure 0006436738
例えば、図4(b)では、一直線に並ぶ部分303のランド数は4個であり、一直線に並ぶ部分303の個数は2個あるため、1辺に並ぶ最外周のランド111の数は8個と求めることができる。
以下、iとjについて、それぞれ求める方法を説明する。図4(b)について、ランド111の直径をc[mm]、中心間の距離をa[mm]、半導体パッケージ200の正方形状の外形の各辺長をb[mm]とする。なお、半導体パッケージ200の外形と領域R1の外形とは相似形状であり、領域R1の外形は、半導体パッケージ200の外形よりも僅かに小さいが、半導体パッケージ200の領域と領域R1とに最大で配置できるランド数は同一である。
ランド群111Gには、一直線上ではあるが最外周に並ばないランド304と、最外周の一直線上の最初のランド305と、が含まれている。ランド群111Gを長方形で囲んだ領域の1辺に対してランド304とランド305の垂直方向の距離をd[mm]、水平方向の距離をf[mm]とする。ランド304に対して、段が発生する最初のランド307の垂直方向の距離をe[mm]、水平方向の距離をg[mm]とする。距離fと距離gの差分を距離h[mm]とする。
まずiを求める。ランド111の並びが半導体パッケージ200の外形に対して一直線に並ばなくなるのは、ランド307が出現する場合、つまり距離dと距離eが、
Figure 0006436738
の関係を満たす場合である。dとeは、
Figure 0006436738
である。(式2)、(式3)、(式4)より、
Figure 0006436738
となり、(式5)より端子数iが、
Figure 0006436738
のときから最外周のランドが一直線に並ばなくなる。
ランド数iは整数であるが、切り上げの場合と切り捨ての場合があるため、計算上は小数を含めた値として扱う。
次に、jを求める。距離hは距離fと距離gの差であり、
Figure 0006436738
より
Figure 0006436738
となる。ランドを配置できる領域は、ランドの中心間の距離が長さbよりランド径cだけ小さい領域であることから、jは、
Figure 0006436738
となる。1辺に並ぶランド数kは、(式1)より最外周のランドが一直線に並ばなくなる回数とランド数iの積で求められるので、(式1)、(式6)、(式10)より、1辺に並ぶランド数kは、
Figure 0006436738
となる。ただし、角度θが0度の場合、(式11)は角度θを0とする極限値で扱う。
図5(a)は、a(ランド間隔)=0.5[mm]、b(半導体パッケージの辺長)=12[mm]、c(ランド径)=0.33[mm]である場合の最外周のランド数が最大となる辺と最小となる辺のランド数の差と、角度θとの関係を示すグラフである。図5(b)は、同条件での、最外周のランド数が最大となる辺と最小となる辺のランド数の和と、角度θとの関係を示すグラフである。
図5(b)より、角度θを15度に近付けるとランド数の和は増加する。図5(a)より、ランド数の差は、角度θが7度以上23度以下となるときに2個以下となる。2個以下であれば、半導体パッケージ200の四隅近傍のランド111の配線を引き出す方向により、ランド数差により生じる引き出し本数差を吸収することができる。
したがって、本実施形態では、角度θが、7度以上23度以下となるようにランド群111Gが配置されている。このように配置することで、図1(b)中、長方形の領域R1の紙面上下辺方向と紙面左右辺方向の引き出し本数の差を小さくすることができる。つまり、長方形の領域R1の1辺から引き出す配線パターン130の引き出し本数と、該一辺の隣の辺から引き出す配線パターン130の引き出し本数との差を小さくすることができる。これにより、プリント配線板100における配線パターン130の設計の自由度を高めることができる。また、ランド群111Gを構成するランド111から領域R1の外側に引き出せる配線パターン130の本数を増大させることができる。
半導体パッケージ200における矢印Z2方向から見た端子群211Gは、矢印Z1方向から見たランド群111Gと線対称な配置となっている。即ち、図1(c)において、長方形の領域R2の1辺と三角格子の3辺のそれぞれとの間で成す角度のうち最小となる角度が、7度以上23度以下となるように端子群211Gが配置されている。このような半導体パッケージ200を用いれば、プリント配線板100において、引き出し配線パターン130の設計の自由度が高められ、かつ引き出し配線パターン130の本数を増大させることができる。
また、角度θが15度であるときに、ランド111から領域R1の外側に引き出せる配線パターン130の本数が最大となるので、ランド111から領域R1の外側に引き出せる配線パターン130の本数をより効果的に増大させることができる。また、領域R1が正方形であれば、領域R1の1辺と、該1辺に隣接する辺とから引き出される配線パターン130の本数を同一とすることが可能である。
このとき、半導体パッケージ200の端子群211Gにおいても、角度を15度とすることにより、プリント配線板100にて引き出せる配線の本数をより効果的に増大させることができる。そして、領域R1に合わせて領域R2も正方形とすれば、プリント配線板100において、領域R1の1辺と、該1辺に隣接する辺とから引き出される配線パターン130の本数を同一とすることが可能である。
以上、本実施形態によれば、単位面積当たりの端子密度(ランド密度)を維持しつつ、プリント配線板100での引き出し本数の引き出し方向による差を低減することができる。これにより、配線パターン130の設計自由度が高められ、配線パターン130の合計の引き出し本数を増加させることができる。
以下、角度θを15度とした場合の実施例と、角度θを0度とした場合の比較例とを用いて比較を行った結果について説明する。
[実施例]
実施例のプリント配線板100は、4層とした。ランド111の間隔及びヴィア120の間隔は0.5[mm]とした。ここでは、ヴィア120はビルドヴィアとした。
半導体パッケージ200(パッケージ基板202)の辺長は各12[mm]とした。即ち、正方形の領域にランド群111Gを配置した。表層である導体層101の配線幅は0.075[mm]とした。導体層101の最小配線間隙は0.075[mm]とした。導体層102〜104の配線幅は0.06[mm]とした。導体層102〜104の最小配線間隙は0.07[mm]とした。表層である導体層101のランド111の直径は0.3[mm]とした。導体層102〜104のヴィア径は0.275[mm]とした。
配線パターン130の引き出し方法は、外側のランド111(ヴィア120)から順に、プリント配線板100の複数の導体層101〜104を使用して引き出した。
図6(a)は実施例のプリント配線板100の導体層(第1導体層)101を示す平面図である。図6(b)は実施例のプリント配線板100の導体層(第2導体層)102を示す平面図である。図6(c)は実施例のプリント配線板100の導体層(第3導体層)103を示す平面図である。図6(d)は実施例のプリント配線板100の導体層(第4導体層)104を示す平面図である。
ランド群111Gは、互いに隣接したランド111で正三角形を形成するように配置されている。ランド111には、領域R1の外側に引き出した配線パターン130が接続されている。ヴィア120は、プリント配線板100の表面に対して直交する方向から見て、ランド111と重なる位置に形成されている。互いに隣接したヴィア120で正三角形を形成するように配置されている。ヴィア120は、配線パターン130により引き出される。
複数方向に引き出しが可能であるランド111(ヴィア120)は、引き出し方向が4方向で均等になるようにした。
即ち、図6(a)に示すように、導体層101の紙面上下辺方向は各25本、紙面左右辺方向は各25本の配線パターン130の引き出しが可能である。図6(b)に示すように、導体層102の紙面上下辺方向は各43本、紙面左右辺方向は各43本の配線パターン130の引き出しが可能である。図6(c)に示すように、導体層103の紙面上下辺方向は各36本、紙面左右辺方向は各35本の配線パターン130の引き出しが可能である。図6(d)に示すように、導体層104の紙面上下辺方向は各26本、紙面左右辺方向は各26本の配線パターン130の引き出しが可能である。
なお、ランド群111Gのうち、配線パターン130で引き出されないランド111は、不図示の電源又はグランドのパターンに接続することが可能である。この場合、プリント配線板100は、導体層101〜104以外の別の導体層を有しているのが望ましく、該別の導体層に電源パターン又はグランドパターンが形成されていればよい。
計4層での引き出し可能本数は紙面上下辺方向では260本、紙面左右辺方向では258本であり、配線パターン130の引き出し本数差は2本であった。紙面上下辺方向と紙面左右辺方向の合計の配線パターン130の引き出し本数は518本であった。
[比較例]
比較例のプリント配線板は4層とした。図7(a)は比較例のプリント配線板の導体層(第1導体層)101Xを示す平面図である。図7(b)は比較例のプリント配線板の導体層(第2導体層)102Xを示す平面図である。図7(c)は比較例のプリント配線板の導体層(第3導体層)103Xを示す平面図である。図7(d)は比較例のプリント配線板の導体層(第4導体層)104Xを示す平面図である。
図7(a)に示すランド111Xは、角度θが0度(30度)の場合の配置であり、ランド群が互いに隣接したランド111Xで正三角形を形成するように配置されている。ランド111Xには、ランド群を囲う長方形の領域の外側に引き出した配線パターン130Xが接続されている。
ヴィア120Xは、プリント配線板の表面に対して直交する方向から見て、ランド111Xと重なる位置に形成されている。互いに隣接したヴィア120Xで正三角形を形成するように配置されている。ヴィア120Xは、配線パターン130Xにより引き出される。
複数方向に引き出しが可能であるランド111X(ヴィア120X)は、引き出し方向が4方向で均等になるようにした。
即ち、図7(a)に示すように、導体層101Xの紙面上下辺方向は各26本、紙面左右辺方向は各23本の配線パターン130Xの引き出しが可能である。また、図7(b)に示すように、導体層102Xの紙面上下辺方向は各47本、紙面左右辺方向は各38本の配線パターン130Xの引き出しが可能である。また、図7(c)に示すように、導体層103Xの紙面上下辺方向は各39本、紙面左右辺方向は各30本の配線パターン130Xの引き出しが可能である。また、図7(d)に示すように、導体層104Xの紙面上下辺方向は各31本、紙面左右辺方向は各22本の配線パターン130Xの引き出しが可能である。
計4層での引き出し可能本数は紙面上下辺方向では286本、紙面左右辺方向では226本であり、配線パターン130Xの引き出し本数差は60本であった。紙面上下辺方向と紙面左右辺方向の合計の配線パターン130Xの引き出し本数は512本であった。
角度θが15度の実施例と角度θが0度の比較例とを比較すると、実施例の配線パターン130の引き出し本数差を、比較例に対して58本低減することができた。また、実施例では、比較例に対して合計の引き出し本数を6本増加することができた。
なお、本発明は、以上説明した実施形態に限定されるものではなく、本発明の技術的思想内で多くの変形が可能である。
上記実施形態のプリント回路板500の奏する効果は、上記実施例の形態に限定するものではない。また、ヴィア120はビルドヴィアに限定するものではない。また、半導体パッケージ200の外形が正方形である場合を前提に述べてきたが、正方形に限定するものではない。ランド群111G(端子群211G)を囲う領域R1(領域R2)が長方形(正方形を含む)であればいかなる形状であってもよい。また、プリント回路板500の場合に限らず、半導体パッケージ200が未実装のプリント配線板100のみ、プリント配線板100に未実装の半導体パッケージ200のみであってもよい。
100…プリント配線板、101…表層(導体層)、102〜104…導体層、105〜107…絶縁体層、111…ランド、111G…ランド群、120…ヴィア、130…配線パターン、200…半導体パッケージ(半導体装置)、201…半導体チップ(半導体素子)、202…パッケージ基板(配線基板)、210…表層、211…ランド(端子)、211G…端子群、500…プリント回路板、R1…領域、R2…領域

Claims (6)

  1. 絶縁体層を介して積層された複数の導体層を有し、
    前記複数の導体層のうち表層には、前記表層に対して直交する方向から見て互いに間隔をあけて三角格子状に配置された複数のランドからなるランド群が形成され、
    前記ランド群を囲む仮想的な長方形の領域のうち最小面積の長方形の領域の1辺と前記三角格子の3辺のそれぞれとの間で成す角度のうち最小となる角度が、7度以上23度以下となるように前記ランド群が配置されていることを特徴とするプリント配線板。
  2. 前記最小となる角度が15度であることを特徴とする請求項1に記載のプリント配線板。
  3. 前記ランド群のうち最外周に位置するランドからは、前記表層にて前記長方形の領域の外側に配線が引き出され、
    前記最外周に位置するランド以外のランドからは、ヴィアを介して前記表層以外の導体層にて前記長方形の領域の外側に配線が引き出されていることを特徴とする請求項1又は2に記載のプリント配線板。
  4. 半導体素子と、
    前記半導体素子が実装された配線基板と、を備え、
    前記配線基板の表層には、前記表層に対して直交する方向から見て互いに間隔をあけて三角格子状に配置された複数の端子からなる端子群が形成され、
    前記端子群を囲む仮想的な長方形の領域のうち最小面積の長方形の領域の1辺と前記三角格子の3辺のそれぞれとの間で成す角度のうち最小となる角度が、7度以上23度以下となるように前記端子群が配置されていることを特徴とする半導体装置。
  5. 前記最小となる角度が15度であることを特徴とする請求項4に記載の半導体装置。
  6. 請求項1乃至3のいずれか1項に記載のプリント配線板と、
    請求項4又は5に記載の半導体装置と、を備え、
    前記半導体装置の端子が、前記プリント配線板のランドに接合されていることを特徴とするプリント回路板。
JP2014234445A 2014-11-19 2014-11-19 プリント配線板、半導体装置及びプリント回路板 Active JP6436738B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014234445A JP6436738B2 (ja) 2014-11-19 2014-11-19 プリント配線板、半導体装置及びプリント回路板
US14/944,051 US9693450B2 (en) 2014-11-19 2015-11-17 Printed wiring board, semiconductor device and printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014234445A JP6436738B2 (ja) 2014-11-19 2014-11-19 プリント配線板、半導体装置及びプリント回路板

Publications (2)

Publication Number Publication Date
JP2016100392A JP2016100392A (ja) 2016-05-30
JP6436738B2 true JP6436738B2 (ja) 2018-12-12

Family

ID=55963026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014234445A Active JP6436738B2 (ja) 2014-11-19 2014-11-19 プリント配線板、半導体装置及びプリント回路板

Country Status (2)

Country Link
US (1) US9693450B2 (ja)
JP (1) JP6436738B2 (ja)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669371A (ja) * 1992-08-18 1994-03-11 Toshiba Corp Pgaパッケージ
US5784262A (en) * 1995-11-06 1998-07-21 Symbios, Inc. Arrangement of pads and through-holes for semiconductor packages
US6404460B1 (en) * 1999-02-19 2002-06-11 Omnivision Technologies, Inc. Edge enhancement with background noise reduction in video image processing
JP2001053437A (ja) * 1999-08-06 2001-02-23 Shinko Electric Ind Co Ltd 多層回路基板
US6373139B1 (en) * 1999-10-06 2002-04-16 Motorola, Inc. Layout for a ball grid array
JP2004140079A (ja) * 2002-10-16 2004-05-13 Canon Inc エリアアレイ型半導体装置とそれを用いた電子回路基板
US6992374B1 (en) * 2004-06-14 2006-01-31 Cisco Technology, Inc. Techniques for manufacturing a circuit board with an improved layout for decoupling capacitors
JP2006210851A (ja) * 2005-01-31 2006-08-10 Toshiba Corp 回路基板
US9545009B2 (en) * 2007-05-23 2017-01-10 Spectra Logic, Corporation Passive alterable electrical component
EP2183770B1 (en) * 2007-07-31 2020-05-13 Invensas Corporation Method of forming through-substrate vias and corresponding decvice
JP5213034B2 (ja) * 2008-07-09 2013-06-19 Necインフロンティア株式会社 Bgaパッケージ
JP2011124382A (ja) * 2009-12-10 2011-06-23 Fujitsu Ltd プリント配線基板、プリント配線基板ユニット、および電子装置
US8273994B2 (en) * 2009-12-28 2012-09-25 Juniper Networks, Inc. BGA footprint pattern for increasing number of routing channels per PCB layer

Also Published As

Publication number Publication date
JP2016100392A (ja) 2016-05-30
US20160143133A1 (en) 2016-05-19
US9693450B2 (en) 2017-06-27

Similar Documents

Publication Publication Date Title
JP5904856B2 (ja) プリント配線板、半導体パッケージ及びプリント回路板
CN110740563B (zh) 布线基板
KR101860735B1 (ko) 배선 기판
JPWO2009048154A1 (ja) 半導体装置及びその設計方法
JP2014192432A (ja) 配線基板
US9907180B2 (en) Multilayer electronic device and manufacturing method therefor
JP2007520888A (ja) 回路基板のための経路指定密度を増大する方法及びそのような回路基板
JP6102770B2 (ja) 高周波モジュール
US10134693B2 (en) Printed wiring board
JP3878795B2 (ja) 多層配線基板
JP6436738B2 (ja) プリント配線板、半導体装置及びプリント回路板
JP5981265B2 (ja) 配線基板
JP2012033786A (ja) 配線基板
US9793241B2 (en) Printed wiring board
TWI615933B (zh) 半導體裝置及其製造方法
JP5955124B2 (ja) 配線基板
JP3798978B2 (ja) 多層配線基板
JP6652302B2 (ja) プリント配線板、プリント回路板及び電子機器
JP2020025061A (ja) 配線基板
JP5955216B2 (ja) プローブカード用配線基板
JP5699342B2 (ja) 電子モジュール、電子モジュールの製造方法
JP7010727B2 (ja) 配線基板
JP2006114623A (ja) 基板モジュール及び印刷配線板並びにこれを用いた電子装置
JP2006186286A (ja) 電子装置及び印刷配線板
JP2019149393A (ja) 配線基板及び電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181113

R151 Written notification of patent or utility model registration

Ref document number: 6436738

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151