JP6419022B2 - 高周波回路モジュール - Google Patents
高周波回路モジュール Download PDFInfo
- Publication number
- JP6419022B2 JP6419022B2 JP2015101223A JP2015101223A JP6419022B2 JP 6419022 B2 JP6419022 B2 JP 6419022B2 JP 2015101223 A JP2015101223 A JP 2015101223A JP 2015101223 A JP2015101223 A JP 2015101223A JP 6419022 B2 JP6419022 B2 JP 6419022B2
- Authority
- JP
- Japan
- Prior art keywords
- ground
- dielectric substrate
- multilayer dielectric
- ground wiring
- circuit components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、高周波回路モジュールに関するものである。
高周波回路モジュールとして、例えば、特開２００３−１３３８０１号公報（以下、特許文献１ともいう）記載の高周波回路モジュールが知られている。特許文献１に記載の高周波回路モジュールにおいては、多層誘電体基板とその両主面に搭載された回路部品とを備えている。
特許文献１に記載の高周波回路モジュールにおいては、誘電体材料から成る多層誘電体基板の両主面に搭載された回路部品が、ビアホールによって電気的に接続されている。具体的には、中心導体のビアホールと、この中心導体を囲むように設けられた接地導体のビアホールとが、略同軸構造になるように配置されている。このような略同軸構造の多層誘電体基板を用いて回路部品間で複数のデジタル信号を伝送する場合には、複数のデジタル信号伝送用の中心導体のビアホールのひとつひとつに対して、接地導体の複数のビアホールを周囲に同軸的に形成する必要がある。そのため、多層誘電体基板において、ビアホールの占める割合が増えてしまい、設計の自由度が低下するおそれがあった。
本発明は、上記事項に鑑みてなされたもので、設計の自由度の低下が低減された高周波回路モジュールを提供することを目的とする。
本発明の一態様の高周波回路モジュールは、両主面に回路部品が搭載される多層誘電体基板と、この多層誘電体基板の主面間を貫通しておりデジタル信号を伝送する複数のビアホールと、この多層誘電体基板の主面間を貫通しているこれら複数のビアホールをまとめて囲むように配置された複数のグランド配線とを備えており、前記複数のグランド配線を第１グランド配線としたときに、前記多層誘電体基板の層間および主面に設けられるとともに、前記複数の第１グランド配線同士を繋ぐ第２グランド配線をさらに備えており、平面視したときに、前記複数のビアホールの少なくとも１つが前記回路部品の少なくとも一方と重なっている領域を有するとともに、前記重なっている領域を囲む前記第１グランド配線同士を前記第２グランド配線が繋いでいる。
また、本発明の一態様の高周波回路モジュールは、両主面に回路部品が搭載される多層誘電体基板と、該多層誘電体基板の前記主面間を貫通しておりデジタル信号を伝送する複数のビアホールと、該多層誘電体基板の前記主面間を貫通しており前記複数のビアホールをまとめて囲むように配置された複数のグランド配線とを備えており、前記複数のグランド配線を第１グランド配線としたときに、前記多層誘電体基板の層間および主面に設けられるとともに、前記複数の第１グランド配線同士を繋ぐ第２グランド配線をさらに備えており、平面視したときに、前記第１グランド配線が、前記回路部品の少なくとも一方と重なる前記第１グランド配線と、前記回路部品の少なくとも一方と重なっていない前記第１グランド配線とを有し、前記回路部品と重なる前記第１グランド配線同士の間隔が、前記回路部品と重なっていない前記第１グランド配線同士の間隔よりも狭い。
また、本発明の一態様の高周波回路モジュールは、両主面に回路部品が搭載される多層誘電体基板と、該多層誘電体基板の前記主面間を貫通しておりデジタル信号を伝送する複数のビアホールと、該多層誘電体基板の前記主面間を貫通しており前記複数のビアホールをまとめて囲むように配置された複数のグランド配線とを備えており、前記複数のグランド配線を第１グランド配線としたときに、前記多層誘電体基板の層間および主面に設けられるとともに、前記複数の第１グランド配線同士を繋ぐ第２グランド配線をさらに備えており、平面視したときに、前記第１グランド配線が、前記回路部品の少なくとも一方と重なる前記第１グランド配線と、前記回路部品の少なくとも一方と重なっていない前記第１グランド配線とを有し、前記回路部品と重なる前記第１グランド配線同士の間隔が、前記回路部品と重なっていない前記第１グランド配線同士の間隔よりも狭い。
本発明の一態様の高周波回路モジュールによれば、設計自由度の低下を低減できる。
以下、図面を参照して、本発明の一実施形態に関わる高周波回路モジュールについて説明する。なお、以下に示す実施形態によりこの発明が限定されるものではない。
高周波回路モジュール１００は、多層誘電体基板１と、多層誘電体基板１を貫通するビアホール２と、ビアホール２をまとめて囲むグランド配線９とを備えている。
多層誘電体基板１は両主面に回路部品５、６を搭載するための部材である。多層誘電体基板１は、例えば、樹脂材料から成る。樹脂材料としては、例えば、エポキシ樹脂が用いられる。なお、ここでいう「樹脂材料から成る」とは、必ずしも多層誘電体基板１が樹脂材料のみから成るという意味ではなく、他の材料を含んでいてもよい。具体的には、ガラス繊維にエポキシ樹脂をしみ込ませたような、いわゆるガラスエポキシ等からなっていてもよい。多層誘電体基板１は、例えば、ガラスエポキシ基板を積層することによって作製することができる。図２に示すように、多層誘電体基板１は、例えば、主面の形状が四角形状の板状である。多層誘電体基板１の寸法は、多層誘電体基板１が四角形状の場合には、例えば、縦を１５〜２０ｍｍ、横を１５〜２０ｍｍ、厚みを０．５〜２ｍｍに設定できる。より具体的には、多層誘電体基板１は、それぞれの層の厚みを、例えば、０．０５〜０．２ｍｍに設定できる。
ビアホール２は、多層誘電体基板１の両主面に搭載された回路部品５、６を電気的に接続するための部材である。ビアホール２は、多層誘電体基板１の主面間を貫通して複数設けられている。ビアホール２は、デジタル信号を伝送するために設けられている。ビアホール２は、例えば、円柱状である。なお、図２においては、回路部品５および電極パッド８を透過して多層誘電体基板１の表面の様子を描いている。
ビアホール２は、例えば、銅または金等の金属材料から成る。ビアホール２の寸法は、ビアホール２が円柱状の場合には、例えば、直径を０．０１〜１ｍｍ、厚みを０．５〜２ｍｍに設定できる。回路部品５、６を実装するための方法としては、例えば、ボールグリッドアレイ等を用いることができる。図１に示すように、本実施形態の回路部品５、６においては、ボールグリッドアレイを用いて回路部品５、６が実装されており、複数の半田ボール７が回路部品５、６の下面と電極パッド８の上面との間に設けられ、ビアホール２は電極パッド８の下面と接続されている。
グランド配線９、１０は接地されており、デジタル信号の伝送を行なう複数のビアホール２を囲むための部材である。グランド配線９、１０は、第１グランド配線９および第２グランド配線１０から成る。第１グランド配線９は、多層誘電体基板１の主面間を貫通しており複数のビアホール２をまとめて囲むように配置されている。第１グランド配線９は、第１グランド配線９は、接地されているという点を除けばビアホール２とほぼ同様の構造である。第１グランド配線９は、例えば、円柱状であって、銅または金等の金属材料から成る。
図２、３に示すように、第２グランド配線１０は、多層誘電体基板１の層間および主面に設けられている。なお、図２、３において、第２グランド配線１０が設けられている領域をハッチングで示している。第１グランド配線９が多層誘電体基板１の積層方向に延びているのに対して、第２グランド配線１０は多層誘電体基板１の層間に広がっている。第２グランド配線１０は、例えば、銅または金等の金属材料から成る。第２グランド配線１０は、多層誘電体基板１の内層のガラスエポキシ基板を形成する際に、例えば、その表面にプリントすることで形成することができる。
ここで、本実施形態の多層誘電体基板１０においては、図１に示すように、両主面に搭載された回路部品５、６を、ビアホール２を介して電気的に接続するとともに、多層誘電体基板１を貫通し、デジタル信号を伝送する複数のビアホール２の周辺には、図２に示すように、これら複数のビアホール２をまとめて囲むように、多層誘電体基板１の主面間を貫通する第１グランド配線９が設けられている。図２においては、デジタル信号を伝送す
る複数のビアホール２は、図中の左上に１６個形成されている。
る複数のビアホール２は、図中の左上に１６個形成されている。
デジタル信号は矩形波（パルス）のため高周波成分を多く含み、周波数の高い成分ほど外部に放射しやすい性質があり、周辺回路に対してノイズの原因になる。しかしながら、デジタル信号を伝送するビアホール２を複数の第１グランド配線９で囲むことによって、ノイズを遮蔽することにより、ビアホール２から周辺回路への影響を抑制できる。一方、デジタル信号はON／OFFの２値により情報を伝達するために、アナログ信号と異なり、デ
ジタル信号自体はノイズの影響を受けにくい。
ジタル信号自体はノイズの影響を受けにくい。
そのため、デジタル信号を伝送する複数のビアホール２同士は相互に近接していても、ノイズの影響で信号が変化し誤動作するおそれはない。これらの結果、ビアホールのひとつひとつに対して接地導体（第１グランド配線９）を同軸上に配置する場合と比較して、ノイズによる影響の増加を抑制しつつ、接地導体（第１グランド配線９）の数（割合）を減らすことができる。その結果、多層誘電体基板１０の設計の自由度を向上することができる。
さらに、図２、３に示すように多層誘電体基板１０の層間および主面に第２グランド配線１０を設けることによって、第１グランド配線９同士を繋ぐことができる。これにより、層間においてビアホール２を第１グランド配線９だけではなく、第１グランド配線９およびこれを繋ぐ第２グランド配線１０によって囲むことができる。これにより、周辺回路へのノイズによる影響をさらに低減できる。さらに、複数の第１グランド配線９同士を第２グランド配線１０で接続しておくことによって、第１グランド配線９の接地電位を安定させることができる。なお、層間に形成される第２グランド配線１０は、複数の層間に形成されることが好ましい。より好適には、第２グランド配線１０は、全ての層間に形成される。
さらに、図２に示すように、多層誘電体基板１０を平面視したときに、複数のビアホール２の少なくとも１つが回路部品５、６の少なくとも一方と重なっている領域を有するとともに、この重なっている領域を囲む第１グランド配線９を第２グランド配線１０が繋いでいる。これにより、複数のビアホール２のうち、特に回路部品５、６の近くに位置する部分から発せられるノイズを第１グランド配線９および第２グランド配線１０により低減することができる。その結果、ノイズによる回路部品５、６への影響を低減できる。
さらに、図３に示すように、平面視したときに、第１グランド配線９が、回路部品５、６の少なくとも一方と重なる第１グランド配線９と、回路部品５、６の少なくとも一方と重なっていない第１グランド配線９とを有し、回路部品５、６と重なる第１グランド配線９同士の間隔が、回路部品５、６と重なっていない第１グランド配線９同士の間隔よりも狭くしてもよい。回路部品５、６と重なっている第１グランド配線９同士の間隔を狭くすることによってノイズによる回路部品５、６への影響を低減しつつ、回路部品５、６と重なっていない第１グランド配線９同士の間隔を広くすることによって、設計の自由度を向上できる。回路部品５、６と重なっていない第１グランド配線９において、第１グランド配線９の間から漏れるノイズによる影響は、回路部品５、６から離れているところでノイズが漏れるために、回路部品５、６への影響は小さい。回路部品５、６と重なる第１グランド配線９同士の間隔は、例えば、０．０２〜０．１ｍｍであり、一方、回路部品５、６と重なっていない第１グランド配線９の間隔は、例えば、０．１〜１ｍｍに設定できる。
１ 多層誘電体基板
２ ビアホール
５ 回路部品
６ 回路部品
７ 半田ボール
８ 電極パッド
９ 第１グランド配線
１０ 第２グランド配線
１００ 高周波回路モジュール
２ ビアホール
５ 回路部品
６ 回路部品
７ 半田ボール
８ 電極パッド
９ 第１グランド配線
１０ 第２グランド配線
１００ 高周波回路モジュール
Claims (3)
- 両主面に回路部品が搭載される多層誘電体基板と、該多層誘電体基板の前記主面間を貫通しておりデジタル信号を伝送する複数のビアホールと、該多層誘電体基板の前記主面間を貫通しており前記複数のビアホールをまとめて囲むように配置された複数のグランド配線とを備えており、
前記複数のグランド配線を第１グランド配線としたときに、前記多層誘電体基板の層間および主面に設けられるとともに、前記複数の第１グランド配線同士を繋ぐ第２グランド配線をさらに備えており、
平面視したときに、前記複数のビアホールの少なくとも１つが前記回路部品の少なくとも一方と重なっている領域を有するとともに、前記重なっている領域を囲む前記第１グランド配線同士を前記第２グランド配線が繋いでいることを特徴とする高周波回路モジュール。 - 両主面に回路部品が搭載される多層誘電体基板と、該多層誘電体基板の前記主面間を貫通しておりデジタル信号を伝送する複数のビアホールと、該多層誘電体基板の前記主面間を貫通しており前記複数のビアホールをまとめて囲むように配置された複数のグランド配線とを備えており、
前記複数のグランド配線を第１グランド配線としたときに、前記多層誘電体基板の層間および主面に設けられるとともに、前記複数の第１グランド配線同士を繋ぐ第２グランド配線をさらに備えており、
平面視したときに、前記第１グランド配線が、前記回路部品の少なくとも一方と重なる前記第１グランド配線と、前記回路部品の少なくとも一方と重なっていない前記第１グランド配線とを有し、前記回路部品と重なる前記第１グランド配線同士の間隔が、前記回路部品と重なっていない前記第１グランド配線同士の間隔よりも狭いことを特徴とする高周波回路モジュール。 - 平面視したときに、前記第１グランド配線が、前記回路部品の少なくとも一方と重なる前記第１グランド配線と、前記回路部品の少なくとも一方と重なっていない前記第１グランド配線とを有し、前記回路部品と重なる前記第１グランド配線同士の間隔が、前記回路部品と重なっていない前記第１グランド配線同士の間隔よりも狭いことを特徴とする請求項１に記載の高周波回路モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015101223A JP6419022B2 (ja) | 2015-05-18 | 2015-05-18 | 高周波回路モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015101223A JP6419022B2 (ja) | 2015-05-18 | 2015-05-18 | 高周波回路モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016219542A JP2016219542A (ja) | 2016-12-22 |
| JP6419022B2 true JP6419022B2 (ja) | 2018-11-07 |
Family
ID=57581525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015101223A Active JP6419022B2 (ja) | 2015-05-18 | 2015-05-18 | 高周波回路モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6419022B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11356070B2 (en) | 2020-06-01 | 2022-06-07 | Wolfspeed, Inc. | RF amplifiers having shielded transmission line structures |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07263871A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | プリント配線板 |
| CN101960934B (zh) * | 2008-03-28 | 2013-01-23 | 日本电气株式会社 | 多层印刷配线基板 |
-
2015
- 2015-05-18 JP JP2015101223A patent/JP6419022B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016219542A (ja) | 2016-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6837432B2 (ja) | 高周波モジュール | |
| KR101145038B1 (ko) | 프린트 배선판 | |
| JP4527646B2 (ja) | 電子装置 | |
| US9192044B2 (en) | Printed wiring board, semiconductor package, and printed circuit board | |
| JP5512566B2 (ja) | 半導体装置 | |
| TWI528871B (zh) | 用於印刷電路板中以改良信號完整性之同軸通孔走線的方法及結構 | |
| US8084839B2 (en) | Circuit board having conductive shield member and semiconductor package using the same | |
| US10674648B2 (en) | High-frequency module | |
| KR20100002113A (ko) | 반도체장치 및 반도체 집적회로 | |
| JP2004112468A (ja) | 電子装置 | |
| WO2021230215A1 (ja) | 高周波回路 | |
| JP2008153542A (ja) | 多層配線基板 | |
| TW201528884A (zh) | 線路板及電子總成 | |
| US8227699B2 (en) | Printed circuit board | |
| US10134693B2 (en) | Printed wiring board | |
| JP6419022B2 (ja) | 高周波回路モジュール | |
| JP2011187812A (ja) | 高周波モジュール | |
| JP3878795B2 (ja) | 多層配線基板 | |
| JP3798978B2 (ja) | 多層配線基板 | |
| JP2008283114A (ja) | 電子部品実装配線板、及び電子部品実装配線板の電磁ノイズ除去方法 | |
| JP2010519769A (ja) | 高速メモリパッケージ | |
| JP6462360B2 (ja) | 配線基板 | |
| JP2008311379A (ja) | 半導体装置 | |
| JP7128098B2 (ja) | 配線基板 | |
| JP5388081B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171010 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180619 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180818 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180906 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181009 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6419022 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |