JP2008078314A - 高速信号回路装置 - Google Patents
高速信号回路装置 Download PDFInfo
- Publication number
- JP2008078314A JP2008078314A JP2006254663A JP2006254663A JP2008078314A JP 2008078314 A JP2008078314 A JP 2008078314A JP 2006254663 A JP2006254663 A JP 2006254663A JP 2006254663 A JP2006254663 A JP 2006254663A JP 2008078314 A JP2008078314 A JP 2008078314A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- signal
- connection
- electronic component
- speed signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Abstract
【課題】容易に特性インピーダンスの整合を取ることができ、かつ安定した電源電位を得ることができる高速信号回路装置を提供する。
【解決手段】高速信号回路装置1において、高速信号を出力する電子部品2と、電子部品2がはんだボール3を介して接合された接続パッド4を有する接続層6と、接続層6に第1絶縁層7を介して設けられ、電子部品2から出力された高速信号が流れる信号線8を有する信号層9と、信号層9に第2絶縁層10を介して設けられ、電位を一定に保持する定電位層11と、接続層6と信号層9との間に設けられ、接続パッド4と信号線8とを電気的に接続するビアホール導体14とを備える。
【選択図】図2
【解決手段】高速信号回路装置1において、高速信号を出力する電子部品2と、電子部品2がはんだボール3を介して接合された接続パッド4を有する接続層6と、接続層6に第1絶縁層7を介して設けられ、電子部品2から出力された高速信号が流れる信号線8を有する信号層9と、信号層9に第2絶縁層10を介して設けられ、電位を一定に保持する定電位層11と、接続層6と信号層9との間に設けられ、接続パッド4と信号線8とを電気的に接続するビアホール導体14とを備える。
【選択図】図2
Description
本発明は、高速信号を出力する電子部品を備える高速信号回路装置に関する。
近年、電子部品が具備するLSI(大規模集積回路)等の動作速度が高速化し、Gbps級の高速信号がプリント配線板上を伝搬するようになってきている。LSIから出た高速信号は、半導体パッケージ内の伝送路を通り、プリント配線板を通過して他のパッケージ及びLSIへと伝搬される。このとき、高速信号が伝搬される全伝送径路に渡って特性インピーダンスは一定であることが必要とされるが、特性インピーダンスに不連続が生じている場合には、そこで反射ノイズが生じ、信号波形が歪むため、伝送特性が劣化してしまう。
LSIを封止する半導体パッケージとしては、様々な形態があるが、200ピン以上の半導体パッケージには、はんだボールを用いて接続するBGA(ボールグリッドアレイ)がよく用いられる。また、プリント配線板は、電子計算機や携帯電話等の様々な電子機器に使用されている。このプリント配線板は、通常、信号層、グランド層及び電源層としての導体層と、それらの間を電気的に分離する絶縁層とにより構成されている(例えば、特許文献1参照)。
ここで、例えば、4層導体からなるプリント配線板では、信号線や接続パッド等を有する第1信号層が第1層に、グランド層が第2層に、電源層が第3層に、さらに、信号線を有する第2信号層が第4層にプリント配線板の表面側から裏面側に向かって順次設けられている場合が多い。信号線が第1層から第4層に突き抜ける場合、第2層のグランド層には、スルーホール導体が貫通する貫通孔が形成され、信号線とグランド層とが短絡しないように絶縁状態が維持されている。このとき、半導体パッケージは、はんだボールにより第1信号層の接続パッドに接合されている。
特開2004−119598号公報
しかしながら、半導体パッケージ内の信号線は半導体パッケージのはんだボールを介してプリント配線板上の接続パッドに接合され、半導体パッケージ内の信号線とプリント配線板の信号線とは電気的に接続されている。このため、はんだボール(接続パッド)とグランド層との容量結合により、特性インピーダンスが低下してしまい、特性インピーダンスの不連続が生じるという問題がある。
また、前述のプリント配線板では、グランド層が第1信号層と第2信号層との間に設けられているため、スルーホール導体が通過する開口部をグランド層に形成する必要がある。このため、グランド層のインダクタンス(ベタ面のインダクタンス)は、グランド層に開口部を形成しない場合に比べて増加してしまう。これにより、グランド電位の揺れが増大するので、安定した電源電位を得ることができないという問題がある。
本発明は、上記に鑑みてなされたものであり、その目的は、容易に特性インピーダンスの整合を取ることができ、かつ安定した電源電位を得ることができる高速信号回路装置を提供することである。
本発明の実施の形態に係る特徴は、高速信号回路装置において、高速信号を出力する電子部品と、電子部品がはんだボールを介して接合された接続パッドを有する接続層と、接続層に第1絶縁層を介して設けられ、電子部品から出力された高速信号が流れる信号線を有する信号層と、信号層に第2絶縁層を介して設けられ、電位を一定に保持する定電位層と、接続層と信号層との間に設けられ、接続パッドと信号線とを電気的に接続するビアホール導体とを備えることである。
本発明によれば、容易に特性インピーダンスの整合を取ることができ、かつ安定した電源電位を得ることができる。
本発明の実施の一形態について図面を参照して説明する。
図1及び図2に示すように、本発明の実施の形態に係る高速信号回路装置1は、高速信号を出力する電子部品2と、その電子部品2がはんだボール3を介してそれぞれ接合された複数の接続パッド4を有する基板5とを備えている。
電子部品2は、LSI等のICチップを具備する半導体パッケージ等の電子部品である。この電子部品2は、はんだボール3を格子状に有するBGA(ボールグリッドアレイ)パッケージである。なお、はんだボール3は、電子部品2の電極2a上に設けられており、外部接続端子として機能する。
基板5は、電子部品2が実装されるプリント配線板等のベース基板である。この基板5は、各接続パッド4を有する接続層6と、その接続層6に第1絶縁層7を介して設けられ、電子部品2から出力された高速信号がそれぞれ流れる複数の信号線8を有する信号層9と、その信号層9に第2絶縁層10を介して設けられたグランド層11と、そのグランド層11に第3絶縁層12を介して設けられた電源層13と、接続層6と信号層9との間にそれぞれ設けられ、接続パッド4と信号線8とを電気的にそれぞれ接続する複数のビアホール導体14とを備えている。ここで、接続層6、信号層9、グランド層11及び電源層13は、その順番で第1導体層、第2導体層、第3導体層及び第4導体層として機能する。
接続層6は、電子部品2がはんだボール3を介して接合される各接続パッド4を有する層である。これらの接続パッド4は、例えば円形状に形成され、基板5の表面5a上に例えば6個設けられている。各接続パッド4には、接合用のはんだボール3が固着される。すなわち、電子部品2は、複数のはんだボール3により各接続パッド4にそれぞれ接合されており、電子部品2内の信号線は、対応する接続パッド4に電気的に接続されている。
ここで、はんだボール3の直径は、例えば300〜500μm程度であり、接続パッド4のサイズは500〜800μm程度である。なお、従来通りの層構成では、パッドサイズが大き過ぎるため、第2導体層をグランド層11とした場合には、その間に大きな容量が形成されるが、本実施の形態のように第3導体層にグランド層11を移動することによって、容量の増大を抑えることが可能となり、特性インピーダンスの低下を回避することができる。
信号層9は、Gbps級のパルス信号等の高速信号が流れる各信号線8を有する層である。これらの信号線8の線幅は、例えば100μm〜150μm程度である。各信号線8は、ビアホール導体14により対応する各接続パッド4にそれぞれ電気的に接続されている。これにより、各信号線8は、電子部品2内の信号線と電気的に接続されている。
グランド層11は、導体が基板5の略一面に広がる導体ベタ層であり、グランドに電気的に接続されてグランド電位となるグランド層である。このグランド層11は、電位を一定に保つ定電位層として機能する。また、グランド層11は、貫通スルーホール導体15により対応する接続パッド4に電気的に接続されている。ここで、貫通スルーホール導体15は、基板5を貫通するように形成された貫通スルーホールH2に設けられた導体である。この貫通スルーホール導体15は、例えばめっきにより貫通スルーホールH2の内部に形成されている。貫通スルーホールH2の直径は、例えば100μm程度である。
電源層13は、導体が基板5の略一面に広がる導体ベタ層であり、電源に電気的に接続されて電源電位となる層である。この電源層13は、電位を一定に保つ定電位層として機能する。また、電源層13には、貫通スルーホール導体15が通過する貫通孔である開口部13aが形成されている。この開口部13aの直径は、貫通スルーホール導体15、すなわち貫通スルーホールH2の直径より大きい。これにより、電源層13と貫通スルーホール導体15との接触が防止され、接続層6及びグランド層11と、電源層13との絶縁状態が維持されている。
ここで、グランド層11と電源層13とでは、お互いの電位が短絡しないように貫通スルーホールH2の周りに導体がない開口部13aが形成されているが、信号線8はグランド層11及び電源層13を垂直に跨がないので、信号線8に対して開口部13aのような開口を設ける必要がない。このため、グランド層11及び電源層13をほとんどベタ層の状態に維持することが可能になるので、インダクタンスの増大を防止することができる。
各ビアホール導体14は、接続層6と信号層9との間にそれぞれ設けられており、接続パッド4とそれに対応する信号線8とをそれぞれ接続している。詳しくは、ビアホール導体14は、接続層6と信号層9との間に形成されたビアホールH1に設けられた導体である。このビアホール導体14は、ビルドアップ法やブラインドビア法等を用いて、例えばめっきによりビアホールH1の内部に形成されている。ビアホールH1の直径は、例えば100μm程度である。
以上説明したように、本発明の実施の形態によれば、基板5にその表面5aから内部に向かって順次、接続層6、信号層9、グランド層11及び電源層13をそれぞれ絶縁層7、10、12を介して設け、ビアホール導体14により接続パッド4と信号線8とを電気的に接続することによって、グランド層11が接続層6と信号層9との間ではなく、信号層9と電源層13との間に設けられるので、はんだボール3(接続パッド4)とグランド層11との容量結合が避けられる。これにより、それらの容量結合により特性インピーダンスが低下することが防止されるので、容易に特性インピーダンスの整合を取ることができる。
さらに、グランド層11が接続層6と信号層9との間ではなく、信号層9と電源層13との間に設けられていることから、ビアホール導体14がグランド層11を通過することがなくなり、グランド層11に貫通孔である開口部を形成する必要がなくなる。これにより、グランド層11のインダクタンス(ベタ面のインダクタンス)の増加が抑えられ、グランド電位の揺れの増大が防止されるので、安定した電源電位を得ることができる。
(他の実施の形態)
なお、本発明は、前述の実施の形態に限るものではなく、その要旨を逸脱しない範囲において種々変更可能である。
なお、本発明は、前述の実施の形態に限るものではなく、その要旨を逸脱しない範囲において種々変更可能である。
例えば、前述の実施の形態においては、接続層6として、基板5の表面5a上に複数の接続パッド4だけを設けているが、これに限るものではなく、例えば、複数の接続パッド4に加えて信号線を設けるようにしてもよい。
さらに、前述の実施の形態においては、複数の接続パッド4をそれぞれ円形状に形成しているが、これに限るものではなく、例えば、複数の接続パッド4をそれぞれ四角状に形成するようにしてもよく、その形状は限定されない。
また、前述の実施の形態においては、電源層13をグランド層11より接続層6から離間させて基板5の内部に設けているが、これに限るものではなく、例えば、電源層13とグランド層11との位置を逆にするようにしてもよい。
最後に、前述の実施の形態においては、各種の数値を挙げているが、それらの数値は例示であり、限定されるものではない。
1…高速信号回路装置、2…電子部品、3…はんだボール、4…接続パッド、6…接続層、7…第1絶縁層、8…信号線、9…信号層、10…第2絶縁層、11…定電位層(グランド層)、13…定電位層(電源層)、14…ビアホール導体
Claims (1)
- 高速信号を出力する電子部品と、
前記電子部品がはんだボールを介して接合された接続パッドを有する接続層と、
前記接続層に第1絶縁層を介して設けられ、前記電子部品から出力された前記高速信号が流れる信号線を有する信号層と、
前記信号層に第2絶縁層を介して設けられ、電位を一定に保持する定電位層と、
前記接続層と前記信号層との間に設けられ、前記接続パッドと前記信号線とを電気的に接続するビアホール導体と、
を備えることを特徴とする高速信号回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006254663A JP2008078314A (ja) | 2006-09-20 | 2006-09-20 | 高速信号回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006254663A JP2008078314A (ja) | 2006-09-20 | 2006-09-20 | 高速信号回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008078314A true JP2008078314A (ja) | 2008-04-03 |
Family
ID=39350090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006254663A Pending JP2008078314A (ja) | 2006-09-20 | 2006-09-20 | 高速信号回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008078314A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010062530A (ja) * | 2008-08-07 | 2010-03-18 | Canon Inc | プリント配線板およびプリント回路板 |
JP2012156190A (ja) * | 2011-01-24 | 2012-08-16 | Fujitsu Semiconductor Ltd | 半導体装置及び配線基板 |
JP2013172018A (ja) * | 2012-02-21 | 2013-09-02 | Fujitsu Ltd | 多層配線基板及び電子機器 |
-
2006
- 2006-09-20 JP JP2006254663A patent/JP2008078314A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010062530A (ja) * | 2008-08-07 | 2010-03-18 | Canon Inc | プリント配線板およびプリント回路板 |
JP2012156190A (ja) * | 2011-01-24 | 2012-08-16 | Fujitsu Semiconductor Ltd | 半導体装置及び配線基板 |
JP2013172018A (ja) * | 2012-02-21 | 2013-09-02 | Fujitsu Ltd | 多層配線基板及び電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5503567B2 (ja) | 半導体装置および半導体装置実装体 | |
US7732913B2 (en) | Semiconductor package substrate | |
US20230363083A1 (en) | Electronic substrate having differential coaxial vias | |
US8120927B2 (en) | Printed circuit board | |
JP2005328032A (ja) | 半導体装置およびプリント回路板 | |
JP2009200189A (ja) | 電子部品搭載型半導体チップ | |
TWI572256B (zh) | 線路板及電子總成 | |
US20140078702A1 (en) | Multilayer printed circuit board | |
US9681554B2 (en) | Printed circuit board | |
JP2008109094A (ja) | 素子搭載用基板および半導体モジュール | |
JP2005311371A (ja) | 半導体チップパッケージ | |
JP2008078314A (ja) | 高速信号回路装置 | |
JP4963051B2 (ja) | 信号伝送ケーブルのコネクタ | |
JP5499696B2 (ja) | 半導体装置及び実装構造 | |
JP2008124072A (ja) | 半導体装置 | |
US8063481B2 (en) | High-speed memory package | |
JP2010118592A (ja) | 半導体装置 | |
JP5739363B2 (ja) | 配線基板 | |
JP2006222364A (ja) | ボールグリッドアレイパッケージ | |
JP2009302180A (ja) | 半導体装置 | |
JP2012174998A (ja) | 半導体装置 | |
JP2005223166A (ja) | 半導体パッケージ | |
KR100980404B1 (ko) | Pcb 장치 | |
JP2011216522A (ja) | 半導体装置 | |
JP6320681B2 (ja) | 半導体装置 |