TWI572256B - 線路板及電子總成 - Google Patents

Description

線路板及電子總成

本發明是有關於一種線路板，且特別是有關於一種線路板及電子總成。

在電子組裝的技術領域中，硬式線路板(以下簡稱線路板)是常見的承載器，用以安裝電子元件(例如晶片封裝體及被動元件等)，以讓這些電子元件能經由線路板的內部線路而彼此電性連接。線路板常見應用於電子裝置的主機板或模組板等。線路板主要由多個圖案化導體層(patterned conductive layer)及多個介電層(dielectric layer)所交替疊合而成，而兩圖案化導體層之間可透過導孔(conductive via)來彼此電性連接。這些介電層的材質可包含樹脂。

上述的介電層包含一核心介電層，其厚度數倍於其餘介電層的厚度，以提供足夠的結構強度。因此，當多條訊號走線及其所參考的一接地平面分別位在核心介電層的兩面時，厚度較大的核心介電層將增加這些訊號走線與接地平面之間的距離，造成 接地平面對於這些訊號走線的參考效果不好，因而讓訊號走線的阻抗值不正確，且相鄰訊號走線的輻射所造成的串音(cross talk)，這都讓訊號傳輸的品質不好。

本發明提供一種線路板，具有良好的訊號傳輸品質。

本發明提供一種電子總成，具有良好的訊號傳輸品質。

本發明的一種線線路板具有一封裝接合區。線路板包括一第一圖案化導體層及一第二圖案化導體層。第一圖案化導體層具有多個第一訊號接墊、多個第一接地接墊、多個第一訊號走線及多個第一接地走線。這些第一訊號接墊及這些第一接地接墊位於封裝接合區。各第一訊號走線延伸至封裝接合區而連接對應的第一訊號接墊。各第一接地走線延伸至封裝接合區而連接對應的第一接地接墊。第二圖案化導體層與第一圖案化導體層隔離，並具有多個第二訊號接墊、多個第二接地接墊、多個第二訊號走線及多個第二接地走線。各第二訊號走線延伸至封裝接合區而連接對應的第二訊號接墊。各第二接地走線延伸至封裝接合區而連接對應的第二接地接墊。第二接地走線在第一圖案化導體層上的正投影局部重疊於至少一第一訊號走線。第一接地走線在第二圖案化導體層上的正投影局部重疊於至少一第二訊號走線。

本發明的一種電子總成包括上述的線路板及一晶片封裝體。晶片封裝體連接至線路板的封裝接合區。

基於上述，本發明在訊號走線的附近增加接地走線，以使獲得良好的參考效果，因而提升訊號傳輸品質。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

10‧‧‧電子總成

12‧‧‧晶片封裝體

12a‧‧‧封裝接地接墊

12b‧‧‧封裝走線

14‧‧‧銲球

100‧‧‧線路板

100a‧‧‧封裝接合區

110‧‧‧第一圖案化導體層

112‧‧‧第一訊號接墊

114‧‧‧第一接地接墊

116‧‧‧第一訊號走線

118‧‧‧第一接地走線

120‧‧‧第二圖案化導體層

122‧‧‧第二訊號接墊

124‧‧‧第二接地接墊

126‧‧‧第二訊號走線

128‧‧‧第二接地走線

130‧‧‧第三圖案化導體層

132‧‧‧接地平面

140‧‧‧第四圖案化導體層

151‧‧‧第一介電層

152‧‧‧第二介電層

153‧‧‧第三介電層

160‧‧‧訊號導孔

171‧‧‧第一接地導孔

172‧‧‧第二接地導孔

D1、D2‧‧‧外徑

圖1是本發明的一實施例的一種線路板的俯視圖。

圖2是圖1之線路板沿著線I-I的剖面圖。

圖3繪示圖2之線路板的第一圖案化導體層110在A區域內的局部。

圖4繪示圖2之線路板的第二圖案化導體層120在A區域內的局部。

圖5是本發明的另一實施例的一種線路板的圖案化導體層的局部立體圖。

圖6是本發明的另一實施例的一種線路板的局部剖面圖。

圖7是本發明的一實施例的一種電子總成的側視圖。

圖8是圖7之晶片封裝體的局部的仰視立體圖。

圖1是本發明的一實施例的一種線路板的俯視圖。圖2是圖1之線路板沿著線I-I的剖面圖。圖3是圖2之線路板的第一 圖案化導體層110的局部。圖4是圖2之線路板的第二圖案化導體層120的局部。請參考圖1至圖4，本實施例的線路板100具有一封裝接合區100a。線路板100包括一第一圖案化導體層110、一第二圖案化導體層120、一第三圖案化導體層130及一第四圖案化導體層140。此外，線路板100更包括一第一介電層151、一第二介電層152、一第三介電層153。第一介電層151配置於第一圖案化導體層110與第二圖案化導體層120之間，用以隔離第一圖案化導體層110與第二圖案化導體層120。第二介電層152配置於第二圖案化導體層120與第三圖案化導體層130之間，用以隔離第二圖案化導體層120與第三圖案化導體層130。第二介電層152是核心介電層，且第二介電層152的厚度大於第一介電層151及第三介電層153的厚度。此外，第三圖案化導體層130具有一接地平面132。

請參考圖2及圖3，第一圖案化導體層110具有多個第一訊號接墊112、多個第一接地接墊114、多個第一訊號走線116及多個第一接地走線118。這些第一訊號接墊112及這些第一接地接墊114位於封裝接合區100a，用以耦接一晶片封裝體。各第一訊號走線116延伸至封裝接合區100a而連接對應的第一訊號接墊112。各第一接地走線118延伸至封裝接合區100a而連接對應的第一接地接墊114。在本實施例中，這些第一訊號走線116與這些第一接地走線118交替排列。

請參考圖2至圖4，第二圖案化導體層120具有多個第二 訊號接墊122、多個第二接地接墊124、多個第二訊號走線126及多個第二接地走線128。各第二訊號走線126延伸至封裝接合區100a而連接對應的第二訊號接墊122。各第二接地走線128延伸至封裝接合區100a而連接對應的第二接地接墊124。在本實施例中，這些第二訊號走線126與這些第二接地走線128交替排列。值得注意的是，第二接地走線128在第一圖案化導體層110上的正投影局部重疊於第一訊號走線116。第一接地走線118在第二圖案化導體層120上的正投影局部重疊於第二訊號走線126。在一實施例中，在第二接地走線128、第一訊號走線116的延伸方向上，第二接地走線128在第一圖案化導體層110上的正投影重疊於第一訊號走線116。在一實施例中，在第一接地走線118、第二訊號走線126的延伸方向上，第一接地走線118在第二圖案化導體層120上的正投影重疊於第二訊號走線126。因此，在這些第一訊號走線116及這些第二訊號走線126距離接地平面132很遠的情況下，這些第一訊號走線116及這些第二訊號走線126仍可參考與其分別對應的這些第一接地走線118及這些第二接地走線128，而這些接地走線位於相鄰層上，因而獲得良好的參考效果。

圖5是本發明的另一實施例的一種線路板的圖案化導體層的局部立體圖。請參考圖5，相似於圖1至圖4的實施例，圖5的實施例僅揭露線路板100的第一圖案化導體層110的一部分、第二圖案化導體層120的一部分及第三圖案化導體層130的一部分。此外，圖5的實施例更揭露一訊號導孔160、一第一接地導孔 171及一第二接地導孔172。訊號導孔160將第一訊號接墊112連接至對應的第二訊號接墊122。第一接地導孔171位在封裝接合區100a內，並將第一接地接墊114連接至第二接地接墊124。第二接地導孔172位在封裝接合區100a外，並將第一接地接墊114、第二接地接墊124及接地平面132連接在一起。值得注意的是，第一接地導孔171的外徑D1小於第二接地導孔172的外徑D2，這起因於第一接地導孔171的製程包含精準度較高的雷射鑽孔，而第二接地導孔172的製程則包含精準度較低的機械鑽孔。藉由在封裝接合區100a內外採取不同的鑽孔製程，可以提高封裝接合區100a內的第一接地導孔171密度，藉此改善晶片封裝體與線路板的耦接。此外，由於雷射鑽孔的第一接地導孔171的尺寸較小，因此，在封裝接合區100a內需要預留作為導孔的區域較小，故訊號走線、接地走線的密度可以增加。特別是，以往在封裝接合區100a內的接地走線密度較低，故訊號走線無法得到較好的接地參考，但是本發明藉由縮小第一接地導孔171的尺寸，提高接地走線的密度，藉此改善訊號走線的傳輸品質。

圖6是本發明的另一實施例的一種線路板的局部剖面圖。請參考圖6，相似於圖2之實施例，寬度較大的第二接地走線128在第一圖案化導體層110上的正投影局部重疊於多條第一訊號走線116。此外，寬度較大的第一接地走線118在第二圖案化導體層120上的正投影局部重疊於多條第二訊號走線126。

圖7是本發明的一實施例的一種電子總成的側視圖。請 參考圖7，本實施例的電子總成10包含圖1至圖6中任一實施例的線路板100及一晶片封裝體12。晶片封裝體12可經由覆晶接合技術(例如銲球14)連接至線路板100的封裝接合區100a。

圖8是圖7之晶片的局部的仰視立體圖。請參考圖8，晶片封裝體12可包括封裝基板及安裝在封裝基板上的晶片，而在圖8中僅繪示局部的封裝基板。晶片封裝體12具有兩個封裝接地接墊12a及連接該些封裝接地接墊12a的一封裝走線12b，且各該封裝接地接墊12a(例如經由銲球14)電連接至對應的接地接墊(例如圖3及圖5的第一接地接墊114)。因此，透過本發明之線路板的設計，連接該些封裝接地接墊12a的一封裝走線12b亦可成為與其相鄰訊號路徑的參考。另外，配合本發明之線路板的設計，也可以提高封裝接地接墊12a的分佈密度。

綜上所述，本發明在訊號走線的同層或相鄰層增加接地走線，以使獲得良好的參考效果，因而提升訊號傳輸品質。本發明可藉由接地導孔來連接這些接地走線及接地平面，並且配合電子總成的封裝接地接墊的安排，以獲得良好的參考效果。在本發明中，連接這些封裝接地接墊的封裝走線亦可成為與其相鄰訊號路徑的參考。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧線路板

110‧‧‧第一圖案化導體層

116‧‧‧第一訊號走線

118‧‧‧第一接地走線

120‧‧‧第二圖案化導體層

126‧‧‧第二訊號走線

128‧‧‧第二接地走線

130‧‧‧第三圖案化導體層

132‧‧‧接地平面

140‧‧‧第四圖案化導體層

151‧‧‧第一介電層

152‧‧‧第二介電層

153‧‧‧第三介電層

Claims (18)

1. 一種線路板，具有一封裝接合區，該線路板包括：一第一圖案化導體層，具有多個第一訊號接墊、多個第一接地接墊、多個第一訊號走線及多個第一接地走線，其中該些第一訊號接墊及該些第一接地接墊位於該封裝接合區，各該第一訊號走線延伸至該封裝接合區而連接對應的該第一訊號接墊，且各該第一接地走線延伸至該封裝接合區而連接對應的該第一接地接墊；一第二圖案化導體層，與該第一圖案化導體層隔離，並具有多個第二訊號接墊、多個第二接地接墊、多個第二訊號走線及多個第二接地走線，其中各該第二訊號走線延伸至該封裝接合區而連接對應的該第二訊號接墊，各該第二接地走線延伸至該封裝接合區而連接對應的該第二接地接墊，該第二接地走線在該第一圖案化導體層上的正投影局部重疊於至少一該第一訊號走線，且該第一接地走線在該第二圖案化導體層上的正投影局部重疊於至少一該第二訊號走線；一第一接地導孔，位在該封裝接合區內，並將該第一接地接墊連接至該第二接地接墊；以及一第二接地導孔，位在該封裝接合區外，並將該第一接地接墊連接至該第二接地接墊，其中該第一接地導孔的外徑小於該第二接地導孔的外徑。
2. 如申請專利範圍第1項所述的線路板，其中該些第一訊號 走線與該些第一接地走線交替排列。
3. 如申請專利範圍第1項所述的線路板，其中該些第二訊號走線與該些第二接地走線交替排列。
4. 如申請專利範圍第1項所述的線路板，其中該第一接地導孔為雷射鑽孔的導孔，且第二接地導孔為機械鑽孔的導孔。
5. 如申請專利範圍第1項所述的線路板，更包括：一第三圖案化導體層，與該第二圖案化導體層隔離，並具有一接地平面。
6. 如申請專利範圍第5項所述的線路板，其中該第一接地導孔並未連接該接地平面，而該第二接地導孔將該第一接地接墊、該第二接地接墊及該接地平面連接在一起。
7. 如申請專利範圍第5項所述的線路板，更包括：一第一介電層，配置於該第一圖案化導體層與該第二圖案化導體層之間，用以隔離該第一圖案化導體層與該第二圖案化導體層；以及一第二介電層，配置於該第二圖案化導體層與該第三圖案化導體層之間，用以隔離該第二圖案化導體層與該第三圖案化導體層，其中線路板其中該第二介電層的厚度大於該第一介電層的厚度。
8. 如申請專利範圍第7項所述的線路板，更包括：一第四圖案化導體層，與該第三圖案化導體層隔離；以及 一第三介電層，配置於該第三圖案化導體層與該第四圖案化導體層之間，用以隔離該第三圖案化導體層與該第四圖案化導體層。
9. 如申請專利範圍第1項所述的線路板，其中該線路板用以耦接位於該封裝接合區的一晶片封裝體，且該晶片封裝體具有多個封裝接地接墊，其分別對應於該些第一接地接墊。
10. 一種電子總成，包括：一線路板，具有一封裝接合區，並包括：一第一圖案化導體層，具有多個第一訊號接墊、多個第一接地接墊、多個第一訊號走線及多個第一接地走線，其中該些第一訊號接墊及該些第一接地接墊位於該封裝接合區，各該第一訊號走線延伸至該封裝接合區而連接對應的該第一訊號接墊，各該第一接地走線延伸至該封裝接合區而連接對應的該第一接地接墊；一第二圖案化導體層，與該第一圖案化導體層隔離，並具有多個第二訊號接墊、多個第二接地接墊、多個第二訊號走線及多個第二接地走線，其中各該第二訊號走線延伸至該封裝接合區而連接對應的該第二訊號接墊，各該第二接地走線延伸至該封裝接合區而連接對應的該第二接地接墊，該第二接地走線在該第一圖案化導體層上的正投影局部重疊於至少一該第一訊號走線，該第一接地走線在該第二圖案化導體層上的正投影局部重疊於至少一該第二訊號走線； 一第一接地導孔，位在該封裝接合區內，並將該第一接地接墊連接至該第二接地接墊；以及一第二接地導孔，位在該封裝接合區外，並將該第一接地接墊連接至該第二接地接墊，其中該第一接地導孔的外徑小於該第二接地導孔的外徑；以及一晶片封裝體，耦接至該線路板的該封裝接合區。
11. 如申請專利範圍第10項所述的電子總成，其中該些第一訊號走線與該些第一接地走線交替排列。
12. 如申請專利範圍第10項所述的電子總成，其中該些第二訊號走線與該些第二接地走線交替排列。
13. 如申請專利範圍第10項所述的電子總成，其中該第一接地導孔為雷射鑽孔的導孔，且第二接地導孔為機械鑽孔的導孔。
14. 如申請專利範圍第10項所述的電子總成，其中該線路板更包括：一第三圖案化導體層，與該第二圖案化導體層隔離，並具有一接地平面。
15. 如申請專利範圍第14項所述的電子總成，其中該第一接地導孔並未連接該接地平面，而該第二接地導孔將該第一接地接墊、該第二接地接墊及該接地平面連接在一起。
16. 如申請專利範圍第14項所述的電子總成，其中該線路板更包括：一第一介電層，配置於該第一圖案化導體層與該第二圖案化 導體層之間，用以隔離該第一圖案化導體層與該第二圖案化導體層；以及一第二介電層，配置於該第二圖案化導體層與該第三圖案化導體層之間，用以隔離該第二圖案化導體層與該第三圖案化導體層，其中該第二介電層的厚度大於該第一介電層的厚度。
17. 如申請專利範圍第16項所述的電子總成，其中該線路板更包括：一第四圖案化導體層，與該第三圖案化導體層隔離；以及一第三介電層，配置於該第三圖案化導體層與該第四圖案化導體層之間，用以隔離該第三圖案化導體層與該第四圖案化導體層。
18. 如申請專利範圍第10項所述的電子總成，其中該晶片封裝體具有多個封裝接地接墊及直接連接該些封裝接地接墊的一封裝走線，且各該封裝接地接墊電連接至對應的第一接地接墊。