JP2013033988A - 回路基板およびこれを利用した半導体パッケージ - Google Patents

回路基板およびこれを利用した半導体パッケージ Download PDF

Info

Publication number
JP2013033988A
JP2013033988A JP2012221287A JP2012221287A JP2013033988A JP 2013033988 A JP2013033988 A JP 2013033988A JP 2012221287 A JP2012221287 A JP 2012221287A JP 2012221287 A JP2012221287 A JP 2012221287A JP 2013033988 A JP2013033988 A JP 2013033988A
Authority
JP
Japan
Prior art keywords
conductive
wiring
shield member
circuit board
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012221287A
Other languages
English (en)
Inventor
Bok Kyu Choi
▲福▼ 奎 崔
Sang Joon Lim
相 俊 林
Eul Chul Jang
乙 鐵 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2013033988A publication Critical patent/JP2013033988A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09645—Patterning on via walls; Plural lands around one hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout

Abstract

【課題】信号の歪曲を低減したビア構造物を有する回路基板およびこれを備える半導体パッケージを提供する。
【解決手段】回路基板２１０は、貫通ホール２１３を有する基板本体２１０、貫通ホール２１３によって形成された基板本体２１０の内側面上に配置された導電性シールド部材２２０、基板本体２１０の表面および導電性シールド部材２２０を覆う絶縁部材２３０、並びに、導電性シールド部材２２０に対応する絶縁部材２３０上に配置された導電性コネクター２４０を含む。
【選択図】図５

Description

本発明は、回路基板およびこれを利用した半導体パッケージに関する。
近年、電子産業の技術開発によって多様な素子、および素子が実装される回路基板が開発されている。
素子が実装される回路基板は、単層回路パターンまたは複層回路パターンを含んでおり、複層回路パターンを有する回路基板の場合、互いに異なる層に配置された回路パターンを電気的に連結する導電性ビア(conductive via)を有する。
最近では、回路基板のサイズが縮小されており、これに伴い、互いに異なる層に配置された回路パターンを電気的に連結する導電性ビアのサイズが縮小されるだけでなく、隣接する導電性ビアの間隔が大きく縮小されて、これにより導電性ビアを経由する信号が歪曲するという問題が生じている。
本発明の目的は、信号の歪曲を低減したビア構造物を有する回路基板を提供することにある。
本発明の他の目的は、前記ビア構造物を有する半導体パッケージを提供することにある。
本発明による回路基板は、貫通ホールを有する基板本体、前記貫通ホールによって形成された前記基板本体の内側面上に配置された導電性シールド部材、前記基板本体の表面および前記導電性シールド部材を覆う絶縁部材、並びに、前記導電性シールド部材に対応する前記絶縁部材上に配置された導電性コネクターを含む。
回路基板は、前記基板本体上に配置されて前記導電性シールド部材に電気的に連結された第１配線、および、前記絶縁部材上に配置されて、前記導電性コネクターに電気的に連結された第２配線をさらに含む。
回路基板の前記導電性コネクターは、柱形状およびパイプ形状のうちのいずれかを有する。
回路基板の前記導電性シールド部材はパイプ形状を有する。
本発明の参考例としての一態様は、基板本体、並びに、前記基板本体を貫通する導電性コネクター、および前記導電性コネクターに印加される信号の歪曲を減少させるために前記導電性コネクターの少なくとも一部を囲む導電性シールド部材を有するビア構造物を含む回路基板である。
回路基板の前記導電性コネクターは柱形状を有する。
回路基板の前記導電性シールド部材は曲面形状を有する。
回路基板の前記導電性コネクターの表面と前記導電性シールド部材の表面とは、実質的に一様な間隔で離隔している。
回路基板の前記導電性シールド部材は、少なくとも２個が前記導電性コネクターの周辺に配置され、前記導電性シールド部材は、同一の間隔で前記導電性コネクターから離隔している。
回路基板は、前記基板本体の上面上に配置されて、前記導電性コネクターに電気的に連結された第１配線、前記上面上に配置されて前記導電性シールド部材に電気的に連結された第２配線、および前記上面に対向する下面上に配置されて前記導電性コネクターに連結された第３配線をさらに含み、前記第１配線および第２配線は前記導電性シールド部材から電気的に絶縁されている。
回路基板の前記導電性コネクターには第１信号が印加され、前記導電性シールド部材には第２信号が印加される。
回路基板の前記第１信号はデータ信号であり、前記第２信号は電源信号または接地信号のうちのいずれかである。
本発明の参考例としての一態様は、第１領域、該第１領域の周辺に配置された第２領域、および前記第２領域に配置された第１接続パッドを有する第１基板、並びに、前記第１領域に配置されて前記第１接続パッドに電気的に接続された第１半導体チップを有する第１半導体パッケージ、前記第１半導体パッケージ上に配置されて、前記第１領域に対応する第３領域、および前記第２領域に対応する第４領域、前記第４領域に配置された第２接続パッドを有する第２基板、並びに、前記第３領域に配置されて前記第２接続パッドに電気的に接続された第２半導体チップを有する第２半導体パッケージ、前記第１接続パッドおよび前記第２接続パッドに電気的に連結されて第１信号が印加される導電性コネクター、並びに、前記第１基板と第２基板との間に配置されて、第２信号が印加され、前記導電性コネクターの少なくとも一部を囲んで前記第１信号の歪曲を防止するための導電性シールド部材を含む半導体パッケージである。
半導体パッケージの前記導電性コネクターはピン形状を有し、前記導電性シールド部材は円筒形状を有する。
半導体パッケージの前記導電性シールド部材は、一部が開口した円筒形状を有する。
半導体パッケージの前記導電性シールド部材の両端部は、前記第１基板および第２基板内に配置される。
半導体パッケージの前記第１信号はデータ信号であり、前記第２信号は電源信号および接地信号のうちのいずれかである。
半導体パッケージの前記導電性コネクターは、平面上で見たとき、ジグザグ形態で配置されている。
本発明によると、データ信号が印加される導電性コネクターの外側面に、電源信号または接地信号が印加される導電性シールド部材を配置して、データ信号の歪曲および導電性コネクターからの電磁波の発生を防止することができる。
本発明の一実施形態による回路基板の平面図である。 図１のビア構造物を示す斜視図である。 図１のＩ−Ｉ’線に沿って切断した断面図である。 本発明の他の実施形態による回路基板を示す平面図である。 図４のＩＩ−ＩＩ’線に沿って切断した断面図である。 図１〜図５に示す導電性コネクターおよび導電性シールド部材を有する半導体パッケージを示す平面図である。 図６のＩＩＩ−ＩＩＩ’線に沿って切断した断面図である。
以下、添付した図面を参照して、本発明の実施形態による回路基板およびこれを利用した半導体パッケージについて詳細に説明するが、本発明は、下記の実施形態に制限されるものではなく、当該分野で通常の知識を有する者なら、本発明の技術的思想を逸脱しない範囲内で、本発明を多様な他の形態で具現することができるであろう。
図１は、本発明の一実施形態による回路基板の平面図である。図２は、図１のビア構造物を示す斜視図である。図３は、図１のＩ−Ｉ’線に沿って切断した断面図である。
図１〜図３を参照すると、回路基板１００は、基板本体１０およびビア構造物２０を含む。
基板本体１０は、図３に示すように、上面１１および上面１１に対向する下面１２を有し、上面１１上には相互に絶縁された第１配線１３および第２配線１４が配置され、下面１２上には第３配線１５が配置される。
第１配線１３および第３配線１５は、平面上で見たとき、ライン形状を有し、一方、第２配線１４は、平面上で見たとき、プレート形状を有することができる。
第１配線１３および第３配線１５には、データ信号などの第１信号を印加することが可能であり、第１配線１３および第３配線１５は、後述するビア構造物２０の導電性コネクター(または第１ビア、２２)によって、電気的に連結される。
第２配線１４には、電源信号または接地信号などの第２信号が印加され、第２配線１４は、後述するビア構造物２０の導電性シールド部材(または第２ビア、２４)に、電気的に連結される。
図２および図３を再び参照すると、導電性ビア構造物２０は、導電性コネクター２２および導電性シールド部材２４を含む。
導電性コネクター２２は、基板本体１０を上面１１から下面１２まで貫通する。導電性コネクター２２は、例えば、柱形状またはパイプ形状を有することができる。本実施形態では、導電性コネクター２２は、円柱形状を有する。
導電性コネクター２２は、第１配線１３と第３配線１５とを電気的に連結し、これにより第１配線１３に印加された第１信号は、導電性コネクター２２を通じて第３配線１５に出力され得る。逆に、第３配線１５に印加された第１信号も、導電性コネクター２２を通じて第１配線１３に出力され得る。
本実施形態において、導電性コネクター２２として使うことができる物質の例としては銅、アルミニウム、アルミニウム合金などを挙げることができる。
導電性シールド部材２４は基板本体１０内に配置され、導電性シールド部材２４は導電性コネクター２２の外側に配置される。
第１配線１３または第３配線１５から入力された第１信号は、導電性コネクター２２の配置およびサイズによって歪曲されることがある。これに加えて、第１配線１３または第３配線１５から入力された第１信号が、導電性コネクター２２を通過しながら多量の電磁波を発生させることがある。
導電性シールド部材２４は、導電性コネクター２２の少なくとも一部を囲んで、第１配線１３または第３配線１５から入力された第１信号が、導電性コネクター２２を通過しながら歪曲されることを防止する。また、導電性シールド部材２４は、第１配線１３または第３配線１５から入力された第１信号が、導電性コネクター２２を通過する途中で発生させる電磁波、および外部から導電性コネクター２２に入射する電磁波を遮蔽する。
導電性シールド部材２４が、第１配線１３または第３配線１５から入力された第１信号の歪曲を効率的に防止し、かつ電磁波を効率的に遮蔽するために、導電性シールド部材２４は第２配線１４に電気的に連結され、導電性シールド部材２４には電源信号または接地信号などの第２信号が印加される。
本実施形態では、導電性シールド部材２４は、導電性コネクター２２の周辺に少なくとも１つが配置され、導電性シールド部材２４は、例えば、導電性コネクター２２を囲むプレート形状を有することができる。
導電性シールド部材２４は、例えば、導電性コネクター２２の周辺に２個を配置することができ、２個の導電性シールド部材２４は互いに所定の間隔で離隔することができる。離隔された２個の導電性シールド部材２４の間を第１配線１３および第３配線１５が通過して、導電性シールド部材２４と第１配線１３は、および導電性シールド部材２４と第３配線１５は、相互に電気的に絶縁される。
本実施形態では、導電性シールド部材２４は、例えば、曲面プレート形状を有し、曲面プレート形状を有する導電性シールド部材２４のうち導電性コネクター２２と向い合う面と導電性コネクター２２の外側面とは、相互に一様な間隔で離隔され得る。
図４は、本発明の他の実施形態による回路基板を示す平面図である。図５は、図４のＩＩ−ＩＩ’線に沿って切断した断面図である。
図４および図５を参照すると、回路基板２００は、基板本体２１０、導電性シールド部材２２０、絶縁部材２３０および導電性コネクター２４０を含む。
基板本体２１０は、上面２１１、および上面２１１に対向する下面２１２を有する印刷回路基板であり得る。基板本体２１０は、上面２１１から下面２１２まで貫通する貫通ホール２１３を有し、基板本体２１０の上面２１１上には、例えば、第１配線２１４が配置される。本実施形態では、第１配線２１４は、平面上で見たとき、プレート形状を有する。これと異なって、第１配線２１４は、平面上で見たとき、ライン形状を有することができる。これと異なって、第１配線２１４は、基板本体２１０の下面２１２上に配置することもできる。
第１配線２１４には、電源信号または接地信号などの第２信号を印加することができる。
導電性シールド部材２２０は、貫通ホール２１３によって形成された基板本体２１０の内側面上に形成される。本実施形態では、導電性シールド部材２２０は、中空のパイプ形状を有することができる。導電性シールド部材２２０は、基板本体２１０の上面２１１上に配置された第１配線２１４に電気的に連結され、これにより、導電性シールド部材２２０には電源信号または接地信号などの第２信号が印加される。
絶縁部材２３０は、基板本体２１０の上面２１１、下面２１２および中空の導電性シールド部材２２０の表面を覆う。絶縁部材２３０は、第１配線２１４および導電性シールド部材２２０を、後述する第２配線、第３配線および導電性コネクターから、電気的に絶縁する。絶縁部材２３０として使うことができる物質の例としては、有機物を含む有機膜または無機物を含む無機膜が挙げられる。
導電性コネクター２４０は、貫通ホール２１３に対応する絶縁部材２３０の表面に配置される。本実施形態では、導電性コネクター２４０は、中空のパイプ形状を有することができる。これと異なって、導電性コネクター２４０は柱形状を有することができる。
導電性コネクター２４０として使うことができる物質の例としては銅、アルミニウム、アルミニウム合金などを挙げることができる。
一方、基板本体２１０の上面２１１に対応する絶縁部材２３０の表面には、第２配線２６０が配置され、基板本体２１０の下面２１２に対応する絶縁部材２３０の表面には、第３配線２７０が配置され得る。本実施形態では、第２配線２６０または第３配線２７０には、データ信号などの第１信号が印加される。
第２配線２６０および／または第３配線２７０は、平面上で見たとき、ライン形状を有することができ、第２配線２６０および第３配線２７０は、導電性コネクター２４０に電気的に連結される。よって、第２配線２６０に第１信号が印加される場合、第１信号は導電性コネクター２４０を経由して第３配線２７０に出力され、第３配線２７０に第１信号が印加される場合、第１信号は導電性コネクター２４０を経由して第２配線２６０に出力される。
本実施形態では、電源信号または接地信号などの第２信号が印加される導電性シールド部材２２０が、導電性コネクター２４０の周辺に配置される場合、導電性コネクター２４０に印加された第１信号の歪曲を効率的に防止し、かつ導電性コネクター２４０から発生する電磁波を効率的に遮蔽することができる。
図６は、図１〜図５に示す導電性コネクターおよび導電性シールド部材を有する、半導体パッケージを示す平面図である。図７は、図６のＩＩＩ−ＩＩＩ’線に沿って切断した断面図である。
図６および図７を参照すると、半導体パッケージ３００は、第１半導体パッケージ３１０、第２半導体パッケージ３２０、導電性コネクター３３０および導電性シールド部材３４０を含む。
第１半導体パッケージ３１０は、第１基板３１１および第１半導体チップ３１８を含む。
第１基板３１１は、例えば、四角プレート形状を有する。四角プレート形状を有する第１基板３１１は、中央に配置された第１領域(ＦＲ)、および第１領域(ＦＲ)の周辺に配置された第２領域(ＳＲ)を有する。第１領域(ＦＲ)には第１半導体チップ３１８が実装される。
第１基板３１１の上面の第２領域(ＳＲ)には、複数個の第１接続パッド３１２が配置される。第１接続パッド３１２は、データ信号が印加される第１データ接続パッド３１３、および電源信号(または接地信号)が印加される第１電源(または接地)接続パッド３１４を含む。
第１基板３１１の下面には、複数個のボールランド３１５が配置される。各ボールランド３１５は第１接続パッド３１２に電気的に接続される。各ボールランド３１５にはソルダボール３１６が電気的に接続される。
第１半導体チップ３１８は、第１基板３１１の上面の第１領域(ＦＲ)上に実装される。本実施形態においては、第１半導体チップ３１８は、回路部(図示せず)、および回路部に電気的に連結されたボンディングパッド(図示せず)を有し、ボンディングパッドは、第１接続パッド３１２に電気的に連結される。ボンディングパッドおよび第１接続パッド３１２は、第１基板３１１上に配置された配線(図示せず)によって、電気的に連結され得る。これと異なって、ボンディングパッドおよび第１接続パッド３１２は、導電性ワイヤ(図示せず)によって電気的に連結することができる。
第２半導体パッケージ３２０は、第１半導体パッケージ３２０の第１半導体チップ３１８上に配置される。
第２半導体パッケージ３２０は、第２基板３２１および第２半導体チップ３２８を含む。
第２基板３２１は、例えば、四角プレート形状を有し、第２基板３２１は第１半導体チップ３１８上に配置される。四角プレート形状を有する第２基板３２１は、中央に配置された第３領域(ＴＲ)および第３領域(ＴＲ)の周辺に配置された第４領域(ＦＲ１)を有する。本実施形態において、第３領域(ＴＲ)は第１領域(ＦＲ)と対応し、第４領域(ＦＲ１)は第２領域(ＳＲ)と対応する。第３領域(ＴＲ)には第２半導体チップ３２８が実装される。
第２基板３２１の第４領域(ＦＲ１)には、複数個の第２接続パッド３２２が配置される。第２接続パッド３２２は、データ信号が印加される第２データ接続パッド３２３、および電源信号(または接地信号)が印加される第２電源(または接地)接続パッド３２４を含む。本実施形態において、各第２接続パッド３２２は各第１接続パッド３１２に対応する位置に配置される。
第２半導体チップ３２８は、第２基板３２１の上面の第３領域(ＴＲ)上に実装される。本実施形態では、第２半導体チップ３２８は、回路部(図示せず)および回路部と電気的に連結されたボンディングパッド(図示せず)を有し、ボンディングパッドは第２接続パッド３２２に電気的に連結される。
ボンディングパッドおよび第２接続パッド３２２は、第２基板３２１上に配置された配線(図示せず)によって、電気的に連結することができる。これと異なって、ボンディングパッドおよび第２接続パッド３２２は、導電性ワイヤ(図示せず)によって電気的に連結することもできる。
導電性コネクター３３０は、例えば、ピン形状を有し、導電性コネクター３３０の一側端部は、第１基板３１１を貫通するとともに、第１接続パッド３１２の第１データ接続パッド３１３に電気的に連結され、導電性コネクター３３０の一側端部と対向する他側端部は、第２基板３２１を貫通して、第２接続パッド３２２の第２データ接続パッド３２３に電気的に連結される。
本実施形態において、導電性コネクター３３０は、限定された面積により多い個数を実装するために、平面上で見たとき、図６に示すようにジグザグ形態で配置される。
導電性コネクター３３０にはデータ信号が入力され、導電性コネクター３３０に印加されたデータ信号は、第１基板３１１から第２基板３２１に至る途中で歪曲されることがある。また、データ信号が印加された導電性コネクター３３０からは、多量の電磁波が発生する。
導電性コネクター３３０に印加されたデータ信号の歪曲を減少し、かつ電磁波を遮蔽するために、第１および第２基板３１１、３２１の間には導電性シールド部材３４０が配置される。本実施形態において、導電性シールド部材３４０は、例えば、円筒形状を有することができる。これと異なって、導電性シールド部材３４０は、平面上で見たとき、導電性コネクター３３０の一部を囲む"Ｕ"字形状または"Ｃ"字形状を有することができる。
導電性シールド部材３４０が導電性コネクター３３０に印加された第１信号の歪曲を減少させるために、導電性シールド部材３４０は、第１基板３１１の第１電源接続パッド３１４および第２基板３２１の第２電源接続パッド３２４に電気的に接続される。
本実施形態では、導電性シールド部材３４０は第１および第２基板３１１、３２１の間に配置されるが、これと異なって、導電性シールド部材３４０は、両端部が第１および第２基板３１１、３２１の内部に配置されてもよい。
以上で詳細に説明したように、データ信号が印加される導電性コネクターの外側面に、電源信号または接地信号が印加される導電性シールド部材を配置して、データ信号の歪曲および導電性コネクターからの電磁波の発生を防止することが可能である。
上述の本発明の詳細な説明では、本発明のいくつかの実施形態を参照して説明したが、該当技術分野の熟練した技術者または該当技術分野における通常の知識を有する者なら、特許請求範囲に記載した本発明の思想および技術領域から逸脱しない範囲内で、本発明を多様に修正および変更することが可能であることを理解することができるであろう。
１０ 基板本体
１１ 上面
１２ 下面
１３ 第１配線
１４ 第２配線
１５ 第３配線
２０ ビア構造物
２２ 導電性コネクター
２４ 導電性シールド部材
１００ 回路基板
２００ 回路基板
２１０ 基板本体
２１１ 上面
２１２ 下面
２１３ 貫通ホール
２１４ 第１配線
２２０ 導電性シールド部材
２３０ 絶縁部材
２４０ 導電性コネクター
２６０ 第２配線
２７０ 第３配線
３００ 半導体パッケージ
３１０ 第１半導体パッケージ
３１１ 第１基板
３１２ 第１接続パッド
３１３ 第１データ接続パッド
３１４ 第１電源(または接地)接続パッド
３１５ ボールランド
３１６ ソルダボール
３１８ 第１半導体チップ
３２０ 第２半導体パッケージ
３２１ 第２基板
３２２ 第２接続パッド
３２３ 第２データ接続パッド
３２４ 第２電源(または接地)接続パッド
３２８ 第２半導体チップ
３３０ 導電性コネクター
３４０ 導電性シールド部材
ＦＲ 第１領域
ＳＲ 第２領域
ＴＲ 第３領域
ＦＲ１ 第４領域

Claims (5)

  1. 貫通ホールを有する基板本体、
    前記貫通ホールによって形成された前記基板本体の内側面上に配置された導電性シールド部材、
    前記基板本体の表面および前記導電性シールド部材を覆う絶縁部材、並びに、
    前記導電性シールド部材に対応する前記絶縁部材上に配置された導電性コネクター
    を含むことを特徴とする回路基板。
  2. 前記基板本体上に配置されて前記導電性シールド部材に電気的に連結された第１配線、および、
    前記絶縁部材上に配置されて、前記導電性コネクターに電気的に連結された第２配線をさらに含むことを特徴とする請求項１に記載の回路基板。
  3. 前記導電性コネクターは、柱形状およびパイプ形状のうちのいずれかを有することを特徴とする請求項１に記載の回路基板。
  4. 前記導電性シールド部材は、パイプ形状を有することを特徴とする請求項１に記載の回路基板。
  5. 請求項１から請求項４のいずれかに記載の回路基板を有する半導体パッケージ。

JP2012221287A 2008-03-07 2012-10-03 回路基板およびこれを利用した半導体パッケージ Pending JP2013033988A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0021589 2008-03-07
KR1020080021589A KR20090096174A (ko) 2008-03-07 2008-03-07 회로 기판 및 이를 이용한 반도체 패키지

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008134768A Division JP2009218544A (ja) 2008-03-07 2008-05-22 回路基板およびこれを利用した半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2013033988A true JP2013033988A (ja) 2013-02-14

Family

ID=41052748

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2008134768A Pending JP2009218544A (ja) 2008-03-07 2008-05-22 回路基板およびこれを利用した半導体パッケージ
JP2012221287A Pending JP2013033988A (ja) 2008-03-07 2012-10-03 回路基板およびこれを利用した半導体パッケージ
JP2012221288A Pending JP2013033989A (ja) 2008-03-07 2012-10-03 半導体パッケージ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008134768A Pending JP2009218544A (ja) 2008-03-07 2008-05-22 回路基板およびこれを利用した半導体パッケージ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012221288A Pending JP2013033989A (ja) 2008-03-07 2012-10-03 半導体パッケージ

Country Status (5)

Country Link
US (2) US7808072B2 (ja)
JP (3) JP2009218544A (ja)
KR (1) KR20090096174A (ja)
CN (1) CN101527298B (ja)
TW (1) TWI364104B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090201654A1 (en) * 2008-02-08 2009-08-13 Lambert Simonovich Method and system for improving electrical performance of vias for high data rate transmission
CN101960934B (zh) * 2008-03-28 2013-01-23 日本电气株式会社 多层印刷配线基板
TWI405314B (zh) * 2008-05-16 2013-08-11 矽品精密工業股份有限公司 具有無墊式導電跡線之封裝用基板
KR101031134B1 (ko) * 2008-09-11 2011-04-27 주식회사 동부하이텍 반도체 소자의 컨택 및 그 제조 방법
US8227889B2 (en) * 2008-12-08 2012-07-24 United Microelectronics Corp. Semiconductor device
US8093151B2 (en) * 2009-03-13 2012-01-10 Stats Chippac, Ltd. Semiconductor die and method of forming noise absorbing regions between THVS in peripheral region of the die
CN101945537A (zh) * 2009-07-10 2011-01-12 英华达(上海)电子有限公司 一种具有过孔结构的印刷电路板及其制造方法
US8227708B2 (en) * 2009-12-14 2012-07-24 Qualcomm Incorporated Via structure integrated in electronic substrate
TWI456726B (zh) * 2011-01-24 2014-10-11 Ind Tech Res Inst 內連線結構、具有該內連線結構的裝置與線路結構、及防護內連線結構電磁干擾（ｅｍｉ）的方法
JP2013118354A (ja) * 2011-11-02 2013-06-13 Japan Electronic Materials Corp 多層絶縁基板および多層絶縁基板の製造方法
KR101971282B1 (ko) * 2012-12-24 2019-04-22 에스케이하이닉스 주식회사 대역 저지 필터를 구비하는 패키지 기판 및 이를 포함하는 반도체 패키지
TWI484876B (zh) 2013-12-20 2015-05-11 Ind Tech Res Inst 具傳輸孔之電路板及其製造方法
TWI518854B (zh) 2013-12-30 2016-01-21 財團法人工業技術研究院 模封組件及模封材料
CN106439563B (zh) * 2016-08-31 2019-01-25 友达光电（苏州）有限公司 发光条结构
JP6978217B2 (ja) * 2017-04-11 2021-12-08 株式会社Soken 層間伝送線路
US11160163B2 (en) * 2017-11-17 2021-10-26 Texas Instruments Incorporated Electronic substrate having differential coaxial vias
WO2021060679A1 (en) 2019-09-27 2021-04-01 Samsung Electronics Co., Ltd. Electronic device including interposer
KR20210087830A (ko) * 2020-01-03 2021-07-13 삼성전자주식회사 기판 적층 구조를 포함하는 전자 장치
CN113573463B (zh) * 2021-06-08 2023-07-11 华为技术有限公司 电路板
CN115499997A (zh) * 2021-06-18 2022-12-20 中兴智能科技南京有限公司 屏蔽结构及电路板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637416A (ja) * 1992-07-14 1994-02-10 Fujitsu Ltd プリント配線板
JPH08139229A (ja) * 1994-11-08 1996-05-31 Hitachi Cable Ltd 半導体素子搭載用配線基板とそれを用いた半導体装置
JP2002261188A (ja) * 2001-03-05 2002-09-13 Omron Corp 電子部品のパッケージ構造
JP2003142627A (ja) * 2001-11-07 2003-05-16 Shinko Electric Ind Co Ltd 半導体パッケージおよびその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5587119A (en) * 1994-09-14 1996-12-24 E-Systems, Inc. Method for manufacturing a coaxial interconnect
US5849030A (en) * 1997-09-25 1998-12-15 Taheri; Syde A. Splanchnic blood supply warming device
US5949030A (en) * 1997-11-14 1999-09-07 International Business Machines Corporation Vias and method for making the same in organic board and chip carriers
TW525417B (en) * 2000-08-11 2003-03-21 Ind Tech Res Inst Composite through hole structure
JP2002353588A (ja) * 2001-05-29 2002-12-06 Mitsubishi Electric Corp 配線基板及び配線基板の製造方法
JP4169970B2 (ja) * 2001-11-26 2008-10-22 三菱電機株式会社 パッケージ及び放熱器及びメモリ実装方式
JP2003204209A (ja) * 2002-01-07 2003-07-18 Kyocera Corp 高周波用配線基板
JP2003243439A (ja) 2002-02-21 2003-08-29 Hitachi Ltd 半導体装置およびその製造方法
JP2004047702A (ja) * 2002-07-11 2004-02-12 Toshiba Corp 半導体装置積層モジュール
JP2004221944A (ja) * 2003-01-15 2004-08-05 Kyocera Corp 高周波用配線基板
US7230318B2 (en) * 2003-12-24 2007-06-12 Agency For Science, Technology And Research RF and MMIC stackable micro-modules
KR100651414B1 (ko) * 2004-02-13 2006-11-29 삼성전기주식회사 동축 비아홀을 구비한 인쇄회로기판
JP4430976B2 (ja) * 2004-05-10 2010-03-10 富士通株式会社 配線基板及びその製造方法
KR100546411B1 (ko) 2004-05-20 2006-01-26 삼성전자주식회사 플립 칩 패키지, 그 패키지를 포함하는 이미지 센서 모듈및 그 제조방법
WO2006004128A1 (ja) 2004-07-06 2006-01-12 Tokyo Electron Limited 貫通基板およびインターポーザ、ならびに貫通基板の製造方法
JP2007027451A (ja) * 2005-07-19 2007-02-01 Shinko Electric Ind Co Ltd 回路基板及びその製造方法
US7589390B2 (en) * 2006-03-10 2009-09-15 Teledyne Technologies, Incorporated Shielded through-via

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637416A (ja) * 1992-07-14 1994-02-10 Fujitsu Ltd プリント配線板
JPH08139229A (ja) * 1994-11-08 1996-05-31 Hitachi Cable Ltd 半導体素子搭載用配線基板とそれを用いた半導体装置
JP2002261188A (ja) * 2001-03-05 2002-09-13 Omron Corp 電子部品のパッケージ構造
JP2003142627A (ja) * 2001-11-07 2003-05-16 Shinko Electric Ind Co Ltd 半導体パッケージおよびその製造方法

Also Published As

Publication number Publication date
JP2013033989A (ja) 2013-02-14
JP2009218544A (ja) 2009-09-24
CN101527298A (zh) 2009-09-09
US8084839B2 (en) 2011-12-27
CN101527298B (zh) 2011-06-15
TWI364104B (en) 2012-05-11
TW200939446A (en) 2009-09-16
KR20090096174A (ko) 2009-09-10
US7808072B2 (en) 2010-10-05
US20100321900A1 (en) 2010-12-23
US20090224376A1 (en) 2009-09-10

Similar Documents

Publication Publication Date Title
JP2013033988A (ja) 回路基板およびこれを利用した半導体パッケージ
US6489669B2 (en) Integrated circuit device
KR101145038B1 (ko) 프린트 배선판
US6777620B1 (en) Circuit board
US20070273026A1 (en) Semiconductor package substrate
WO2018101381A1 (ja) 高周波モジュール
TWI572256B (zh) 線路板及電子總成
US11393737B2 (en) Electronic equipment
US8829361B2 (en) Wiring board and mounting structure using the same
JP4816274B2 (ja) Ｌｓｉのシールド装置、ｌｓｉのシールド方法、ｌｓｉパッケージ
US8063481B2 (en) High-speed memory package
TWI809624B (zh) 電路板結構
KR20100047203A (ko) 반도체 패키지
US7939951B2 (en) Mounting substrate and electronic apparatus
JP6419022B2 (ja) 高周波回路モジュール
JP2001135898A (ja) プリント配線板
JP2006319013A (ja) 片面プリント配線基板
JP2004327633A (ja) 配線基板
JP2020088202A (ja) 配線基板
JP2008047773A (ja) 半導体装置
JP2004063941A (ja) 電子機器のプリント基板
JPH10163367A (ja) 面実装形半導体パッケージおよびこの半導体パッケージを有する回路モジュール、ならびにこの回路モジュールを搭載した電子機器
JP2005228977A (ja) 半導体装置
KR20090098077A (ko) 회로 기판
JP2003347496A (ja) 配線用補助パッケージ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130517

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140128