JP2013118354A - 多層絶縁基板および多層絶縁基板の製造方法 - Google Patents

多層絶縁基板および多層絶縁基板の製造方法 Download PDF

Info

Publication number
JP2013118354A
JP2013118354A JP2012227500A JP2012227500A JP2013118354A JP 2013118354 A JP2013118354 A JP 2013118354A JP 2012227500 A JP2012227500 A JP 2012227500A JP 2012227500 A JP2012227500 A JP 2012227500A JP 2013118354 A JP2013118354 A JP 2013118354A
Authority
JP
Japan
Prior art keywords
conductor region
outer conductor
region
insulating layer
central
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012227500A
Other languages
English (en)
Inventor
Mitsuaki Tsuboi
光明 坪井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Electronic Materials Corp
Original Assignee
Japan Electronic Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Electronic Materials Corp filed Critical Japan Electronic Materials Corp
Priority to JP2012227500A priority Critical patent/JP2013118354A/ja
Publication of JP2013118354A publication Critical patent/JP2013118354A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00—Layered products essentially comprising ceramics, e.g. refractory products
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/097—Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】電気特性に優れた、多層絶縁基板および多層絶縁基板の製造方法を提供する。
【解決手段】貫通電極を構成する第１の中心導体領域、および前記第１の中心導体領域を取り囲む第１の外部導体領域とを有する第１の絶縁層と、貫通電極を構成する第２の中心導体領域、および前記第２の中心導体領域を取り囲む第２の外部導体領域とを有する第２の絶縁層とから構成される多層絶縁基板であって、前記第１の絶縁層に前記第２の絶縁層が積層され、前記第１の中心導体領域と前記第２の中心導体領域とが電気的に接続され、前記第１の外部導体領域と前記第２の外部導体領域とが電気的に接続されることにより、前記第１の中心導体領域および前記第２の中心導体領域に対して、前記第１の外部導体領域および前記第２の外部導体領域が同軸配線の構造を構成している。
【選択図】図１

Description

本発明は、プローブカード等に用いられる多層絶縁基板および多層絶縁基板の製造方法に関する。
半導体ウエハの検査に用いるプローブカードは、メイン基板と、プローブが配置された複数のプローブ基板が搭載されたスペーストランスフォーマ基板とを備えており、前記スペーストランスフォーマ基板には、低熱膨張および高強度であることが求められ、特に多ピン対応とするためには高強度であることが求められるために、貫通電極が形成された汎用のセラミック積層基板を用いている。
このような汎用のセラミック積層基板の製造方法としては、次のような方法が用いられている。セラミックのグリーンシートにパンチング加工によって、貫通電極用の貫通孔を所定の位置に形成し、次に、メタルペーストをペースト印刷装置を用いて前記貫通孔に充填する。このような手順で、貫通孔をメタルペーストで充填した複数のグリーンシートを積層し、その後、焼成によってグリーンシートおよびメタルペーストを焼結させると、貫通電極が形成されたセラミック積層基板が完成する。このような汎用のセラミック積層基板の製造法の一例が、特許文献１に開示されている。
特開昭６３−１３６６９７号公報
スペーストランスフォーマ基板として用いるセラミック積層基板等の多層絶縁基板は、高強度とするために厚みを十分に確保する必要があるが、前記多層絶縁基板の厚みが増加すると、前記多層絶縁基板に形成されている貫通電極の高さも増加し電極長が長くなるため、インダクタンスが高くなって電気特性が劣化するという問題が生じる。
そこで、本発明はこのような従来の問題を解決するために、貫通電極を同軸配線化した多層絶縁基板および多層絶縁基板の製造方法を提供することを目的とする。
本発明の多層絶縁基板は、貫通電極を構成する第１の中心導体領域、および前記第１の中心導体領域を取り囲む第１の外部導体領域とを有する第１の絶縁層と、貫通電極を構成する第２の中心導体領域、および前記第２の中心導体領域を取り囲む第２の外部導体領域とを有する第２の絶縁層とから構成され、前記第１の外部導電体領域および前記第２の外部導電体領域は、少なくとも一部を切り欠いた環状に形成されており、前記第１の絶縁層に前記第２の絶縁層が積層されることにより、前記第１の中心導体領域と前記第２の中心導体領域とが電気的に接続され、前記第１の外部導体領域と前記第２の外部導体領域とが電気的に接続され、前記第１の中心導体領域および前記第２の中心導体領域に対して、前記第１の外部導体領域および前記第２の外部導体領域が同軸配線の構造を構成していることを特徴とする。
前記第１の外部導体領域および前記第２の外部導体領域は、互いに間隔を空けて配置された複数の導体によってそれぞれ形成されている
また、前記第１の外部導体領域と前記第２の外部導体領域が同じ形状であり、前記第１の外部導体領域と前記第２の外部導体領域が、前記第１の中心導体領域と前記第２の中心導体領域をそれぞれ中心として、互いにずれるように回転されて配置されている。
そして、前記第１の外部導体領域と前記第２の外部導体領域の形状が略リング状となるように、各導体が円弧状に形成されている。
本発明の多層絶縁基板の製造方法は、表から裏まで貫通する第１の中心導体領域、および前記第１の中心導体領域とは間隔を空けて取り囲み、表から裏まで貫通する第１の外部導体領域とを第１の絶縁層に形成し、表から裏まで貫通する第２の中心導体領域、および前記第２の中心導体領域とは間隔を空けて取り囲み、表から裏まで貫通する第２の外部導体領域とを第２の絶縁層に形成し、前記第１の外部導電体領域および前記第２の外部導電体領域を形成する際に、前記第１の外部導電体領域および前記第２の外部導電体領域が少なくとも一部を切り欠いた環状に形成し、かつ、前記第１の外部導体領域と前記第２の外部導体領域が、前記第１の中心導体領域と前記第２の中心導体領域をそれぞれ中心軸として、互いに所定角度回転して、環状の開いた部分がずれるように形成し、前記第１の中心導体と前記第２の中心導体が重なり合うように、前記第１の絶縁層と前記第２の絶縁層を重ね合わせ、前記第１の中心導体領域と前記第２の中心導体領域と電気的に接続し、前記第１の外部導体領域と前記第２の外部導体領域を電気的に接続させることを特徴とする。
本発明の多層絶縁基板は、貫通電極を構成する第１の中心導体領域、および前記第１の中心導体領域を取り囲む第１の外部導体領域とを有する第１の絶縁層と、貫通電極を構成する第２の中心導体領域、および前記第２の中心導体領域を取り囲む第２の外部導体領域とを有する第２の絶縁層とから構成され、前記第１の外部導電体領域および前記第２の外部導電体領域は、少なくとも一部を切り欠いた環状に形成されており、前記第１の絶縁層に前記第２の絶縁層が積層されることにより、前記第１の中心導体領域と前記第２の中心導体領域とが電気的に接続され、前記第１の外部導体領域と前記第２の外部導体領域とが電気的に接続され、前記第１の中心導体領域および前記第２の中心導体領域に対して、前記第１の外部導体領域および前記第２の外部導体領域が同軸配線の構造を構成していることにより、基板の厚みが増加しても、インダクタンスあるいはインピーダンスといった電気特性が劣化するのを防止することが可能となる。
前記第１の外部導体領域および前記第２の外部導体領域は、互いに間隔を空けて配置された複数の導体によってそれぞれ形成されていることにより、外部導体領域のクラックを防止することが可能となる。
また、前記第１の外部導体領域と前記第２の外部導体領域が同じ形状であり、前記第１の外部導体領域と前記第２の外部導体領域が、前記第１の中心導体領域と前記第２の中心導体領域をそれぞれ中心として、互いにずれるように回転されて配置されていることにより、インピーダンス特性の整合をより正確に行うことができる。
そして、前記第１の外部導体領域と前記第２の外部導体領域の形状が略リング状となるように、各導体が円弧状に形成されていることにより、同軸形状により近付けることが可能となり、ストローク対策、インピーダンス特性等の電気的特性の劣化をより効果的に防ぐごとが可能となる。
本発明の多層絶縁基板の製造方法は、表から裏まで貫通する第１の中心導体領域、および前記第１の中心導体領域とは間隔を空けて取り囲み、表から裏まで貫通する第１の外部導体領域とを第１の絶縁層に形成し、表から裏まで貫通する第２の中心導体領域、および前記第２の中心導体領域とは間隔を空けて取り囲み、表から裏まで貫通する第２の外部導体領域とを第２の絶縁層に形成し、前記第１の外部導電体領域および前記第２の外部導電体領域を形成する際に、前記第１の外部導電体領域および前記第２の外部導電体領域が少なくとも一部を切り欠いた環状に形成し、かつ、前記第１の外部導体領域と前記第２の外部導体領域が、前記第１の中心導体領域と前記第２の中心導体領域をそれぞれ中心軸として、互いに所定角度回転して、環状の開いた部分がずれるように形成し、前記第１の中心導体と前記第２の中心導体が重なり合うように、前記第１の絶縁層と前記第２の絶縁層を重ね合わせ、前記第１の中心導体領域と前記第２の中心導体領域と電気的に接続し、前記第１の外部導体領域と前記第２の外部導体領域を電気的に接続させることにより、貫通電極の同軸配線化を実現し、インダクタンスあるいはインピーダンスといった電気特性が劣化するのを防止することが可能となる。
本発明の多層絶縁基板を一部を切り欠いた状態の斜視図である。 （ａ）が第１の絶縁層の平面図であり、（ｂ）が第２の絶縁層の平面図である。 表面にＧＮＤ層を形成した多層絶縁基板の断面図である。 （ａ）が第１の絶縁層となる、貫通孔が形成されたグリーンシートの面図であり、（ｂ）が第２の絶縁層となる、貫通孔が形成されたグリーンシートの平面図である。 外部導体領域が８つの円弧状の導体によって形成される場合の第１の絶縁層と第２の絶縁層の平面図である。 外部導体領域が４つの直線形状の導体によって形成される場合の第１の絶縁層と第２の絶縁層の平面図である。 外部導体領域が８つの直線形状の導体によって形成される場合の第１の絶縁層と第２の絶縁層の平面図である。 外部導体領域が８つの直線形状の導体によって形成される場合の外部導体領域の略立体図である。
本発明の多層絶縁基板１およびその製造方法について、以下に図を用いて説明する。図１〜４に示すのが、本発明の多層絶縁基板１の斜視図であり、図２が多層絶縁基板１を構成する第１の絶縁層２と第２の絶縁層３の平面図である。
前記多層絶縁基板１は、第１の絶縁層２と第２の絶縁層３とを交互に積層して形成した積層基板であり、前記第１の絶縁層２は、円形の第１の中心導体領域４、および前記第１の中心導体領域４を取り囲む第１の外部導体領域５とが設けられており、前記第２の絶縁層３は、貫通電極を構成する円形の第２の中心導体領域６、および前記第２の中心導体領域６を取り囲む第２の外部導体領域７とが形成されている。
前記第１の外部導体領域５および前記第２の外部導体領域７は、それぞれが、互いに間隔を空けて配置された複数の導体によって形成されている。図１，２に示す形態では、２つの円弧状の導体を、前記第１の中心導体領域４および前記第２の中心導体領域６をそれぞれ取り囲むように配置することにより、前記第１の外部導体領域５および前記第２の外部導体領域７は、それぞれ略リング状に形成されている。
前記第１の絶縁層２と前記第２の絶縁層３が交互に積層された時に、前記第１の中心導体領域４と前記第２の中心導体領域６とは上下に重なるように配置されて電気的に接続され、円柱形の貫通電極が形成される。そして、前記第１の外部導体領域５と前記第２の外部導体領域７とが上下に配置されて略円筒形を形成し、電気的に接続されることにより、前記第１の中心導体領域４および前記第２の中心導体領域６に対して、前記第１の外部導体領域５および前記第２の外部導体領域７が同軸配線の構造を構成する。
前記第１の外部導体領域５と前記第２の外部導体領域７は、上下に重なるように配置されているが、同じ向きで重なるように配置されているのではなく、前記第１の中心導体領域４と前記第２の中心導体領域５をそれぞれ中心として、互いにずれるように回転されて配置されている。ここでは、前記第１の外部導体領域５に対して、前記第２の外部導体領域７が９０度回転されてずれた状態で配置されている。これにより、図１の断面に示すように、環状の前記第１の外部導体領域５の切り欠き部分と、環状の前記第２の外部導体領域７の切り欠き部分が上下に重ならないので互いに電気接続が確保され、略円筒形の同軸配線の構造が構築される。
前記第１の絶縁層２には、図２（ａ）に示すように、複数の前記第１の中心導体領域４および前記第１の外部導体領域５が形成されており、前記第１の絶縁層２に形成された前記第１の中心導体領域４および前記第１の外部導体領域５の数および配置に合わせて、図２（ｂ）に示すように、前記絶縁層３にも、複数の前記第２の中心導体領域６および前記第２の外部導体領域７が形成されている。
例えば、前記第１の絶縁層２において、複数の第１の中心導体領域４は、前後、左右、等間隔で配置され、各第１の中心導体領域４を取り囲むように第１の外部導体領域５が配置されている。この時、図２（ａ）に示すように、前後、左右に隣接する第１の外部導体領域５は、互いに切り欠き部分が異なる位置となるように、前記第１の中心導体領域４をそれぞれ中心として、互いにずれるように回転されて配置されている。ここでは、前記切り欠き部分の位置が互いに９０度ずれるように回転された状態で配置されている。
このような前記第１の絶縁層２における前記第１の外部導体領域５の配置に応じて、前記第２の絶縁層３における、第２の中心導体領域６および第２の外部導体領域７は配置される。前記第２の中心導体領域６は、前記第１の中心導体領域４と同じ数を同じ位置に配置され、図２（ｂ）に示すように、前記第２の外部導体領域７は、上述のように、上下に位置する前記第１の外部導体領域５に対して、９０度回転された状態で配置される。これにより、前記第２の絶縁層３において、前記第２の外部導体領域７は、前後、左右に隣接する第２の外部導体領域７と、前記切り欠き部分の位置が互いに９０度ずれるように回転された状態で配置されることとなる。
そして、図３に示すように、前記多層絶縁基板１の表面および裏面にＧＮＤパターン９を薄膜形成し、外部導体領域５，７が積層されたものと接続すると、前記多層絶縁基板１において同軸配線が完成し、電気特性に優れた基板が実現される。本発明の多層絶縁基板１は、内部導体領域４，６と外部導体領域５，７によって擬似同軸電極を形成することにより、基板の厚みが増加した際のインダクタンス及びインピーダンスの上昇を抑えることが可能となる。
続いて本発明の多層絶縁基板１の製造方法について説明する。まず初めに、未焼結セラミック成形体であるセラミックのグリーンシート１２を用意する。前記セラミックのグリーンシート１２は、セラミック粉末体としてのアルミナ粉末、有機バインダ、溶剤、可塑剤等を混合してスラリーを製作し、ドクターブレード法、あるいはカレンダーロール法等を用いてセラミックをシート状に形成したものである。
次に、前記セラミックのグリーンシート１２に、図４（ａ）に示すように、パンチング工程によって２種類の貫通孔を形成する。１つの貫通孔は第１の中心導体領域４を形成するための円形の貫通孔１３である。前記円形の貫通孔１３を、例えばφ０．１ｍｍの大きさとし、１．０ｍｍピッチで縦横等間隔で複数形成する。
もう1つの貫通孔は、円弧状の貫通孔１４である。前記円弧状の貫通孔１４は、図４（ａ）に示すように、前記円形の貫通孔１３を取り囲むように所定の間隔を空けて２つ形成する。もし、２つの円弧状の貫通孔１４を繋げてリングとしてパンチング加工すると、前記貫通孔１３と前記貫通孔１４との間のシートが抜け落ちてしまうために、２つの円弧状の貫通孔１４を所定の間隔を空けて形成し、前記貫通孔１３と前記貫通孔１４との間と前記貫通孔１４の外側との接続部とする。このような接続部を設けないで、前記貫通孔１３と前記貫通孔１４との間のシートが抜け落ちない方法をもちいれば、前記貫通孔１４をリング状とすることもできる。
前記２つの円弧状の貫通孔１４は、外径がφ０．８ｍｍ、内径がφ０．６４ｍｍとする。さらに、前記２つの円弧状の貫通孔１４の間に位置する接続部の幅は０．０８ｍｍとし、前後、左右に隣接する前記貫通孔１３の２つの円弧状の貫通孔１４の接続部が，互いに異なる位置となるように配置する。図４（ａ）では、前記２つの円弧状の貫通孔１４は上下に接続部を有するものと、左右に接続部を有するものとの２種類の配置とし、互いに円周方向に９０°ずれた状態とする。
このようにして、前記円形の貫通孔１３および前記円弧状の貫通孔１４を形成した後、前記円形の貫通孔１３および前記円弧状の貫通孔１４に、導電性ペースト、ここではメタルペーストをパターン印刷を用いて充填する。これにより、前記円形の貫通孔１３および前記円弧状の貫通孔１４にメタルペーストが充填されたセラミックのグリーンシート１２が出来上がる。このようなセラミックのグリーンシート１２が図２（ａ）に示す前記第１の絶縁層２となる。
次に、前記セラミックのグリーンシート１２と交互に積層するセラミックのグリーンシート１２’について説明する。先ずは、未焼結セラミック成形体であるセラミックのグリーンシート１２’を用意する。前記グリーンシート１２’に、前記円形の貫通孔１３を、前記グリーンシート１２の円形の貫通孔１３と同じ位置に、同じ大きさで形成する。そして、前記円形の貫通孔１３を取り囲むように、円弧状の貫通孔１４を２つ間隔を空けて形成するが、図４（ｂ）に示すように、２つの円弧状の貫通孔１４の間の間隔を設けた接続部は、前記グリーンシート１２の２つの円弧状の貫通孔１４の間の間隔を設けた接続部とは異なるように、つまり、上下に接続部を設けている所は左右に、左右に接続部を設けている所は上下となるように配置する。
このようにして、前記円形の貫通孔１３および前記円弧状の貫通孔１４を形成した後、前記円形の貫通孔１３および前記円弧状の貫通孔１４にメタルペーストを充填する。これにより、前記円形の貫通孔１３および前記円弧状の貫通孔１４にメタルペーストが充填されたセラミックのグリーンシート１２’が出来上がる。このようなセラミックのグリーンシート１２’が、図２（ｂ）に示す前記第２の絶縁層３となる。
このようして作成したグリーンシート１２とグリーンシート１２’を、メタルペーストが充填された円形の貫通孔１３が上下に重なるように位置合わせを行い交互に積層する。前記グリーンシート１２と前記グリーンシート１２’を交互に積層した状態で加圧してセラミックの積層体を形成する。
その後、前記セラミックの積層体を、１５００℃〜１８００℃で加熱することにより、前記セラミックのグリーンシート１２，１２’および前記メタルペーストを焼結させると、前記メタルペーストが導体として形成され、前記グリーンシート１２は、前記第１の中心導体領域４および前記第１の外部導体領域５が形成されて前記第１の絶縁層２となり、前記グリーンシート１２’は、前記第２の中心導体領域６および前記第２の外部導体領域７が形成されて前記第２の絶縁層３となり、図１に示すような本発明の多層絶縁基板１が完成する。
前記多層絶縁基板１の説明では、前記第１の外部導体領域５および前記第２の外部導体領域７をそれぞれ２つの円弧状の導体からなる構造としたが、前記導体の形状および個数は変更可能である。図５に示すのは、導体の形状は円弧状であるが、８つの導体で、１つの前記第１の外部導体領域５’および前記第２の外部導体領域７’を形成した、第１の絶縁層２と第２の絶縁層３である。この時、上下に位置する第１の外部導体領域５’および前記第２の外部導体領域７’の切り欠き部分の位置は、互いに２２．５°円周方向にずれた状態で配置されている。このような配置により、前記第１の外部導体領域５’および前記第２の外部導体領域７’による同軸形状を形成している。
前記第１の外部導体領域５，５’および前記第２の外部導体領域７，７’を円弧状の導体によって形成した場合、各導体の湾曲部にクラックが生じる可能性がある。このようなクラックは、前記第１の外部導体領域５，５’および前記第２の外部導体領域７，７’を形成する導体を直線形状とすることにより防止できる。このような直線形状の導体によって前記第１の外部導体領域１５および前記第２の外部導体領域１７を形成した第１の絶縁層２と第２の絶縁層３が、図６に示す形態である。
図６に示すのは、４つの直線形状の導体によって前記第１の外部導体領域５および前記第２の外部導体領域７を四角いリング状に形成したものである。このように２つの導体が長い形状の場合、中心導体領域４，６からの距離が大きく異なる箇所が生じるので、これを解消する方法として、図７に示すように、８つの直線形状の導体によって前記第１の外部導体領域１５’および前記第２の外部導体領域１７’を形成することが好ましい。
このように、８つの直線形状の導体によって、図８（ａ）に示すような前記第１の外部導体領域１５’および前記第２の外部導体領域１７’を形成した場合、図８（ｂ）に示す外部導体１５’，１７’だけの略立体図に示すように、前記第１の外部導体領域１５’および前記第２の外部導体領域１７’によって略円筒形状の導体が形成されるので、クラック防止と、より好ましい同軸形状を両立させることができる。
このような本発明の多層絶縁基板１をプローブカードのスペーストランスフォーマ基板として用いると、インピーダンス整合設計に優れた性能をもたらし、多ピン対応が可能となり、プローブカードの性能向上に役立つ。また、プローブカードに限らず、他の用途としても優れた電気特性を発揮することが可能となる。
１ 多層絶縁基板
２ 第１の絶縁層
３ 第２の絶縁層
４ 第１の中心導体領域
５，５’ 第１の外部導体領域
６ 第２の中心導体領域
７，７’ 第２の外部導体領域
９ ＧＮＤパターン
１２ グリーンシート
１３ 円形の貫通孔
１４ 円弧状の貫通孔
１５，１５’ 第１の外部導体領域
１７，１７’ 第２の外部導体領域

Claims (5)

  1. 貫通電極を構成する第１の中心導体領域、および前記第１の中心導体領域を取り囲む第１の外部導体領域とを有する第１の絶縁層と、
    貫通電極を構成する第２の中心導体領域、および前記第２の中心導体領域を取り囲む第２の外部導体領域とを有する第２の絶縁層とから構成され、
    前記第１の外部導電体領域および前記第２の外部導電体領域は、少なくとも一部を切り欠いた環状に形成されており、
    前記第１の絶縁層に前記第２の絶縁層が積層されることにより、前記第１の中心導体領域と前記第２の中心導体領域とが電気的に接続され、前記第１の外部導体領域と前記第２の外部導体領域とが電気的に接続され、前記第１の中心導体領域および前記第２の中心導体領域に対して、前記第１の外部導体領域および前記第２の外部導体領域が同軸配線の構造を構成していることを特徴とする多層絶縁基板。
  2. 前記第１の外部導体領域および前記第２の外部導体領域は、互いに間隔を空けて配置された複数の導体によってそれぞれ形成されていることを特徴とする請求項１に記載の多層絶縁基板。
  3. 前記第１の外部導体領域と前記第２の外部導体領域が同じ形状であり、前記第１の外部導体領域と前記第２の外部導体領域が、前記第１の中心導体領域と前記第２の中心導体領域をそれぞれ中心として、互いにずれるように回転されて配置されていることを特徴とする請求項２に記載の多層絶縁基板。
  4. 前記第１の外部導体領域と前記第２の外部導体領域の形状が略リング状となるように、各導体が円弧状に形成されていることを特徴とする請求項２または３に記載の多層絶縁基板。
  5. 表から裏まで貫通する第１の中心導体領域、および前記第１の中心導体領域とは間隔を空けて取り囲み、表から裏まで貫通する第１の外部導体領域とを第１の絶縁層に形成し、
    表から裏まで貫通する第２の中心導体領域、および前記第２の中心導体領域とは間隔を空けて取り囲み、表から裏まで貫通する第２の外部導体領域とを第２の絶縁層に形成し、
    前記第１の外部導電体領域および前記第２の外部導電体領域を形成する際に、前記第１の外部導電体領域および前記第２の外部導電体領域が少なくとも一部を切り欠いた環状に形成し、かつ、前記第１の外部導体領域と前記第２の外部導体領域が、前記第１の中心導体領域と前記第２の中心導体領域をそれぞれ中心軸として、互いに所定角度回転して、環状の開いた部分がずれるように形成し、
    前記第１の中心導体と前記第２の中心導体が重なり合うように、前記第１の絶縁層と前記第２の絶縁層を重ね合わせ、前記第１の中心導体領域と前記第２の中心導体領域と電気的に接続し、前記第１の外部導体領域と前記第２の外部導体領域を電気的に接続させることを特徴とする多層絶縁基板の製造方法。
JP2012227500A 2011-11-02 2012-10-12 多層絶縁基板および多層絶縁基板の製造方法 Pending JP2013118354A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012227500A JP2013118354A (ja) 2011-11-02 2012-10-12 多層絶縁基板および多層絶縁基板の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011241641 2011-11-02
JP2011241641 2011-11-02
JP2012227500A JP2013118354A (ja) 2011-11-02 2012-10-12 多層絶縁基板および多層絶縁基板の製造方法

Publications (1)

Publication Number Publication Date
JP2013118354A true JP2013118354A (ja) 2013-06-13

Family

ID=48171251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012227500A Pending JP2013118354A (ja) 2011-11-02 2012-10-12 多層絶縁基板および多層絶縁基板の製造方法

Country Status (4)

Country Link
US (1) US20130105212A1 (ja)
JP (1) JP2013118354A (ja)
KR (1) KR20130048707A (ja)
TW (1) TW201320839A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123738B1 (en) * 2014-05-16 2015-09-01 Xilinx, Inc. Transmission line via structure
US11737818B2 (en) * 2018-08-14 2023-08-29 Biosense Webster (Israel) Ltd. Heat transfer during ablation procedures

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI106585B (fi) * 1997-10-22 2001-02-28 Nokia Mobile Phones Ltd Koaksiaalijohto, menetelmä koaksiaalijohdon valmistamiseksi ja langaton viestin
JP3973402B2 (ja) * 2001-10-25 2007-09-12 株式会社日立製作所 高周波回路モジュール
US7404250B2 (en) * 2005-12-02 2008-07-29 Cisco Technology, Inc. Method for fabricating a printed circuit board having a coaxial via
KR20090096174A (ko) * 2008-03-07 2009-09-10 주식회사 하이닉스반도체 회로 기판 및 이를 이용한 반도체 패키지
US8136084B2 (en) * 2009-09-09 2012-03-13 International Business Machines Corporation Arranging through silicon vias in IC layout

Also Published As

Publication number Publication date
TW201320839A (zh) 2013-05-16
US20130105212A1 (en) 2013-05-02
KR20130048707A (ko) 2013-05-10

Similar Documents

Publication Publication Date Title
JP5196038B2 (ja) コイル内蔵基板
TW201322841A (zh) 多層微型線圈組成
JP2012129364A (ja) コイル内蔵基板
JP6204747B2 (ja) 電磁バンドギャップ素子及び電子回路
JP2013118354A (ja) 多層絶縁基板および多層絶縁基板の製造方法
JP2012199895A (ja) 垂直給電回路
JP2014232851A (ja) 電子素子搭載用基板および電子装置
JP5218125B2 (ja) 積層型電子部品
JP6191465B2 (ja) プリント基板の検査方法及びプリント基板
US20150189757A1 (en) Electronic component embedded substrate
JP2009188362A (ja) セラミック積層基板およびその製造方法
JP5294828B2 (ja) 積層基板
JP6118170B2 (ja) 多層セラミック基板およびその製造方法
JP5893371B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP2010268261A (ja) コモンモードノイズフィルタの製造方法
CN208273381U (zh) 电路基板
JP2008294206A (ja) 電子部品、スクリーン印刷製版、及び、スクリーン印刷製版を用いた電子部品の製造方法
CN102655055A (zh) 制造积层电容器的方法
CN218450730U (zh) 一种改善层间及层面对准度的线路板
JP2015173198A (ja) 積層型電子部品
US20220413015A1 (en) Circuit board, probe card substrate, and probe card
JP2013175659A (ja) 多数個取り配線基板
JP6735185B2 (ja) 多層配線基板および電子装置
JP2009231649A (ja) 配線基板およびその製造方法
WO2019130912A1 (ja) セラミック積層体