TW201320839A - 多層絕緣基板以及製造該多層絕緣基板之方法 - Google Patents

多層絕緣基板以及製造該多層絕緣基板之方法 Download PDF

Info

Publication number
TW201320839A
TW201320839A TW101140665A TW101140665A TW201320839A TW 201320839 A TW201320839 A TW 201320839A TW 101140665 A TW101140665 A TW 101140665A TW 101140665 A TW101140665 A TW 101140665A TW 201320839 A TW201320839 A TW 201320839A
Authority
TW
Taiwan
Prior art keywords
conductor region
outer conductor
region
insulating layer
central
Prior art date
Application number
TW101140665A
Other languages
English (en)
Inventor
Mitsuaki Tsuboi
Original Assignee
Japan Electronic Materials
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Electronic Materials filed Critical Japan Electronic Materials
Publication of TW201320839A publication Critical patent/TW201320839A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00—Layered products essentially comprising ceramics, e.g. refractory products
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/097—Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明係提供一種電氣特性卓越之多層絕緣基板以及製造該多層絕緣基板之方法，一種多層絕緣基板，其包含一第1絕緣層和一第2絕緣層，其中，所述第1絕緣層具有構成貫穿電極之一第1中心導電體區以及圍繞該第1中心導電體區之一第1外部導電體區；所述第2絕緣層具有構成貫穿電極之一第2中心導電體區以及圍繞該第2中心導電體區之一第2外部導電體區；所述第2絕緣層積層於第1絕緣層上，而第1中心導電體區與第2中心導電體區形成電連接，且第1外部導電體區與第2外部導電體區形成電連接，使得該第1外部導電體區及第2外部導電體區相對於該第1中心導電體區及第2中心導電體區形成同軸布線之結構。

Description

多層絕緣基板以及製造該多層絕緣基板之方法
本發明與用於探針卡等之多層絕緣基板以及製造該多層絕緣基板之方法相關。
目前對於半導電體晶圓之檢查所使用之探針卡，係包含一主基板及一空間轉換器基板，其中，空間轉換器基板配備有多個探針基板，且該多個探針基板中配置有一探針，而空間轉換器基板被要求必需具有低熱膨脹及高強度之特性，才能滿足多引針和高強度之要求，故採用了形成有貫穿電極之通用的陶瓷積層板。
而製造此類通用的陶瓷積層板時，係藉由在陶瓷綠帶上來實施打孔加工，並於規定的位置上形成可用於貫穿電極之通孔，然後使用膏印刷設備於該通孔中填充金屬膏，再依照前述順序用金屬膏填充通孔之多個綠帶進行積層，最後經由燒成將綠帶以及金屬膏燒結，而形成有貫穿電極之陶瓷積層板，在日本發明專利公開平1-305403號即已揭露了此類通用之陶瓷積層板的其中一種製造方法。
由於用做空間轉換器基板之陶瓷積層板等多層 絕緣基板必須具有足夠之厚度以確保高強度，而增加所述多層絕緣基板之厚度，則形成於所述多層絕緣基板之貫穿電極之高度亦將隨之增加電極長度亦變長進而感抗增加，而這將導致電氣特性劣化。
於是，為解決公知技術中之上述問題，本發明之目的在於提供一種俾貫穿電極同軸布線化之多層絕緣基板以及製造該多層絕緣基板之方法。
本發明中「多層絕緣基板」之特徵在於，其包含一第1絕緣層和一第2絕緣層，其中，所述第1絕緣層具有構成貫穿電極之一第1中心導電體區以及圍繞該第1中心導電體區之一第1外部導電體區；所述第2絕緣層具有構成貫穿電極之一第2中心導電體區以及圍繞該第2中心導電體區之一第2外部導電體區；而第1外部導電體區和所述第2外部導電體區呈至少局部被切除之環狀；該第2絕緣層係積層於該第1絕緣層，而第1中心導電體區與所述第2中心導電體區形成電連接，且第1外部導電體區又與該第2外部導電體區形成電連接，使得第1外部導電體區及所述第2外部導電體區相對於該第1中心導電體區及所述第2中心導電體區形成同軸布線之結構。
其中，該第1外部導電體區及該第2外部導電體區分別由多個導電體所形成，且該多個導電體係彼此隔開空間來配置。
另外，第1外部導電體區和第2外部導電體區的形狀相同，且第1外部導電體區和第2外部導電體區，分別以該第1中心導電體區和該第2中心導電體區為中心旋轉再彼此錯位而配置。
此外，第1外部導電體區和所述第2外部導電體區之各導電體呈圓弧狀，且第1外部導電體區和第2外部導電體區則大致呈環狀。
本發明「製造該多層絕緣基板之方法」之特徵，係於一第1絕緣層上形成從正面貫穿至背面之一第1中心導電體區，以及從正面貫穿至背面之一第1外部導電體區，其中，第1外部導電體區係隔開間隔圍繞該第1中心導電體區；再於一第2絕緣層上形成從正面貫穿至背面之一第2中心導電體區，以及從正面貫穿至背面之一第2外部導電體區，其中，第2中心導電體區係隔開間隔圍繞該第2中心導電體區；接著，於形成該第1外部導電體區以及該第2外部導電體區時，該第1外部導電體區以及該第2外部導電體區形成至少局部被切除之環狀，並且該 第1外部導電體區和該第2外部導電體區分別以第1中心導電體區和第2中心導電體區為中心軸，而彼此依規定角度旋轉形成環狀缺口部分並呈互相錯位元狀；另第1中心導電體與第2中心導電體重合，第1絕緣層與所述第2絕緣層重合，且第1中心導電體區與所述第2中心導電體區和電連接，以及第1外部導電體區與所述第2外部導電體區電連接。
本發明中「多層絕緣基板」係包含一第1絕緣層和一第2絕緣層，其中，所述第1絕緣層具有構成貫穿電極之一第1中心導電體區，以及圍繞該第1中心導電體區之一第1外部導電體區；所述第2絕緣層具有構成貫穿電極之一第2中心導電體區，以及圍繞該第2中心導電體區之一第2外部導電體區；所述第1外部導電體區和所述第2外部導電體區呈至少局部被切除之環狀；藉由第2絕緣層積層於第1絕緣層，使第1中心導電體區與第2中心導電體區相互形成電連接，以及第1外部導電體區與第2外部導電體區相互形成電連接，進而將第1外部導電體區及第2外部導電體區相對於該第1中心導電體區及該第2中心導電體區形成同軸布線之結構，並達成使基板之厚度增加的目的，故能夠防止 感抗或阻抗等電氣特性所導致劣化的發生。
由於第1外部導電體區及第2外部導電體區係分別由多個導電體所形成，且該多個導電體彼此呈隔開空間配置，故能夠防止外部導電體區發生裂紋。
另外，第1外部導電體區和第2外部導電體區的形狀相同，且第1外部導電體區和第2外部導電體區分別以該第1中心導電體區和該第2中心導電體區為中心旋轉形成彼此錯位元之配置，故能具有更準確之匹配阻抗特性。
此外，由於第1外部導電體區和第2外部導電體區之各導電體呈圓弧狀，使得第1外部導電體區和第2外部導電體區大致呈環狀，而能夠更接近於同軸形狀，因此可增強耐電擊性及有效防止阻抗特性之電氣特性劣化的發生。
本發明中製造多層絕緣基板之方法，係先於一第1絕緣層上形成從正面貫穿至背面之一第1中心導電體區，以及從正面貫穿至背面之一第1外部導電體區，其中，第1外部導電體區係隔開間隔圍繞該第1中心導電體區；再於一第2絕緣層上形成從正面貫穿至背面之一第2中心導電體區，以及從正面貫穿至背面之一第2外部導電體區，其中，第2 中心導電體區係隔開間隔圍繞該第2中心導電體區；又於形成前述第1外部導電體區以及所述第2外部導電體區時，該第1外部導電體區以及該第2外部導電體區形成至少局部被切除之環狀，且第1外部導電體區和第2外部導電體區分別以該第1中心導電體區和該第2中心導電體區為中心軸，而彼此依規定角度旋轉形成環狀缺口部分及互相錯位元狀；其中，第1中心導電體與第2中心導電體重合，且第1絕緣層與第2絕緣層重合，而第1中心導電體區與第2中心導電體區相互電連接，第1外部導電體區又與第2外部導電體區相互電連接，使其達成貫穿電極之同軸布線，進而能夠防止感抗或阻抗等電氣特性所導致劣化的發生。
以下參考附圖對本發明之多層絕綠基板1及其製造方法進行說明。圖1至圖4所示係本發明之多層絕緣基板1之斜視圖，圖2係構成多層絕緣基板1之第1絕緣層2和第2絕緣層3之平面圖。
所述多層絕緣基板1係交替積層第1絕緣層2和第2絕緣層3所形成之積層基板，所述第2絕緣層2設有圓形第1中心導電體區4、以及圍繞所述第1中心導電體區4之第1外部導電體區5，所述第2 絕緣層3則形成有構成貫穿電極之圓形第2中心導電體區6、以及圍繞所述第2中心導電體區6之第2外部導電體區7。
所述第1外部導電體區5以及所述第2外部導電體區7分別由彼此隔開空間配置之多個導電體所形成。於圖1及2所示之實施方式中，以分別圍繞所述第1中心導電體區4以及所述第2中心導電體區6之狀態配置兩個圓弧狀導電體，是故所述第1外部導電體區5以及所述第2外部導電體區7分別形成大致環狀。
當所述第1絕緣層2和所述第2絕緣層3交替積層時，所述第1中心導電體區4和所述第2中心導電體區6配置成上下重壘實現電連接並形成圓柱形貫穿電極。而所述第1外部導電體區5和所述第2外部導電體區7上下配置形成大致圓筒形並實現電連接，是故所述第1外部導電體區5以及所述第2外部導電體區7相對於所述第1中心導電體區4以及所述第2中心導電體區6形成同軸布線之結構。
所述第1外部導電體區5和所述第2外部導電體區7上下重壘配置時並非朝向相同方向重壘配置，而是分別以所述第1中心導電體區4和所述第2 中心導電體區5為中心旋轉從而彼此錯位元配置。於此例中，所述第2外部導電體區7相對於所述第1外部導電體區5呈旋轉90度之狀態配置。於是如圖1之剖面所示，由於環狀之所述第1外部導電體區5之被切除部分與環狀之所述第2外部導電體區7之被切除部分上下互不重壘，是故確保互相電連接，形成大致呈圓筒形之同軸布線結構。
如圖2-a所示，所述第1絕緣層2形成有多個所述第1中心導電體區4以及所述第1外部導電體區5，並如圖2-b所示，於所述絕緣層3亦形成多個所述第2中心導電體區6以及所述第2外部導電體區7，而所述第2中心導電體區6以及所述第2外部導電體區7之數量及配置與形成於所述第1絕緣層2之所述第1中心導電體區4以及所述第1外部導電體區5之數量及配置相匹配。
例如，於所述第1絕緣層2中，前後及左右等間隔配置有多個第1中心導電體區4，且以圍繞各第1中心導電體區4狀配置有第1外部導電體區5。此時，如圖2-a所示，前後、左右相鄰之第1外部導電體區5分別以所述第1中心導電體區4為中心旋轉從而彼此錯位元配置，以便所述第1外部導電體區5 之各被切除部分位元於不同位置。於本實施例中，所述被切除部分之位置以彼此旋轉90度之狀態配置。
根據如上所述之所述第1外部導電體區5於所述第1絕緣層2之配置，於所述第2絕緣層3配置有第2中心導電體區6以及第2外部導電體區7。圖2-b所示，所述第2中心導電體區6係於與所述第1中心導電體區4相同之位置配置相同數量，如上所述，所述第2外部導電體區7，相對於上下位置之所述第1外部導電體區5旋轉90度之狀態配置。於是，於所述第2絕緣層3中，所述第2外部導電體區7之所述被切除部分之位置相對於前後、左右相鄰之第2外部導電體區7以彼此旋轉90度之狀態配置。
此外，如圖3所示，於所述多層絕緣基板1之正面以及背面形成GND圖案9之薄膜，所述GND圖案9與積層後之薄膜與外部導電體區5、7相連接，則於所述多層絕緣基板1中完成同軸布線，便實現電氣特性卓越之基板。本發明之多層絕緣基板1由於內部導電體區4、6和外部導電體區5、7形成類擬同軸電極，是故能夠減輕基板之厚度增加時感抗及阻抗之上升。
下面對本發明之製造多層絕緣基板1之方法進行說明。首先準備未燒結陶瓷成形體、即陶瓷綠帶12。所述陶瓷綠帶12係混合作為陶瓷粉體之氧化鋁粉、有機粘結劑、溶劑、可塑劑等製成漿後，採用Doctor Blade法或Calender Roll法等形成陶瓷片狀。
然後如圖4-a所示，於所述陶瓷綠帶12上實施打孔工序形成兩種通孔。其中一種通孔係用以形成第1中心導電體區4之圓形通孔13。例如尺寸為Φ0.1mm間距，以縱橫1.2mm等間隔形成多個所述圓形通孔13。
另一種通孔係圓弧狀通孔14。如圖4-a所示，圍繞所述圓形通孔13並隔開規定空間形成兩個所述圓弧狀通孔14。如果將兩個圓弧狀通孔14連接從而加工成環孔，則所述通孔13和所述通孔14之間之綠帶將會脫落，是故需隔開規定空間形成兩個圓弧狀通孔14，而該規定空間作為所述通孔13和所述通孔14之間與所述通孔14之外側之連接部。如果不設該連接部，採用防止所述通孔13與所述通孔14之間之綠片脫落之方法，則所述通孔14亦可形成環狀。
所述兩個圓弧狀通孔14之外徑為Φ0.8mm，內 徑為Φ0.64mm。另外，位於所述兩個圓弧狀通孔14之間之連接部之寬度為0.08mm，將所述通孔13之兩個圓弧狀通孔14之間之前後、左右相鄰之連接部配置成彼此位元於不同位置。於圖4-a中，所述兩個圓弧狀通孔14有兩種，一種係配置成連接部位於上下方，另一種則配置成連接部位於左右方，彼此於圓周方向錯位90°。
如上所述形成所述圓形通孔13以及所述圓弧狀通孔14後，於所述圓形通孔13以及所述圓弧狀通孔14填充導電膏，此處採用圖案印刷法填充金屬膏。於是，於所述圓形通孔13以及所述圓弧狀通孔14上形成填充有金屬膏之陶瓷綠帶12。此陶瓷綠帶12即為圖2-a所示之所述第1絕緣層2。
下面關於與所述陶瓷綠帶12交替積層之陶瓷綠帶12'進行說明。首先準備未燒結陶瓷成形體陶瓷綠帶12'。於所述綠帶12'上形成位置及尺寸與所述綠帶12之圓形通孔13相同之所述圓形通孔13。然後如圖4-b所示，以圍繞所述圓形通孔13狀隔開空間形成兩個圓弧狀通孔14，兩個圓弧狀通孔14之間隔開間隔設置之連接部配置成不同於所述綠帶12之兩個圓弧狀通孔14之間隔開間隔設置之連接部，亦即 上下方向設置連接部之位置設置成左右方向，而左右方向設置連接部之位置設置成上下方向。
如上所述形成所述圓形通孔13以及所述圓弧狀通孔14後，於所述圓形通孔13以及所述圓弧狀通孔14填充金屬膏。於是，於所述圓形通孔13以及所述圓弧狀通孔14上形成填充有金屬膏之陶瓷綠帶12'。此陶瓷綠帶12'即圖2-b所示之所述第2絕緣層3。
將如上所述制備之綠帶12和綠帶12'交替積層對齊，並使填充有金屬膏之圓形通孔13上下重疊。於所述綠帶12和所述綠帶12'交替積層之狀態加壓以形成積層陶瓷體。
然後將所述積層陶瓷體於1500℃至1800℃下加熱從而將所述陶瓷綠帶12、12'以及所述金屬膏燒結形成所述金屬膏導電體，於所述綠帶12上形成所述第1中心導電體區4以及所述第1外部導電體區5作為所述第1絕緣層2，而於所述綠帶12'上則形成所述第2中心導電體區6以及所述第2外部導電體區7作為所述第2絕緣層3，完成如圖1所示之本發明之多層絕緣基板1。
於所述多層絕緣基板1之說明中提到分別由兩 個圓弧狀導電體組成所述第1外部導電體區5以及所述第2外部導電體區7，其中所述導電體之形狀以及數量可以改變。圖5所示中導電體形狀係圓弧狀，係由8個導電體形成一個所述第1外部導電體區5'以及所述第2外部導電體區7'之第1絕緣層2和第2絕緣層3。此時彼此位於上下位置之第1外部導電體區5以及所述第2外部導電體區7'之被切除部分之位置於圓周方向彼此以錯開22.5°之狀態配置。藉由上述配置形成由所述第1外部導電體區5'以及所述第2外部導電體區7'形成之同軸形狀。
當以圓弧狀導電體形成所述第1外部導電體區5、5'以及所述第2外部導電體區7、7'時，於各導電體之灣曲部有可能發生裂紋。此類裂紋可藉由將形成所述第1外部導電體區5、5'以及所述第2外部導電體區7、7'之導電體形成直線形狀加以避免。如圖6所示形態中係採用此類直線形狀之導電體形成所述第1外部導電體區15以及所述第2外部導電體區17第1絕緣層2和第2絕緣層3。
圖6所示中係採用4個直線形狀之導電體形成呈四方環狀之所述第1外部導電體區5以及所述第2外部導電體區7。如上所述當兩個導電體呈較長之形 狀時，由於不同之位置距離中心導電體區4、6之位置明顯不一樣，作為消除此問題之方法，較佳地採用如圖7所示之藉由8個直線形狀之導電體形成所述第1外部導電體區15'以及所述第2外部導電體區17'。
如上所述，當藉由8個直線形狀之導電體形成如圖8-a所示之所述第1外部導電體區15'以及所述第2外部導電體區17'時，於圖8-b所示之外部導電體15'、17'之立體草圖中，所述第1外部導電體區15'以及所述第2外部導電體區17'形成大致圓筒形狀之導電體，則可兼顧防止裂紋和形成較佳同軸形狀之需要。
將如上所述之本發明之多層絕緣基板1用於探針卡之空間轉換器基板，具有卓越之阻抗匹配設計並且能夠適應多引針之需求，從而有助於提高探針卡之性能。另外，其不僅僅限於探針卡用途，於其他用途中亦能夠發揮卓越之電氣特性。
1‧‧‧多層絕緣基板
2‧‧‧第1絕緣層
3‧‧‧第2絕緣層
4‧‧‧第1中心導電體區
5、5'‧‧‧第1外部導電體區
6‧‧‧第2中心導電體區
7、7'‧‧‧第2外部導電體區
9‧‧‧GND圖案
12‧‧‧綠帶
13‧‧‧圓形通孔
14‧‧‧圓弧狀通孔
15、15'‧‧‧第1外部導電體區
17、17'‧‧‧第2外部導電體區
圖1：係本發明之多層絕緣基板被切除局部之狀態之斜視圖。
圖2-a：係第1絕緣層之平面圖。
圖2-b：係第2絕緣層之平面圖。
圖3：係表面形成GND層之多層絕緣基板之剖面圖。
圖4-a：係作為第1絕緣層、形成有通孔之綠帶之平面圖。
圖4-b：係作為第2絕緣層、形成有通孔之綠帶之平面圖。
圖5-a：係外部導電體區由8個圓弧狀導電體形成時之第1絕緣層之平面圖。
圖5-b：係外部導電體區由8個圓弧狀導電體形成時之第2絕緣層之平面圖。
圖6-a：係外部導電體區由4個直線形狀導電體形成時之第1絕緣層之平面圖。
圖6-b：係外部導電體區由4個直線形狀導電體形成時之第2絕緣層之平面圖。
圖7-a：係外部導電體區由8個直線形狀導電體形成時之第1絕緣層之平面圖。
圖7-b：係外部導電體區由8個直線形狀導電體形成時之第2絕緣層之平面圖。
圖8-a：係由8個直線形狀導電體所構成外部導電體區之立體示意圖之一。
圖8-b：係由8個直線形狀導電體所構成外部導電體區之立體示意圖之二。
1‧‧‧多層絕緣基板
2‧‧‧第1絕緣層
3‧‧‧第2絕緣層
4‧‧‧第2中心導電體區
5‧‧‧第1外部導電體區
6‧‧‧第2中心導電體區
7‧‧‧第2外部導電體區

Claims (5)

  1. 一種「多層絕緣基板」，係包含一第1絕緣層和一第2絕緣層，該第1絕緣層具有構成貫穿電極之一第1中心導電體區，以及圍繞該第1中心導電體區之一第1外部導電體區；該第2絕緣層具有構成貫穿電極之一第2中心導電體區，以及圍繞該第2中心導電體區之一第2外部導電體區；其中，第1外部導電體區和第2外部導電體區呈至少局部被切除之環狀，且該第2絕緣層係積層於該第1絕緣層，而第1中心導電體區與第2中心導電體區相互形成電連接，且第1外部導電體區又與該第2外部導電體區相互形成電連接，使得第1外部導電體區及第2外部導電體區相對於該第1中心導電體區及第2中心導電體區形成同軸布線之結構。
  2. 如申請專利範圍第1項所述之「多層絕緣基板」，其中，該第1外部導電體區及該第2外部導電體區分別由多個導電體所形成，且該多個導電體係彼此隔開空間來配置。
  3. 如申請專利範圍第2項所述之「多層絕緣基板」，其中，該第1外部導電體區和第2外部導電體區的形狀相同，且第1外部導電體區和第2外部導電體區分別以該第1中心導電體區和該第2中心導電體區為中心旋轉再彼此錯位而配置。
  4. 如申請專利範圍第2項或第3項所述之「多層絕緣基板」，其中，該第1外部導電體區和所述第2外部導 電體區之各導電體呈圓弧狀，且第1外部導電體區和第2外部導電體區亦大致呈環狀。
  5. 一種「製造多層絕緣基板之方法」，其包括：a.先於一第1絕緣層上形成從正面貫穿至背面之一第1中心導電體區，以及從正面貫穿至背面之一第1外部導電體區，其中，該第1外部導電體區係隔開間隔圍繞該第1中心導電體區；b.再於一第2絕緣層上形成從正面貫穿至背面之一第2中心導電體區，以及從正面貫穿至背面之一第2外部導電體區，其中，該第2中心導電體區係隔開間隔圍繞該第2中心導電體區；及c.又於形成第1外部導電體區以及第2外部導電體區時，該第1外部導電體區以及該第2外部導電體區形成至少局部被切除之環狀，且第1外部導電體區和第2外部導電體區分別以該第1中心導電體區和該第2中心導電體區為中心軸，而彼此依規定角度旋轉形成環狀缺口部分及互相錯位元狀；其中，第1中心導電體與所述第2中心導電體重合，且第1絕緣層與第2絕緣層重合，而第1中心導電體區與第2中心導電體區相互電連接，且第1外部導電體區又與第2外部導電體區相互電連接，即告完成具有貫穿電極之同軸布線的多層絕緣基板。
TW101140665A 2011-11-02 2012-11-01 多層絕緣基板以及製造該多層絕緣基板之方法 TW201320839A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011241641 2011-11-02

Publications (1)

Publication Number Publication Date
TW201320839A true TW201320839A (zh) 2013-05-16

Family

ID=48171251

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101140665A TW201320839A (zh) 2011-11-02 2012-11-01 多層絕緣基板以及製造該多層絕緣基板之方法

Country Status (4)

Country Link
US (1) US20130105212A1 (zh)
JP (1) JP2013118354A (zh)
KR (1) KR20130048707A (zh)
TW (1) TW201320839A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123738B1 (en) * 2014-05-16 2015-09-01 Xilinx, Inc. Transmission line via structure
US11737818B2 (en) * 2018-08-14 2023-08-29 Biosense Webster (Israel) Ltd. Heat transfer during ablation procedures

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI106585B (fi) * 1997-10-22 2001-02-28 Nokia Mobile Phones Ltd Koaksiaalijohto, menetelmä koaksiaalijohdon valmistamiseksi ja langaton viestin
JP3973402B2 (ja) * 2001-10-25 2007-09-12 株式会社日立製作所 高周波回路モジュール
US7404250B2 (en) * 2005-12-02 2008-07-29 Cisco Technology, Inc. Method for fabricating a printed circuit board having a coaxial via
KR20090096174A (ko) * 2008-03-07 2009-09-10 주식회사 하이닉스반도체 회로 기판 및 이를 이용한 반도체 패키지
US8136084B2 (en) * 2009-09-09 2012-03-13 International Business Machines Corporation Arranging through silicon vias in IC layout

Also Published As

Publication number Publication date
JP2013118354A (ja) 2013-06-13
KR20130048707A (ko) 2013-05-10
US20130105212A1 (en) 2013-05-02

Similar Documents

Publication Publication Date Title
US8410887B2 (en) Built-in-coil substrate
US10993321B2 (en) Wiring substrate
KR101083983B1 (ko) 적층 콘덴서의 제조 방법
KR20120133570A (ko) 칩형 코일 부품
US11211188B2 (en) Multilayer coil component
TWI592956B (zh) Core inductor production methods
CN105766069B (zh) 多层布线基板及具备该多层布线基板的探针卡
JP6151572B2 (ja) 電子素子搭載用基板および電子装置
TW201320839A (zh) 多層絕緣基板以及製造該多層絕緣基板之方法
US9961768B2 (en) Multilayer wiring substrate, manufacturing method therefor, and substrate for probe card
US9832877B2 (en) Collective substrate for resistor devices
JP2015015339A (ja) 多層配線基板の製造方法およびこの方法により製造される多層配線基板を備えるプローブカード並びに多層配線基板
JP6784183B2 (ja) 積層コイル部品
JP7055588B2 (ja) 電子部品
CN116264171A (zh) 晶片载放台
JP5294828B2 (ja) 積層基板
JP5956185B2 (ja) 多数個取り配線基板
JP5893371B2 (ja) 積層セラミックコンデンサ及びその製造方法
KR101018100B1 (ko) 다층 세라믹 기판, 다중 전극을 갖는 도전성 비아 형성 방법 및 이를 이용한 다층 세라믹 기판의 제조방법
JP6298363B2 (ja) 配線基板
CN102655055A (zh) 制造积层电容器的方法
JP5400993B2 (ja) 多層セラミック配線基板およびその製造方法
CN110634676A (zh) 多层电子组件及其制造方法
JP2009231649A (ja) 配線基板およびその製造方法
JP6735185B2 (ja) 多層配線基板および電子装置