JP2009231649A - 配線基板およびその製造方法 - Google Patents
配線基板およびその製造方法 Download PDFInfo
- Publication number
- JP2009231649A JP2009231649A JP2008076966A JP2008076966A JP2009231649A JP 2009231649 A JP2009231649 A JP 2009231649A JP 2008076966 A JP2008076966 A JP 2008076966A JP 2008076966 A JP2008076966 A JP 2008076966A JP 2009231649 A JP2009231649 A JP 2009231649A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- conductor
- ceramic
- holes
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】貫通孔hが形成された複数のセラミック層S1〜S5を積層してなり、表面3および裏面4を有する基板本体2と、該基板本体2の内部に配置され、且つその厚み方向に沿って複数の貫通孔hが連続したビアホール10と、を備え、該ビアホール10を構成する複数の貫通孔hのうち、最外側のセラミック層S1,S5以外のセラミック層S3の貫通孔hの内壁面に沿って形成されたスルーホール導体Tと、該スルーホール導体Tが形成された貫通孔hを除いたビアホール10を構成する他の貫通孔hに充填されたビア導体Vと、が連続して配置されている、配線基板1a。
【選択図】 図1
Description
あるいは、上記ビア導体が突き上げを生じると、基板本体の裏面近傍に形成されたパッドが平坦にならず、これに接続すべき導体ピンを所要の位置および姿勢でハンダ付けできなくなる場合もあった。
即ち、本発明の配線基板(請求項1)は、貫通孔が形成されたセラミック層を含む複数のセラミック層を積層してなり、且つ表面および裏面を有する基板本体と、かかる基板本体の内部に配置され、且つ該基板本体の厚み方向に沿って複数の上記貫通孔が連続したビアホールと、を備え、かかるビアホールを構成する複数の貫通孔のうち、最外側のセラミック層以外のセラミック層の貫通孔の内壁面に沿って形成されたスルーホール導体と、該スルーホール導体が形成された貫通孔を除いた上記ビアホールを構成する他の貫通孔に充填されたビア導体と、が連続して配置されている、ことを特徴とする。
しかも、基板本体の表・裏面も平坦面ないしほぼ面一となるので、表・裏面に形成されるパッドや、該表・裏面に露出する前記と別のビア導体の端面などを介して、電子部品を精度良く実装したり、外部接続用の導体ピンを所定の位置および姿勢にしてハンダ付けなどにて固着できる。更に、基板本体の表面と基板本体の内部とで対向して形成した一対の導体層により構成されるコンデンサや、基板本体の内部で相互に対向する一対の導体層により構成されるコンデンサを、所定容量値にして容易に調節することも可能となる。
また、前記ビア導体やスルーホール導体を含む導体には、前記セラミック層のセラミックが高温焼成セラミックからなる場合には、WやMoなどが用いられ、低温焼成セラミックの場合には、AgやCuなどが用いられる。
更に、前記ビアホールは、基板本体を形成する複数のセラミック層のうち、少なくとも最外側のセラミック層を除く、複数の中層のセラミック層ごとの貫通孔によって形成される。
更に、前記スルーホール導体は、後述する製造工程で、未焼成の該スルーホール導体が形成されたセラミック層を含む複数のセラミック層を積層・圧着する際の圧力によって、中心部に当初位置していたほぼ円柱形の空間が、ほぼ鼓形などの異形を呈するものとなったり、微小な隙間となっていても良い。
加えて、前記スルーホール導体は、貫通孔の内壁面に沿った外周部を有し、かかる外周部付近の表層を主に電流が流れるため、ビア導体に比べても、電気抵抗を殆んど増加させない。
これによれば、焼成後の厚みが100μm以上となる比較的厚いセラミック層を貫通する貫通孔の内壁面に沿って、スルーホール導体が形成されているので、製造時にて前記貫通孔における一方の開口部を負圧とした状態で、他方の開口部から導電性ペーストなどを吸引させつつ容易に塗布・形成することができる。しかも、比較的厚いセラミック層の貫通孔には、導電性ペーストなどを吸引・塗布して、スルーホール導体を形成できるため、当該製造工程も容易となる。
これによれば、スルーホール導体の軸方向における一方または双方の開口部に、隣接するビア導体の一部が進入しているため、該スルーホール導体とビア導体との電気的導通を確保することが可能となる。
また、中層となる複数のグリーンシートごとに形成する前記貫通孔は、積層工程で同心となれば、互いの内径が異なるものを含んでいても良い。
更に、前記スルーホール導体には、中心部に当初位置していたほぼ円柱形の空間が、ほぼ鼓形などの異形を呈する形態となるほか、かかる空間が極く小さな隙間に縮小した形態となったものも含む。
これによれば、焼成後のセラミック層の厚みが100μm以上の比較的厚いグリーンシートを貫通する貫通孔の内壁面に沿って、かかる貫通孔における一方の開口部を負圧とした状態で、他方の開口部から導電性ペーストなどを吸引しつつ塗布・形成することで、スルーホール導体を容易に形成できる。しかも、比較的厚いグリーンシートの貫通孔には、導電性ペーストなどを吸引・塗布して、スルーホール導体を形成できるため、当該製造工程も容易となる。
これによれば、グリーンシートの一面に添着したキャリアシートを含んで、貫通孔が形成され、かかる貫通孔にビア導体を形成した後、上記キャリアシートを剥離するので、該キャリアシートの厚み相当分だけビア導体の一部が、当該グリーンシートの一面に突出する。このため、次述するように、該ビア導体の凸部を、隣接するスルーホール導体の軸方向における一方の開口部に押し付けつつ、複数のセラミック層を積層することで、スルーホール導体における一方の開口部にビア導体の一部が進入した状態で、両導体を確実に接続することが可能となる。
尚、中層となる前記複数のグリーンシートのうち何れかには、その一面にキャリアシートが付着され、該キャリアシートにも前記貫通孔が同心で形成される。
また、前記キャリアシートには、ポリエチレンテレフタレート(以下、PETと称する)などの樹脂フィルムが用いられる。
更に、前記キャリアシートは、少なくとも100μm未満のグリーンシートの一面に添着させることが望ましい。
これによれば、ビア導体の凸部を、隣接するスルーホール導体の軸方向における一方の開口部に向かって押し込むように、複数のセラミック層を積層することで、スルーホール導体における一方の開口部にビア導体の一部が進入している状態で、これらの導体を物理的および電気的に確実に接続することが可能となる。
図1は、本発明による一形態の配線基板1aの要部を示す部分断面図である。
配線基板1aは、図1に示すように、複数のセラミック層S1〜S5を積層してなり、表面3および裏面4を有する基板本体2と、最上層(最外側)および最下層(最外側)のセラミック層S1,S5を除いた中層のセラミック層S2〜S4ごとの同じ位置に形成された貫通孔hが基板本体2の厚み方向に沿って連続するビアホール10と、該ビアホール10を形成する複数の貫通孔hのうち、上下のセラミックS2,S4の貫通孔hに充填されたビア導体Vと、これらに挟まれた中層のセラミックS3の貫通孔hの内壁面に沿って形成されたスルーホール導体Tと、を備えている。
前記セラミック層S1〜S5は、例えば、アルミナを主成分とし、最外側のセラミックS1,S5および中層のセラミックS2,S4は、厚みが約50μm(100μm未満)と比較的薄く、中層のセラミックS3は、厚みが約110μm(100μm以上)と比較的厚い。
また、セラミック層S1〜S5間には、所定パターンの配線層5〜8が形成されている。このうち、配線層6,7と、前記ビア導体Vやスルーホール導体Tとの間には、前者に設けた平面視で円環状の透孔11が位置している。
前記ビアホール10内で最上部に位置するビア導体Vは、配線層5および最上層のセラミック層S1における前記ビアホール10とは異なる位置に設けた貫通孔h内に位置するビア導体Vを介して、基板本体2の表面3に形成されたパッド9と導通可能にされている。該パッド9には、表面3の上方に実装される半導体チップなどの電子部品がハンダ(何れも図示せず)を介して接続される。
尚、前記ビア導体V、スルーホール導体T、配線層5〜8、およびパッド9,14は、WまたはMoなどからなり、前記導体ピンPは、例えば、Fe−42wt%Ni(42アロイ)またはCu−Fe−P合金(194合金)などからなる。
配線基板1bは、図2に示すように、複数のセラミック層S1〜S5からなる前記同様の基板本体2と、前記同様のビアホール10と、該ビアホール10を形成する複数の貫通孔hのうち、セラミックS2,S3の貫通孔hに充填されたビア導体Vと、セラミックS4の貫通孔hの内壁面に沿って形成されたスルーホール導体Tと、を備えている。また、最上層および最下層のセラミック層S1,S5には、前記同様の貫通孔hおよびビア導体Vが形成され、これらは表・裏面3,4のパッド9,14と接続され、且つ配線層5,8を介してビアホール10内のビア導体Vまたはスルーホール導体Tと接続されている。
前記セラミック層S1〜S5は、前記同様のセラミックからなり、最外側のセラミックS1,S4および中層のセラミックS2,S3の厚みは、約60μm(100μm未満)、中層のセラミックS4の厚みは、約120μm(100μm以上)である。
また、セラミック層S1〜S5間には、前記同様の配線層5〜8が形成され、配線層6,7とビア導体Vやスルーホール導体Tとの間には、前記同様の透孔11が位置し、基板本体2の表面3には、前記同様のパッド9が形成されている。
更に、図2に示すように、最下層のセラミックS5には、前記同様の貫通孔h内にビア導体Vが形成され、配線層8を介して、ビアホール10で最下部のスルーホール導体Tに接続すると共に、該ビア導体Vと基板本体2の裏面4に形成されたパッド14にも接続されている。
配線基板1cは、図3に示すように、複数のセラミック層S1〜S5からなる前記同様の基板本体2と、最上・最下層のセラミック層S1,S5に形成した前記同様の貫通孔hおよびビア導体Vと、セラミック層S2〜S4の同じ位置に形成した貫通孔hが基板本体2の厚み方向に沿って同心で連続するビアホール10と、該ビアホール10を形成する複数の貫通孔hのうち、セラミックS2,S4の貫通孔hに充填されたビア導体Vと、残るセラミックS3の貫通孔hの内壁面に沿って形成された比較的短軸のスルーホール導体Tと、を備えている。
前記セラミック層S1〜S5は、前記同様のセラミックからなり、最外側のセラミックS1,S5および中層のセラミックS3,S4の厚みは、約80μm(100μm未満)、中層のセラミックS2の厚みは、約150μm(100μm以上)である。
また、セラミック層S1〜S5間には、前記同様の配線層5〜8が形成され、基板本体2の表面3には、前記ビア導体Vの上端面であるランド9aが露出し、該ランド9a上に電子部品が直に実装される。上記配線層6,7とビア導体Vやスルーホール導体Tとの間には、前記同様の透孔11が位置している。
更に、図3に示すように、基板本体2の裏面4には、最下層のセラミックS5に形成されたビア導体Vと接続する前記同様のパッド14が形成されている。
配線基板1dは、図4に示すように、セラミック層S1〜S5からなる前記同様の基板本体2と、前記同様のビアホール10と、該ビアホール10を形成する複数の貫通孔hのうち、セラミックS2,S3の貫通孔hに充填されたビア導体Vと、セラミックS4の貫通孔hの内壁面に沿って形成された比較的短軸のスルーホール導体Tと、を備えている。
セラミック層S1〜S5間には、前記同様の配線層5〜8が形成され、このうち、配線層5は、ビアホール10内で最上部のビア導体Vと接続されている。該配線層5は、基板本体2の表面3に対向して形成された導体層16、および最上層のセラミック層S1と共に、コンデンサCを形成している。尚、図4中では、最上層のセラミック層S1には、前記貫通孔hやビア導体Vが位置していない。
尚、前記セラミック層S1〜S5は、前記同様のセラミックからなり、最外側のセラミックS1,S5および中層のセラミックS3,S4の厚みは、約70μm(100μm未満)、中層のセラミックS2の厚みは、約140μm(100μm以上)である。
従って、基板本体2の強度を保て、且つ電気的不具合を低減できると共に、表・裏面3,4に露出する前記ビア導体Vの端面のランド9aや、該ビア導体Vと接続して形成されるパッド9,14を介して、電子部品を精度良く実装したり、導体ピンPを所定の位置および姿勢にしてハンダ付けなどで接合可能となる。
しかも、前記配線基板1a,1bでは、スルーホール導体Tが、厚みが100μm以上のセラミック層S2,S4の貫通孔hの内壁面に沿って形成されているため、製造時に導電性ペーストなどを容易に塗布して形成することができる。
加えて、前記配線基板1dでは、スルーホール10内の最上部のビア導体Vに接続する配線層5、最上層のセラミック層S1、および基板本体2の表面3に形成された導体層16によって、コンデンサCが構成される。該コンデンサCは、基板本体2の表面3が前記突き上げを受けることなく平坦面であるため、所定の容量値に調節して、且つ所要の電気的特性を確実に奏することが容易となる。
予め、アルミナ粉末、所要の有機バインダ、および溶剤などを、所要量ずつ瓶量・混合してセラミックスラリを製作し、これをドクターブレード法によって、図5に示すように、シート状を呈する複数のグリーンシートs1〜s5に成形した。このうち、グリーンシートs1,s2,s4,s5は、焼成後の厚みが約50μm(100μm未満)となり、グリーンシートs3は、焼成後の厚みが約100μm(100μm以上)となるものである。比較的薄いグリーンシートs2,s4の一面には、厚みが約40μmのキャリアシートcsが全面に添着されている。尚、該キャリアシートcsは、例えば、PETからなるフィルムである。
次に、キャリアシートcsを含む上記グリーンシートs2〜s4の同じ位置ごとに、パンチングによる打ち抜き加工を施して、図5に示すように、複数の貫通孔hを同軸となるように穿孔した。一方、グリーンシートs1,s5には、上記と異なる位置に貫通孔hを穿孔した。
一方、追って中層となる比較的厚いグリーンシートs3の貫通孔hに対し、一方の開口部からエアを吸引して内部を負圧状態とし、他方の開口部から上記同様の導電性ペーストを吸引した。その結果、図6に示すように、該貫通孔hの内壁面に沿ってほぼ円筒形を呈し、中心部に通し孔uを有する未焼成のスルーホール導体tが形成された。
尚、上記ビア導体vやスルーホール導体tの端面が露出するグリーンシートs1〜s5の表・裏面には、図示しない前記導電性ペーストの一部が貫通孔hごとの周囲に、平面視が異形の環状を呈するように、薄膜状に張り出している。
その結果、図7に示すように、最上層となるグリーンシートs1の表面には、ビア導体vと接続した未焼成のパッド9が形成され、中層となるグリーンシートs2の表面には、所定パターンの配線層5が形成され、中層となるグリーンシートs3の表・裏面には、所定パターンの配線層6,7がスルーホール導体tと離れて形成された。更に、最下層となるグリーンシートs5の表・裏面には、所定パターンの配線層8と未焼成のパッド14とが形成され、これらは、該グリーンシートs5を貫通するビア導体vと接続された。
次に、図8に示すように、前記グリーンシートs2,s4から、その一面に添着されていた前記キャリアシートcsを剥離した。その結果、グリーンシートs2,s4の裏面または表面には、これを貫通するビア導体vのうち、前記キャリアシートcsの厚み分にほぼ相当する高さの凸部pが個別に突出した。
その結果、図9に示すように、グリーンシートs1〜s5が積層され、表面3および裏面4を有する未焼成の基板本体2が形成されると共に、グリーンシートs2〜s4ごとの貫通孔hが連続したビアホール10が形成された。
この際、比較的厚い中層のグリーンシートs3内の前記スルーホール導体tには、隣接して積層されたグリーンシートs2,s4の各ビア導体vの凸部(一部)pが、その軸方向における前記通し孔uの両端の開口部に押し込まれつつ進入していた。
また、前記配線層6,7は、ビアホール10内のビア導体vやスルーホール導体tと透孔11を置いて、グリーンシートs2〜s4間に形成された。
更に、前記配線層5,8とグリーンシートs1,s5を貫通する各ビア導体vとが接続されると共に、これらとビアホール10内の前記スルーホール導体Tやビア導体vとを介して、表面3側のパッド9と裏面4側のパッド14とが、相互に導通可能となった。
そして、以上のような未焼成の基板本体2を、所定の温度帯で焼成した。その結果、前記図1に示した配線基板1aが得られた。
尚、前記製造方法において、前記グリーンシートs3とグリーンシートs4との積層位置を入れ替え、且つグリーンシートs1,s2,s5と共に前記同様に積層・圧着し、更に焼成することで、前記配線基板1bが製造可能となる。
また、前記製造方法において、前記グリーンシートs1〜s5の積層すべき位置を適宜入れ替えたりなどし、これらを積層・圧着し、更に焼成することで、前記配線基板1dを製造することも可能である。
図10の左側に示すように、焼成後の厚みが150μmとなる前記同様のグリーンシートs2と、焼成後の厚みが80μmとなる前記同様のグリーンシートs3,s4とを用意した。グリーンシートs2,s4の裏面または表面(一面)には、前記同様のキャリアシートcsが全面に添着されている。該キャリアシートcsを含むグリーンシートs2〜s4の同じ位置に打ち抜き加工を施して、それぞれに貫通孔hを形成した。尚、図示しない最上層および最下層となるグリーンシートs1,s5の上記と異なる位置ごとにも、上記同様の貫通孔hを形成した。
次いで、図10の右側に示すように、グリーンシートs2,s4と図示しないグリーンシートs1,s5との貫通孔hごとに、前記同様の導電性ペーストを充填して、未焼成のビア導体vを形成した。一方、グリーンシートs3の貫通孔hには、前記同様の方法によって、その内壁面に沿い且つ中心部に通し孔uを有する短軸で未焼成のスルーホール導体tを形成した。
次いで、グリーンシートs2〜s4の表・裏面に、前記同様にして、未焼成の配線層5〜8を印刷・形成し、図示しないグリーンシートs1,s5の表・裏面に、未焼成のパッド9,14形成した。
次に、グリーンシートs2〜s4と図示しないグリーンシートs1,s5とを、グリーンシートs2〜s4の貫通孔hが連通するように、図11の左側の矢印に沿って積層・圧着した。
そして、かかる基板本体2を前記同様に焼成した結果、前記図3に示した配線基板1cが得られた。以上の製造方法には、前記積層工程において、スルーホール導体tの空間sが消失して、ほぼビア導体vとなる形態も含まれる。
更に、前記配線基板1a,1cの製造方法では、これらのスルーホール導体Tは、その軸方向の両端の開口部に隣接する上層および下層のビア導体vの一部が進入して、上下一対の曲面部13が形成されるので、かかるスルーホール導体Tと隣接するビア導体Vとの電気的な導通を確実に取ることができる。
しかも、配線基板1a,1bの製造方法では、そのスルーホール導体Tが、厚みが100μm以上のセラミック層s2,s3の貫通孔hの内壁面に沿って形成されているため、製造工程で導電性ペーストなどを容易に塗布して形成できる。
加えて、配線基板1cの製造方法では、基板本体2の平坦な表面3によって、該表面3側に所要のコンデンサCを確実に形成することもできる。
例えば、本発明の配線基板には、焼成後の厚みが全て100μm未満である複数のセラミック層を積層した基板本体を有し、中層となる複数のセラミック層に前記スルーホール導体およびビア導体が形成された形態も含まれる。
あるいは、本発明には、焼成後の厚みが全て100μm以上である複数のセラミック層を積層した基板本体を有し、中層となる複数のセラミック層に前記スルーホール導体およびビア導体が形成された形態の配線基板も含まれる。
また、前記セラミック層やグリーンシートのセラミックは、前記アルミナに限らず、ムライトや窒化アルミニウムなどとしたり、ガラス成分を約50質量%含むガラス−セラミックなどの低温焼成セラミックとしても良い。
また、前記ビアホール、ビア導体、およびスルーホール導体からなる組は、基板本体の厚み方向に沿って、少なくとも最外側のセラミック層を除いた任意の位置のセラミック層ごとに、複数組が1つの配線基板に形成されても良い。
更に、前記ビアホール内に形成されるビア導体とスルーホール導体との間に、前記セラミック層間に形成される配線層が挟まれて接続される形態としても良い。
また、前記配線基板の製造方法は、一面にキャリアシートが添着されていない複数のグリーンシートを用いて行うことも可能であり、特にスルーホール導体を焼成後の厚みが100μm未満の比較的薄いグリーンシートの貫通孔に形成する場合には、好適である。
加えて、前記配線基板の製造方法は、大版のグリーンシートを複数用いる多数個取りの方法として行っても良い。
2……………基板本体
3……………表面
4……………裏面
10…………ビアホール
S1〜S5…セラミック層
s1〜s5…グリーンシート
h……………貫通孔
V,v………ビア導体
T,t………スルーホール導体
cs…………キャリアシート
p……………凸部
Claims (7)
- 貫通孔が形成されたセラミック層を含む複数のセラミック層を積層してなり、且つ表面および裏面を有する基板本体と、
上記基板本体の内部に配置され、且つ該基板本体の厚み方向に沿って複数の上記貫通孔が連続したビアホールと、を備え、
上記ビアホールを構成する複数の貫通孔のうち、最外側のセラミック層以外のセラミック層の貫通孔の内壁面に沿って形成されたスルーホール導体と、該スルーホール導体が形成された貫通孔を除いた上記ビアホールを構成する他の貫通孔に充填されたビア導体と、が連続して配置されている、
ことを特徴とする配線基板。 - 前記スルーホール導体は、焼成後の厚みが100μm以上の前記セラミック層を貫通する貫通孔の内壁面に沿って形成されている、
ことを特徴とする請求項1に記載の配線基板。 - 前記スルーホール導体の軸方向における少なくとも一方の開口部に、前記ビア導体の一部が進入している、
ことを特徴とする請求項1または2に記載の配線基板。 - 焼成後の厚みが100μm以上または100μm未満となる複数のグリーンシートに貫通孔を形成する工程と、
上記グリーンシートのうち、少なくとも一層のグリーンシートに形成した上記貫通孔に導電性ペーストを充填してビア導体を形成する工程と、
上記グリーンシート以外のグリーンシートのうち、少なくとも一層のグリーンシートに形成した上記貫通孔の内壁面に沿って、導電性ペーストを円環状に配設してスルーホール導体を形成する工程と、
少なくとも上記ビア導体およびスルーホール導体が形成された複数のグリーンシートを、該ビア導体とスルーホール導体とが軸方向に沿って連続するように積層する工程と、を含む、
ことを特徴とする配線基板の製造方法。 - 前記スルーホール導体が形成されるグリーンシートの焼成後の厚みは、100μm以上である、
ことを特徴とする請求項4に記載の配線基板の製造方法。 - 一面に添着したキャリアシートを含んで前記貫通孔が貫通する前記グリーンシートは、前記導電性ペーストを充填してビア導体が形成された後、上記キャリアシートが剥離される、
ことを特徴とする請求項4または5に記載の配線基板の製造方法。 - 前記キャリアシートが剥離された前記グリーンシートは、その一面側に突出する前記ビア導体の凸部を、前記積層工程において、該グリーンシートに隣接して積層され且つ前記スルーホール導体が形成されたグリーンシートの該スルーホール導体の軸方向における一方の開口部に進入するようにして積層される、
ことを特徴とする請求項6に記載された配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008076966A JP5448354B2 (ja) | 2008-03-25 | 2008-03-25 | 配線基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008076966A JP5448354B2 (ja) | 2008-03-25 | 2008-03-25 | 配線基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009231649A true JP2009231649A (ja) | 2009-10-08 |
JP5448354B2 JP5448354B2 (ja) | 2014-03-19 |
Family
ID=41246699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008076966A Expired - Fee Related JP5448354B2 (ja) | 2008-03-25 | 2008-03-25 | 配線基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5448354B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011142100A1 (ja) * | 2010-05-10 | 2011-11-17 | パナソニック株式会社 | 複合基板およびその製造方法 |
JP2012069911A (ja) * | 2010-08-26 | 2012-04-05 | Kyocera Corp | 配線基板 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03240289A (ja) * | 1990-02-19 | 1991-10-25 | Fujitsu Ltd | 窒化アルミニウム基板の製造方法 |
JPH0645758A (ja) * | 1992-07-24 | 1994-02-18 | Matsushita Electric Ind Co Ltd | 多層セラミック基板およびその製造方法 |
JPH08274467A (ja) * | 1995-03-30 | 1996-10-18 | Mitsubishi Electric Corp | 多層セラミック基板のバイア形成方法 |
JPH1187917A (ja) * | 1997-09-03 | 1999-03-30 | Ngk Spark Plug Co Ltd | セラミック多層配線基板 |
JP2003133174A (ja) * | 2001-10-26 | 2003-05-09 | Murata Mfg Co Ltd | 積層型電子部品の製造方法 |
JP2005129884A (ja) * | 2003-10-20 | 2005-05-19 | Samsung Electro Mech Co Ltd | 層間電気接続が向上された多層印刷回路基板及びその作製方法 |
JP2007142399A (ja) * | 2005-11-16 | 2007-06-07 | Samsung Electro-Mechanics Co Ltd | ペーストバンプを用いた印刷回路基板およびその製造方法 |
-
2008
- 2008-03-25 JP JP2008076966A patent/JP5448354B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03240289A (ja) * | 1990-02-19 | 1991-10-25 | Fujitsu Ltd | 窒化アルミニウム基板の製造方法 |
JPH0645758A (ja) * | 1992-07-24 | 1994-02-18 | Matsushita Electric Ind Co Ltd | 多層セラミック基板およびその製造方法 |
JPH08274467A (ja) * | 1995-03-30 | 1996-10-18 | Mitsubishi Electric Corp | 多層セラミック基板のバイア形成方法 |
JPH1187917A (ja) * | 1997-09-03 | 1999-03-30 | Ngk Spark Plug Co Ltd | セラミック多層配線基板 |
JP2003133174A (ja) * | 2001-10-26 | 2003-05-09 | Murata Mfg Co Ltd | 積層型電子部品の製造方法 |
JP2005129884A (ja) * | 2003-10-20 | 2005-05-19 | Samsung Electro Mech Co Ltd | 層間電気接続が向上された多層印刷回路基板及びその作製方法 |
JP2007142399A (ja) * | 2005-11-16 | 2007-06-07 | Samsung Electro-Mechanics Co Ltd | ペーストバンプを用いた印刷回路基板およびその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011142100A1 (ja) * | 2010-05-10 | 2011-11-17 | パナソニック株式会社 | 複合基板およびその製造方法 |
JP2012069911A (ja) * | 2010-08-26 | 2012-04-05 | Kyocera Corp | 配線基板 |
Also Published As
Publication number | Publication date |
---|---|
JP5448354B2 (ja) | 2014-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI466607B (zh) | 具有內埋元件的電路板及其製作方法 | |
JP4748161B2 (ja) | 多層配線基板及びその製造方法 | |
US10034383B2 (en) | Manufacturing method of part-mounting package | |
JP2009267421A (ja) | 回路基板及び回路モジュール | |
JP2013038385A (ja) | 多層セラミック基板及びその製造方法 | |
WO2018042846A1 (ja) | 電子デバイス及び多層セラミック基板 | |
WO2015076121A1 (ja) | 多層配線基板およびこれを備えるプローブカード | |
JP2006060147A (ja) | セラミック電子部品及びコンデンサ | |
JP2014232851A (ja) | 電子素子搭載用基板および電子装置 | |
JP5448354B2 (ja) | 配線基板およびその製造方法 | |
JP6819603B2 (ja) | 多層セラミック基板およびその製造方法 | |
JP6099902B2 (ja) | 配線基板の製造方法 | |
JP6058321B2 (ja) | 配線基板の製造方法 | |
JP2012151359A (ja) | キャパシタ内蔵配線板、キャパシタ内蔵配線板の製造方法、キャパシタ | |
JP2004221388A (ja) | 電子部品搭載用多層基板及びその製造方法 | |
JP5166890B2 (ja) | 配線基板およびその製造方法 | |
JP2008294206A (ja) | 電子部品、スクリーン印刷製版、及び、スクリーン印刷製版を用いた電子部品の製造方法 | |
JP2005311156A (ja) | コンデンサを内蔵したセラミック多層基板 | |
JP2011138833A (ja) | 多層セラミック基板およびその製造方法 | |
KR100956212B1 (ko) | 다층 세라믹 기판의 제조 방법 | |
JP2006032747A (ja) | 積層電子部品及びその製造方法 | |
JP5831984B2 (ja) | 配線基板の製造方法 | |
JP5516608B2 (ja) | セラミック積層基板の製造方法 | |
JP2009129933A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
JPH11340628A (ja) | セラミック回路基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130508 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131224 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5448354 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |