JP2003133174A - 積層型電子部品の製造方法 - Google Patents
積層型電子部品の製造方法Info
- Publication number
- JP2003133174A JP2003133174A JP2001329652A JP2001329652A JP2003133174A JP 2003133174 A JP2003133174 A JP 2003133174A JP 2001329652 A JP2001329652 A JP 2001329652A JP 2001329652 A JP2001329652 A JP 2001329652A JP 2003133174 A JP2003133174 A JP 2003133174A
- Authority
- JP
- Japan
- Prior art keywords
- holes
- hole
- insulating layer
- conductor
- internal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Filters And Equalizers (AREA)
Abstract
(57)【要約】
【課題】 信頼性の高い積層型電子部品を得ることがで
きる製造方法を提供する。 【解決手段】 ビアホール３０，３２〜３６，３８，３
９，４１，４２，４４〜４８，５０は、絶縁シート２，
４〜８，１０，１１，１３，１４，１６〜２０，２２に
金型、レーザ等で穴を明け、スクリーン印刷等の方法で
Ａｇ，Ｐｄ，Ｃｕ，Ｎｉ，Ａｕ，Ａｇ−Ｐｄ等の導電体
材料をこの穴に充填することにより形成される。一方、
空孔３１Ａ，３７Ａ，４０Ａ，４３Ａ，４９Ａは、絶縁
シート３，９，１２，１５，２１に金型、レーザ等で穴
を明けることにより形成される。必要であれば、空孔３
１Ａ〜４９Ａの内周壁にめっき等の方法でＡｇ，Ｐｄ，
Ｃｕ，Ｎｉ，Ａｕ，Ａｇ−Ｐｄ等の導電体材料を付与す
る（ただし、穴は塞がっていない）。
きる製造方法を提供する。 【解決手段】 ビアホール３０，３２〜３６，３８，３
９，４１，４２，４４〜４８，５０は、絶縁シート２，
４〜８，１０，１１，１３，１４，１６〜２０，２２に
金型、レーザ等で穴を明け、スクリーン印刷等の方法で
Ａｇ，Ｐｄ，Ｃｕ，Ｎｉ，Ａｕ，Ａｇ−Ｐｄ等の導電体
材料をこの穴に充填することにより形成される。一方、
空孔３１Ａ，３７Ａ，４０Ａ，４３Ａ，４９Ａは、絶縁
シート３，９，１２，１５，２１に金型、レーザ等で穴
を明けることにより形成される。必要であれば、空孔３
１Ａ〜４９Ａの内周壁にめっき等の方法でＡｇ，Ｐｄ，
Ｃｕ，Ｎｉ，Ａｕ，Ａｇ−Ｐｄ等の導電体材料を付与す
る（ただし、穴は塞がっていない）。
Description
【０００１】
【発明の属する技術分野】本発明は、積層型電子部品の
製造方法に関する。
製造方法に関する。
【０００２】
【従来の技術】この種の積層型電子部品として、従来よ
り、図７に示す構成の積層型ＬＣノイズフィルタ１が知
られている。この積層型ＬＣノイズフィルタ１は、コイ
ル用電極パターン６０〜６２，６６〜６８、コンデンサ
電極パターン６３〜６５およびビアホール３０〜５０等
を設けた長方形あるいは正方形の絶縁シート２〜２２な
どにて構成されている。
り、図７に示す構成の積層型ＬＣノイズフィルタ１が知
られている。この積層型ＬＣノイズフィルタ１は、コイ
ル用電極パターン６０〜６２，６６〜６８、コンデンサ
電極パターン６３〜６５およびビアホール３０〜５０等
を設けた長方形あるいは正方形の絶縁シート２〜２２な
どにて構成されている。
【０００３】引出し用ビアホール３０〜３２，４７〜５
０は、連接して引出し用ビア導体Ｔ１，Ｔ２を構成して
いる。コイル用電極パターン６０〜６２は、中継用ビア
ホール３３，３４を介して電気的に直列に接続され、螺
旋状コイルＬ１を構成している。コイル用電極パターン
６６〜６８は、中継用ビアホール４５，４６を介して電
気的に直列に接続され、螺旋状コイルＬ２を構成してい
る。ホット側コンデンサ電極パターン６３，６５は、そ
れぞれ絶縁シート１１，１２を挟んでグランド側コンデ
ンサ電極パターン６４に対向することにより、貫通コン
デンサＣを構成している。ホット側コンデンサ電極パタ
ーン６３，６５は、中心電極用ビアホール３９〜４１を
連接して構成した中心電極用ビア導体Ｔ３に電気的に接
続している。さらに、中継用ビアホール３６〜３８，４
２〜４４は、それぞれ連接して中継用ビア導体Ｔ４，Ｔ
５を構成している。
０は、連接して引出し用ビア導体Ｔ１，Ｔ２を構成して
いる。コイル用電極パターン６０〜６２は、中継用ビア
ホール３３，３４を介して電気的に直列に接続され、螺
旋状コイルＬ１を構成している。コイル用電極パターン
６６〜６８は、中継用ビアホール４５，４６を介して電
気的に直列に接続され、螺旋状コイルＬ２を構成してい
る。ホット側コンデンサ電極パターン６３，６５は、そ
れぞれ絶縁シート１１，１２を挟んでグランド側コンデ
ンサ電極パターン６４に対向することにより、貫通コン
デンサＣを構成している。ホット側コンデンサ電極パタ
ーン６３，６５は、中心電極用ビアホール３９〜４１を
連接して構成した中心電極用ビア導体Ｔ３に電気的に接
続している。さらに、中継用ビアホール３６〜３８，４
２〜４４は、それぞれ連接して中継用ビア導体Ｔ４，Ｔ
５を構成している。
【０００４】絶縁シート２〜２２は積み重ねられた後、
一体的に焼成されることにより、図８に示す積層体７０
とされる。積層体７０には、入力端子７１、出力端子７
２およびグランド端子７３が形成されている。入力端子
７１には、引出し用ビア導体Ｔ１を介して、螺旋状コイ
ルＬ１の一端が電気的に接続されている。出力端子７２
には、引出し用ビア導体Ｔ２を介して、螺旋状コイルＬ
２の一端が電気的に接続されている。グランド端子７３
には、グランド側コンデンサ電極パターン６４が電気的
に接続されている。
一体的に焼成されることにより、図８に示す積層体７０
とされる。積層体７０には、入力端子７１、出力端子７
２およびグランド端子７３が形成されている。入力端子
７１には、引出し用ビア導体Ｔ１を介して、螺旋状コイ
ルＬ１の一端が電気的に接続されている。出力端子７２
には、引出し用ビア導体Ｔ２を介して、螺旋状コイルＬ
２の一端が電気的に接続されている。グランド端子７３
には、グランド側コンデンサ電極パターン６４が電気的
に接続されている。
【０００５】
【発明が解決しようとする課題】ところで、ビアホール
３０〜５０は、絶縁シート２〜２２に金型やレーザ等で
穴を明け、導電体材料をこの穴に充填することにより形
成される。しかし、従来の積層型ＬＣノイズフィルタ１
は全ての穴に導電体材料が充填されるため、充填された
導電体材料の量が多すぎて過充填となり、焼成時の導電
体材料の膨張収縮によって積層体に亀裂が生じる場合が
あった。
３０〜５０は、絶縁シート２〜２２に金型やレーザ等で
穴を明け、導電体材料をこの穴に充填することにより形
成される。しかし、従来の積層型ＬＣノイズフィルタ１
は全ての穴に導電体材料が充填されるため、充填された
導電体材料の量が多すぎて過充填となり、焼成時の導電
体材料の膨張収縮によって積層体に亀裂が生じる場合が
あった。
【０００６】また、一般に、導電体材料を穴に充填する
際には、導電体材料が穴の周囲に滲み出る。従って、グ
ランド側コンデンサ電極パターン６４を設けた絶縁シー
ト１２の穴に導電体材料を充填してビアホール４０を形
成すると、導電体材料の滲みのため、ビアホール４０と
グランド側コンデンサ電極パターン６４との間の絶縁距
離が短くなり、絶縁破壊電圧が低下するという不具合が
あった。また、焼成時に、絶縁シート１２の表面上に滲
んだ導電体材料が絶縁シート１１〜１３相互間のセラミ
ック同士の接合を遮り、絶縁シート１１〜１３相互間で
デラミネーションを発生させ易いという不具合もあっ
た。
際には、導電体材料が穴の周囲に滲み出る。従って、グ
ランド側コンデンサ電極パターン６４を設けた絶縁シー
ト１２の穴に導電体材料を充填してビアホール４０を形
成すると、導電体材料の滲みのため、ビアホール４０と
グランド側コンデンサ電極パターン６４との間の絶縁距
離が短くなり、絶縁破壊電圧が低下するという不具合が
あった。また、焼成時に、絶縁シート１２の表面上に滲
んだ導電体材料が絶縁シート１１〜１３相互間のセラミ
ック同士の接合を遮り、絶縁シート１１〜１３相互間で
デラミネーションを発生させ易いという不具合もあっ
た。
【０００７】そこで、本発明の目的は、信頼性の高い積
層型電子部品を得ることができる製造方法を提供するこ
とにある。
層型電子部品を得ることができる製造方法を提供するこ
とにある。
【０００８】
【課題を解決するための手段および作用】前記目的を達
成するため、本発明に係る積層型電子部品の製造方法
は、（ａ）ビアホールを設けた絶縁層と空孔を設けた絶
縁層とを積み重ねて、ビアホールと空孔を絶縁層の積み
重ね方向に連接する工程と、（ｂ）積み重ねられた絶縁
層を圧着して積層体を形成するとともに、ビアホール内
の導電体材料を空孔内に延在させかつ電気的に接続させ
てビア導体を形成する工程と、を備えたことを特徴とす
る。ここに、ビアホールは、絶縁層に設けた穴にスクリ
ーン印刷等の方法で導電体材料を充填したものを意味す
る。また、空孔は、絶縁層に設けた穴に導電体材料を充
填していないもの、あるいは、絶縁層に設けた穴の内周
壁にめっき等の方法で導電体材料を付与したもので穴が
塞がっていないものを意味する。
成するため、本発明に係る積層型電子部品の製造方法
は、（ａ）ビアホールを設けた絶縁層と空孔を設けた絶
縁層とを積み重ねて、ビアホールと空孔を絶縁層の積み
重ね方向に連接する工程と、（ｂ）積み重ねられた絶縁
層を圧着して積層体を形成するとともに、ビアホール内
の導電体材料を空孔内に延在させかつ電気的に接続させ
てビア導体を形成する工程と、を備えたことを特徴とす
る。ここに、ビアホールは、絶縁層に設けた穴にスクリ
ーン印刷等の方法で導電体材料を充填したものを意味す
る。また、空孔は、絶縁層に設けた穴に導電体材料を充
填していないもの、あるいは、絶縁層に設けた穴の内周
壁にめっき等の方法で導電体材料を付与したもので穴が
塞がっていないものを意味する。
【０００９】以上の構成により、ビアホール内に充填さ
れた導電体材料のうち、余分な導電体材料は空孔内に延
在する。従って、導電体材料の過充填が防止され、焼成
時の導電体材料の熱収縮による亀裂が積層体に発生しな
い。このとき、空孔を設けた絶縁層が２層以上連接され
ていてもよいし、空孔を設けた絶縁層の間にビアホール
を設けた絶縁層が２層以上連接されていてもよい。
れた導電体材料のうち、余分な導電体材料は空孔内に延
在する。従って、導電体材料の過充填が防止され、焼成
時の導電体材料の熱収縮による亀裂が積層体に発生しな
い。このとき、空孔を設けた絶縁層が２層以上連接され
ていてもよいし、空孔を設けた絶縁層の間にビアホール
を設けた絶縁層が２層以上連接されていてもよい。
【００１０】また、内部電極として少なくともホット側
内部電極と該ホット側内部電極に対向して設けられるグ
ランド内部電極を有し、ビアホールはホット側内部電極
を表面に設けた絶縁層に設けられ、空孔はグランド内部
電極を表面に設けた絶縁層に設けている。そして、グラ
ンド内部電極を表面に設けた絶縁層を、ホット側内部電
極を表面に設けた絶縁層の間に配設し、グランド内部電
極を設けた絶縁層の空孔を、積層方向においてホット側
内部電極を設けた絶縁層のビアホールの間に配設してい
る。これにより、グランド内部電極を設けた絶縁層の穴
に導電体材料を充填する作業がなくなり、導電体材料が
穴の周囲に滲むおそれがなくなる。
内部電極と該ホット側内部電極に対向して設けられるグ
ランド内部電極を有し、ビアホールはホット側内部電極
を表面に設けた絶縁層に設けられ、空孔はグランド内部
電極を表面に設けた絶縁層に設けている。そして、グラ
ンド内部電極を表面に設けた絶縁層を、ホット側内部電
極を表面に設けた絶縁層の間に配設し、グランド内部電
極を設けた絶縁層の空孔を、積層方向においてホット側
内部電極を設けた絶縁層のビアホールの間に配設してい
る。これにより、グランド内部電極を設けた絶縁層の穴
に導電体材料を充填する作業がなくなり、導電体材料が
穴の周囲に滲むおそれがなくなる。
【００１１】さらに、空孔を設けた絶縁層の厚みを５０
μｍ以下に設定することが好ましい。また、空孔の穴径
をビアホールの穴径より大きく設定することが好まし
い。これにより、絶縁層の積み重ね方向に隣接するビア
ホールの導電体材料が空孔を通してより一層確実に接続
する。
μｍ以下に設定することが好ましい。また、空孔の穴径
をビアホールの穴径より大きく設定することが好まし
い。これにより、絶縁層の積み重ね方向に隣接するビア
ホールの導電体材料が空孔を通してより一層確実に接続
する。
【００１２】
【発明の実施の形態】以下、本発明に係る積層型電子部
品の製造方法について添付図面を参照して説明する。
品の製造方法について添付図面を参照して説明する。
【００１３】［第１実施形態、図１〜図３］第１実施形
態は、図７および図８に示した従来の積層型ＬＣノイズ
フィルタ１に本発明を適用したものである。図１に示す
ように、第１実施形態の積層型ＬＣノイズフィルタ１Ａ
は、従来の積層型ＬＣノイズフィルタ１の絶縁シート
３，９，１２，１５，２１にそれぞれ設けたビアホール
３１，３７，４０，４３，４９の代わりに、空孔３１
Ａ，３７Ａ，４０Ａ，４３Ａ，４９Ａを設けたものであ
る。絶縁シート２〜２２は、誘電体粉末や磁性体粉末を
結合剤と一緒に混練したものをシート状にしたものであ
る。
態は、図７および図８に示した従来の積層型ＬＣノイズ
フィルタ１に本発明を適用したものである。図１に示す
ように、第１実施形態の積層型ＬＣノイズフィルタ１Ａ
は、従来の積層型ＬＣノイズフィルタ１の絶縁シート
３，９，１２，１５，２１にそれぞれ設けたビアホール
３１，３７，４０，４３，４９の代わりに、空孔３１
Ａ，３７Ａ，４０Ａ，４３Ａ，４９Ａを設けたものであ
る。絶縁シート２〜２２は、誘電体粉末や磁性体粉末を
結合剤と一緒に混練したものをシート状にしたものであ
る。
【００１４】コイル用電極パターン６０〜６２，６６〜
６８およびコンデンサ電極パターン６３〜６５は、Ａ
ｇ，Ｐｄ，Ｃｕ，Ｎｉ，Ａｕ，Ａｇ−Ｐｄ等からなり、
スパッタリング法、蒸着法などの薄膜形成法、あるい
は、フォトリソグラフィ法やパターン印刷法により形成
される。ビアホール３０，３２〜３６，３８，３９，４
１，４２，４４〜４８，５０は、絶縁シート２，４〜
８，１０，１１，１３，１４，１６〜２０，２２に金
型、レーザ等で穴を明け、スクリーン印刷等の方法でＡ
ｇ，Ｐｄ，Ｃｕ，Ｎｉ，Ａｕ，Ａｇ−Ｐｄ等の導電体材
料をこの穴に充填することにより形成される。
６８およびコンデンサ電極パターン６３〜６５は、Ａ
ｇ，Ｐｄ，Ｃｕ，Ｎｉ，Ａｕ，Ａｇ−Ｐｄ等からなり、
スパッタリング法、蒸着法などの薄膜形成法、あるい
は、フォトリソグラフィ法やパターン印刷法により形成
される。ビアホール３０，３２〜３６，３８，３９，４
１，４２，４４〜４８，５０は、絶縁シート２，４〜
８，１０，１１，１３，１４，１６〜２０，２２に金
型、レーザ等で穴を明け、スクリーン印刷等の方法でＡ
ｇ，Ｐｄ，Ｃｕ，Ｎｉ，Ａｕ，Ａｇ−Ｐｄ等の導電体材
料をこの穴に充填することにより形成される。
【００１５】一方、空孔３１Ａ，３７Ａ，４０Ａ，４３
Ａ，４９Ａは、絶縁シート３，９，１２，１５，２１に
金型、レーザ等で穴を明けることにより形成される。必
要であれば、空孔３１Ａ〜４９Ａの内周壁に印刷やめっ
き等の方法でＡｇ，Ｐｄ，Ｃｕ，Ｎｉ，Ａｕ，Ａｇ−Ｐ
ｄ等の導電体材料を付与する（ただし、穴は塞がってい
ない）。
Ａ，４９Ａは、絶縁シート３，９，１２，１５，２１に
金型、レーザ等で穴を明けることにより形成される。必
要であれば、空孔３１Ａ〜４９Ａの内周壁に印刷やめっ
き等の方法でＡｇ，Ｐｄ，Ｃｕ，Ｎｉ，Ａｕ，Ａｇ−Ｐ
ｄ等の導電体材料を付与する（ただし、穴は塞がってい
ない）。
【００１６】コイル用電極パターン６０〜６２は、中継
用ビアホール３３，３４を介して電気的に直列に接続さ
れ、絶縁シート２〜２２の積み重ね方向に対して平行な
軸を有する螺旋状コイルＬ１とされる。コイル用電極パ
ターン６６〜６８は、中継用ビアホール４５，４６を介
して電気的に直列に接続され、絶縁シート２〜２２の積
み重ね方向に対して平行な軸を有する螺旋状コイルＬ２
とされる。
用ビアホール３３，３４を介して電気的に直列に接続さ
れ、絶縁シート２〜２２の積み重ね方向に対して平行な
軸を有する螺旋状コイルＬ１とされる。コイル用電極パ
ターン６６〜６８は、中継用ビアホール４５，４６を介
して電気的に直列に接続され、絶縁シート２〜２２の積
み重ね方向に対して平行な軸を有する螺旋状コイルＬ２
とされる。
【００１７】ホット側コンデンサ電極パターン６３，６
５は、それぞれ絶縁シート１１，１２を挟んでグランド
側コンデンサ電極パターン６４に対向することにより、
貫通コンデンサＣを構成している。グランド側コンデン
サ電極パターン６４の中央部は円形に電極が除去されて
おり、グランド側コンデンサ電極パターン６４と空孔４
０Ａとの間に所定の間隔が確保されている。なお、ホッ
ト側コンデンサ電極パターンとグランド側コンデンサ電
極パターンの枚数、面積、間隔は所望の静電容量となる
ように適宜設定される。
５は、それぞれ絶縁シート１１，１２を挟んでグランド
側コンデンサ電極パターン６４に対向することにより、
貫通コンデンサＣを構成している。グランド側コンデン
サ電極パターン６４の中央部は円形に電極が除去されて
おり、グランド側コンデンサ電極パターン６４と空孔４
０Ａとの間に所定の間隔が確保されている。なお、ホッ
ト側コンデンサ電極パターンとグランド側コンデンサ電
極パターンの枚数、面積、間隔は所望の静電容量となる
ように適宜設定される。
【００１８】引出し用ビアホール３０，３２は、空孔３
１Ａを間に挟んで、シート２〜２２の積み重ね方向に連
接される。引出し用ビアホール４８，５０は、空孔４９
Ａを間に挟んで、シート２〜２２の積み重ね方向に連接
される。貫通コンデンサＣの中心電極用ビアホール３
９，４１は、空孔４０Ａを間に挟んで連接される。さら
に、中継用ビアホール３６，３８、４２，４４はそれぞ
れ、空孔３７Ａ，４３Ａを間に挟んで連接される。
１Ａを間に挟んで、シート２〜２２の積み重ね方向に連
接される。引出し用ビアホール４８，５０は、空孔４９
Ａを間に挟んで、シート２〜２２の積み重ね方向に連接
される。貫通コンデンサＣの中心電極用ビアホール３
９，４１は、空孔４０Ａを間に挟んで連接される。さら
に、中継用ビアホール３６，３８、４２，４４はそれぞ
れ、空孔３７Ａ，４３Ａを間に挟んで連接される。
【００１９】各シート２〜２２は、積み重ねられてプレ
スされた後、一体的に焼成されることにより、図２に示
すような直方体形状の積層体７０Ａとされる。このと
き、隣接する引出し用ビアホール３０，３２内に充填さ
れた導電体材料のうち、余分な導電体材料はそれぞれ空
孔３１Ａ内に延在する。これにより、引出し用ビアホー
ル３０，３２の導電体材料は空孔３１Ａを通して電気的
に接続し、引出し用ビア導体Ｔ１を形成する。
スされた後、一体的に焼成されることにより、図２に示
すような直方体形状の積層体７０Ａとされる。このと
き、隣接する引出し用ビアホール３０，３２内に充填さ
れた導電体材料のうち、余分な導電体材料はそれぞれ空
孔３１Ａ内に延在する。これにより、引出し用ビアホー
ル３０，３２の導電体材料は空孔３１Ａを通して電気的
に接続し、引出し用ビア導体Ｔ１を形成する。
【００２０】同様にして、引出し用ビアホール４８，５
０の導電体材料は空孔４９Ａを通して電気的に接続し、
引出し用ビア導体Ｔ２を形成する。中心電極用ビア導体
３９，４１の導電体材料は空孔４０Ａを通して電気的に
接続し、中心電極用ビア導体Ｔ３を形成する。この中心
電極用ビア導体Ｔ３に、ホット側コンデンサ電極パター
ン６３，６５が電気的に接続している。さらに、中継用
ビアホール３６，３８の導電体材料、並びに、中継用ビ
アホール４２，４４の導電体材料はそれぞれ、空孔３７
Ａ、４３Ａを通して電気的に接続し、中継用ビア導体Ｔ
４，Ｔ５を形成する。
０の導電体材料は空孔４９Ａを通して電気的に接続し、
引出し用ビア導体Ｔ２を形成する。中心電極用ビア導体
３９，４１の導電体材料は空孔４０Ａを通して電気的に
接続し、中心電極用ビア導体Ｔ３を形成する。この中心
電極用ビア導体Ｔ３に、ホット側コンデンサ電極パター
ン６３，６５が電気的に接続している。さらに、中継用
ビアホール３６，３８の導電体材料、並びに、中継用ビ
アホール４２，４４の導電体材料はそれぞれ、空孔３７
Ａ、４３Ａを通して電気的に接続し、中継用ビア導体Ｔ
４，Ｔ５を形成する。
【００２１】次に、積層体７０Ａの右側面部には入力端
子７１が設けられ、左側面部には出力端子７２が設けら
れ、中央部にはグランド端子７３が設けられる。積層体
７０Ａの下面７５は、積層型ＬＣノイズフィルタ１Ａを
プリント基板等にはんだ付けする際の実装面として利用
される。実装面７５に対して、シート２〜２２の積み重
ね方向は平行であり、コイルＬ１，Ｌ２のコイル軸方向
も平行である。つまり、積層型ＬＣノイズフィルタ１Ａ
は横巻き構造である。図３は、積層型ＬＣノイズフィル
タ１Ａの電気等価回路図である。
子７１が設けられ、左側面部には出力端子７２が設けら
れ、中央部にはグランド端子７３が設けられる。積層体
７０Ａの下面７５は、積層型ＬＣノイズフィルタ１Ａを
プリント基板等にはんだ付けする際の実装面として利用
される。実装面７５に対して、シート２〜２２の積み重
ね方向は平行であり、コイルＬ１，Ｌ２のコイル軸方向
も平行である。つまり、積層型ＬＣノイズフィルタ１Ａ
は横巻き構造である。図３は、積層型ＬＣノイズフィル
タ１Ａの電気等価回路図である。
【００２２】入力端子７１には、引出し用ビア導体Ｔ１
を介して、螺旋状コイルＬ１の一端（コイル用電極パタ
ーン６０）が電気的に接続されている。出力端子７２に
は、引出し用ビア導体Ｔ２を介して、螺旋状コイルＬ２
の一端（コイル用電極パターン６８）が電気的に接続さ
れている。グランド端子７３には、グランド側コンデン
サ電極パターン６４が電気的に接続されている。
を介して、螺旋状コイルＬ１の一端（コイル用電極パタ
ーン６０）が電気的に接続されている。出力端子７２に
は、引出し用ビア導体Ｔ２を介して、螺旋状コイルＬ２
の一端（コイル用電極パターン６８）が電気的に接続さ
れている。グランド端子７３には、グランド側コンデン
サ電極パターン６４が電気的に接続されている。
【００２３】以上の構成からなる積層型ＬＣノイズフィ
ルタ１Ａは、ビアホール３０，３２、ビアホール３６，
３８、ビアホール３９，４１、ビアホール４２，４４、
およびビアホール４８，５０のそれぞれの内部に充填さ
れた導電体材料のうち、余分な導電体材料が空孔３１Ａ
〜４９Ａ内に延在するので、導電体材料の過充填が防止
され、焼成時の導電体材料の熱収縮による亀裂が積層体
７０Ａに発生しない。
ルタ１Ａは、ビアホール３０，３２、ビアホール３６，
３８、ビアホール３９，４１、ビアホール４２，４４、
およびビアホール４８，５０のそれぞれの内部に充填さ
れた導電体材料のうち、余分な導電体材料が空孔３１Ａ
〜４９Ａ内に延在するので、導電体材料の過充填が防止
され、焼成時の導電体材料の熱収縮による亀裂が積層体
７０Ａに発生しない。
【００２４】さらに、ホット側コンデンサ電極パターン
６３，６５をそれぞれ設けた絶縁シート１１，１３にビ
アホール３９，４１を設け、グランド側コンデンサ電極
パターン６４を設けた絶縁シート１２に空孔４０Ａを設
けたので、グランド側コンデンサ電極パターン６４を設
けた絶縁シート１２の穴に導電体材料を充填する作業が
なくなり、導電体材料が穴の周囲に滲むおそれがなくな
る。この結果、グランド側コンデンサ電極パターン６４
と中心電極用ビア導体Ｔ３との間の絶縁距離を十分に確
保することができる。
６３，６５をそれぞれ設けた絶縁シート１１，１３にビ
アホール３９，４１を設け、グランド側コンデンサ電極
パターン６４を設けた絶縁シート１２に空孔４０Ａを設
けたので、グランド側コンデンサ電極パターン６４を設
けた絶縁シート１２の穴に導電体材料を充填する作業が
なくなり、導電体材料が穴の周囲に滲むおそれがなくな
る。この結果、グランド側コンデンサ電極パターン６４
と中心電極用ビア導体Ｔ３との間の絶縁距離を十分に確
保することができる。
【００２５】また、本第１実施形態では、空孔３１Ａ〜
４９Ａをそれぞれ設けた絶縁シート３，９，１２，１
５，２１の厚みを５０μｍ以下（５μｍ以上）に設定し
ている。さらに、空孔３１Ａ〜４９Ａの穴径を、該空孔
３１Ａ〜４９Ａに接するビアホール３０，３２，３６，
３８，３９，４１，４２，４４，４８，５０の穴径より
大きく（３倍以下）設定している。これにより、絶縁シ
ート２〜２２の積み重ね方向に隣接するビアホール３０
と３２の導電体材料を空孔３１Ａを通してより一層確実
に接続させることができる。同様に、ビアホール３６と
３８の導電体材料、ビアホール３９と４１の導電体材
料、ビアホール４２と４４の導電体材料、並びにビアホ
ール４８と５０の導電体材料をそれぞれ、空孔３７Ａ，
４０Ａ，４３Ａ，４９Ａを通してより一層確実に接続さ
せることができる。
４９Ａをそれぞれ設けた絶縁シート３，９，１２，１
５，２１の厚みを５０μｍ以下（５μｍ以上）に設定し
ている。さらに、空孔３１Ａ〜４９Ａの穴径を、該空孔
３１Ａ〜４９Ａに接するビアホール３０，３２，３６，
３８，３９，４１，４２，４４，４８，５０の穴径より
大きく（３倍以下）設定している。これにより、絶縁シ
ート２〜２２の積み重ね方向に隣接するビアホール３０
と３２の導電体材料を空孔３１Ａを通してより一層確実
に接続させることができる。同様に、ビアホール３６と
３８の導電体材料、ビアホール３９と４１の導電体材
料、ビアホール４２と４４の導電体材料、並びにビアホ
ール４８と５０の導電体材料をそれぞれ、空孔３７Ａ，
４０Ａ，４３Ａ，４９Ａを通してより一層確実に接続さ
せることができる。
【００２６】［第２実施形態、図４および図５］図４に
示す多層基板８１は、信号線用電極パターン１６１〜１
６９、ビアホール１０１，１０３，１２２，１２４，１
３２，１３４，１５２，１５４等および空孔１０２，１
２３，１３３，１５３等をそれぞれ設けた絶縁シート８
２〜９６などにて構成されている。ビアホール１０１，
１０３，１２２，１２４，１３２，１３４，１５２，１
５４等は、絶縁シート８２，８４〜８６，８８〜９０，
９２〜９４，９６に金型、レーザ等で穴を明け、スクリ
ーン印刷等の方法でＡｇ，Ｐｄ，Ｃｕ，Ｎｉ，Ａｕ，Ａ
ｇ−Ｐｄ等の導電体材料をこの穴に充填することにより
形成される。
示す多層基板８１は、信号線用電極パターン１６１〜１
６９、ビアホール１０１，１０３，１２２，１２４，１
３２，１３４，１５２，１５４等および空孔１０２，１
２３，１３３，１５３等をそれぞれ設けた絶縁シート８
２〜９６などにて構成されている。ビアホール１０１，
１０３，１２２，１２４，１３２，１３４，１５２，１
５４等は、絶縁シート８２，８４〜８６，８８〜９０，
９２〜９４，９６に金型、レーザ等で穴を明け、スクリ
ーン印刷等の方法でＡｇ，Ｐｄ，Ｃｕ，Ｎｉ，Ａｕ，Ａ
ｇ−Ｐｄ等の導電体材料をこの穴に充填することにより
形成される。
【００２７】一方、空孔１０２，１２３，１３３，１５
３等は、絶縁シート８３，８７，９１，９５に金型、レ
ーザ等で穴を明けることにより形成される。必要であれ
ば、空孔１０２，１２３，１３３，１５３等の内周壁に
めっき等の方法でＡｇ，Ｐｄ，Ｃｕ，Ｎｉ，Ａｕ，Ａｇ
−Ｐｄ等の導電体材料を付与する（ただし、穴は塞がっ
ていない）。
３等は、絶縁シート８３，８７，９１，９５に金型、レ
ーザ等で穴を明けることにより形成される。必要であれ
ば、空孔１０２，１２３，１３３，１５３等の内周壁に
めっき等の方法でＡｇ，Ｐｄ，Ｃｕ，Ｎｉ，Ａｕ，Ａｇ
−Ｐｄ等の導電体材料を付与する（ただし、穴は塞がっ
ていない）。
【００２８】引出し用ビアホール１０１，１０３は、空
孔１０２を間に挟んで、シート８２〜９６の積み重ね方
向に連接される。引出し用ビアホール１０５，１０７、
１１１，１１３、１１５，１１７はそれぞれ、空孔１０
６，１１２，１１６を間に挟んで連接される。また、引
出し用ビアホール１５１，１５２，１５４、１５５，１
５６，１５８はそれぞれ、空孔１５３，１５７を間に挟
んで連接される。さらに、中継用ビアホール１２１，１
２２，１２４、１２５，１２６，１２８、１３１，１３
２，１３４、１３５，１３６，１３８、１４１，１４
２，１４４、１４５，１４６，１４８はそれぞれ、空孔
１２３，１２７，１３３，１３７，１４３，１４７を間
に挟んで連接される。
孔１０２を間に挟んで、シート８２〜９６の積み重ね方
向に連接される。引出し用ビアホール１０５，１０７、
１１１，１１３、１１５，１１７はそれぞれ、空孔１０
６，１１２，１１６を間に挟んで連接される。また、引
出し用ビアホール１５１，１５２，１５４、１５５，１
５６，１５８はそれぞれ、空孔１５３，１５７を間に挟
んで連接される。さらに、中継用ビアホール１２１，１
２２，１２４、１２５，１２６，１２８、１３１，１３
２，１３４、１３５，１３６，１３８、１４１，１４
２，１４４、１４５，１４６，１４８はそれぞれ、空孔
１２３，１２７，１３３，１３７，１４３，１４７を間
に挟んで連接される。
【００２９】各シート８２〜９６は、積み重ねられてプ
レスされた後、一体的に焼成されることにより、図５に
示すような多層基板８１とされる。このとき、隣接する
引出し用ビアホール１０１，１０３内に充填された導電
体材料のうち、余分な導電体材料はそれぞれ空孔１０２
内に延在する。これにより、引出し用ビアホール１０
１，１０３の導電体材料は空孔１０２を通して電気的に
接続し、引出し用ビア導体Ｔ１１を形成する。引出し用
ビア導体Ｔ１１の開口端面が外部接続電極となる。引出
し用ビアホール１０５，１０７の導電体材料は空孔１０
６を通して電気的に接続し、引出し用ビア導体Ｔ１２を
形成する。引出し用ビアホール１１１，１１３の導電体
材料は空孔１１２を通して接続し、引出し用ビア導体Ｔ
１３を形成する。引出し用ビアホール１１５，１１７の
導電体材料は空孔１１６を通して接続し、引出し用ビア
導体Ｔ１４を形成する。引出し用ビアホール１５１，１
５２，１５４は、ビアホール１５２，１５４の導電体材
料が空孔１５３を通して電気的に接続することにより、
引出し用ビア導体Ｔ２１を形成する。引出し用ビアホー
ル１５５，１５６，１５８は、ビアホール１５６，１５
８の導電体材料が空孔１５７を通して電気的に接続する
ことにより、引出し用ビア導体Ｔ２２を形成する。
レスされた後、一体的に焼成されることにより、図５に
示すような多層基板８１とされる。このとき、隣接する
引出し用ビアホール１０１，１０３内に充填された導電
体材料のうち、余分な導電体材料はそれぞれ空孔１０２
内に延在する。これにより、引出し用ビアホール１０
１，１０３の導電体材料は空孔１０２を通して電気的に
接続し、引出し用ビア導体Ｔ１１を形成する。引出し用
ビア導体Ｔ１１の開口端面が外部接続電極となる。引出
し用ビアホール１０５，１０７の導電体材料は空孔１０
６を通して電気的に接続し、引出し用ビア導体Ｔ１２を
形成する。引出し用ビアホール１１１，１１３の導電体
材料は空孔１１２を通して接続し、引出し用ビア導体Ｔ
１３を形成する。引出し用ビアホール１１５，１１７の
導電体材料は空孔１１６を通して接続し、引出し用ビア
導体Ｔ１４を形成する。引出し用ビアホール１５１，１
５２，１５４は、ビアホール１５２，１５４の導電体材
料が空孔１５３を通して電気的に接続することにより、
引出し用ビア導体Ｔ２１を形成する。引出し用ビアホー
ル１５５，１５６，１５８は、ビアホール１５６，１５
８の導電体材料が空孔１５７を通して電気的に接続する
ことにより、引出し用ビア導体Ｔ２２を形成する。
【００３０】同様にして、中継用ビアホール１２１，１
２２，１２４と空孔１２３とで中継用ビア導体Ｔ１５を
形成する。中継用ビア導体Ｔ１５は信号線用電極パター
ン１６１，１６４間を電気的に接続する。中継用ビアホ
ール１２５，１２６，１２８と空孔１２７とで中継用ビ
ア導体Ｔ１６を形成する。中継用ビアホール１３１，１
３２，１３４と空孔１３３とで中継用ビア導体Ｔ１７を
形成する。中継用ビアホール１３５，１３６，１３８と
空孔１３７とで中継用ビア導体Ｔ１８を形成する。中継
用ビアホール１４１，１４２，１４４と空孔１４３とで
中継用ビア導体Ｔ１９を形成する。中継用ビアホール１
４５，１４６，１４８と空孔１４７とで中継用ビア導体
Ｔ２０を形成する。また、多層基板８１の表面には、電
子部品１６１，１６２がはんだ付けにより実装される。
２２，１２４と空孔１２３とで中継用ビア導体Ｔ１５を
形成する。中継用ビア導体Ｔ１５は信号線用電極パター
ン１６１，１６４間を電気的に接続する。中継用ビアホ
ール１２５，１２６，１２８と空孔１２７とで中継用ビ
ア導体Ｔ１６を形成する。中継用ビアホール１３１，１
３２，１３４と空孔１３３とで中継用ビア導体Ｔ１７を
形成する。中継用ビアホール１３５，１３６，１３８と
空孔１３７とで中継用ビア導体Ｔ１８を形成する。中継
用ビアホール１４１，１４２，１４４と空孔１４３とで
中継用ビア導体Ｔ１９を形成する。中継用ビアホール１
４５，１４６，１４８と空孔１４７とで中継用ビア導体
Ｔ２０を形成する。また、多層基板８１の表面には、電
子部品１６１，１６２がはんだ付けにより実装される。
【００３１】以上の構成からなる多層基板８１は、ビア
ホール１０１，１０３、ビアホール１２２，１２４、ビ
アホール１３２，１３４、ビアホール１５２，１５４等
のそれぞれの内部に充填された導電体材料のうち、余分
な導電体材料が空孔１０２，１２３，１３３，１５３等
に延在するので、導電体材料の過充填が防止され、焼成
時の導電体材料の熱収縮による亀裂が多層基板８１に発
生しない。
ホール１０１，１０３、ビアホール１２２，１２４、ビ
アホール１３２，１３４、ビアホール１５２，１５４等
のそれぞれの内部に充填された導電体材料のうち、余分
な導電体材料が空孔１０２，１２３，１３３，１５３等
に延在するので、導電体材料の過充填が防止され、焼成
時の導電体材料の熱収縮による亀裂が多層基板８１に発
生しない。
【００３２】また、本第２実施形態では、空孔１０２，
１２３，１３３，１５３等をそれぞれ設けた絶縁シート
８３，８７，９１，９５の厚みを５０μｍ以下（３μｍ
以上）に設定している。さらに、空孔１０２，１２３，
１３３，１５３等の穴径を、該空孔１０２，１２３，１
３３，１５３等に接するビアホール１０１，１０３、１
２２，１２４、１３２，１３４、１５２，１５４等の穴
径より大きく（３倍以下）設定している。これにより、
絶縁シート８２〜９６の積み重ね方向に隣接するビアホ
ール１０１と１０３の導電体材料を空孔１０２を通して
より一層確実に接続させることができる。他のビアホー
ル１２２と１２４などの導電体材料も、それぞれ、空孔
１２３などを通してより一層確実に接続させることがで
きる。
１２３，１３３，１５３等をそれぞれ設けた絶縁シート
８３，８７，９１，９５の厚みを５０μｍ以下（３μｍ
以上）に設定している。さらに、空孔１０２，１２３，
１３３，１５３等の穴径を、該空孔１０２，１２３，１
３３，１５３等に接するビアホール１０１，１０３、１
２２，１２４、１３２，１３４、１５２，１５４等の穴
径より大きく（３倍以下）設定している。これにより、
絶縁シート８２〜９６の積み重ね方向に隣接するビアホ
ール１０１と１０３の導電体材料を空孔１０２を通して
より一層確実に接続させることができる。他のビアホー
ル１２２と１２４などの導電体材料も、それぞれ、空孔
１２３などを通してより一層確実に接続させることがで
きる。
【００３３】［他の実施形態］なお、本発明に係る積層
型電子部品の製造方法は、前記実施形態に限定するもの
ではなく、その要旨の範囲内で種々に変更することがで
きる。例えば、本発明は、積層型ＬＣノイズフィルタや
多層基板の他に、ビアホールを連接して構成したビアイ
ンダクタを用いた積層型ＬＣフィルタ（低域通過フィル
タ、帯域通過フィルタ、帯域阻止フィルタ、高域通過フ
ィルタなど）や、連接したビアホールを用いたコンデン
サや、カプラ、バラン、ディレイラインなどの単体又は
前述の積層型電子部品を組み合わせて構成される高周波
モジュールにも適用することができる。
型電子部品の製造方法は、前記実施形態に限定するもの
ではなく、その要旨の範囲内で種々に変更することがで
きる。例えば、本発明は、積層型ＬＣノイズフィルタや
多層基板の他に、ビアホールを連接して構成したビアイ
ンダクタを用いた積層型ＬＣフィルタ（低域通過フィル
タ、帯域通過フィルタ、帯域阻止フィルタ、高域通過フ
ィルタなど）や、連接したビアホールを用いたコンデン
サや、カプラ、バラン、ディレイラインなどの単体又は
前述の積層型電子部品を組み合わせて構成される高周波
モジュールにも適用することができる。
【００３４】また、前記第１実施形態や第２実施形態で
は、ビアホールと空孔は交互に連接され、空孔はビアホ
ールの間に配設されているが、図６に示すように、空孔
４８Ａ，４９Ａを２個以上連接してもよい。あるいは、
空孔を二つ以上のビアホール毎に挿入するようにしても
よい。また、ビアホールと空孔は規則的に（交互や何層
毎）連接されていてもよいし、不規則に連接（例えば外
層近傍のビアホールの数に対する空孔の数の割合を多く
したり、中央部の空孔の数の割合を多くしたり）しても
よい。
は、ビアホールと空孔は交互に連接され、空孔はビアホ
ールの間に配設されているが、図６に示すように、空孔
４８Ａ，４９Ａを２個以上連接してもよい。あるいは、
空孔を二つ以上のビアホール毎に挿入するようにしても
よい。また、ビアホールと空孔は規則的に（交互や何層
毎）連接されていてもよいし、不規則に連接（例えば外
層近傍のビアホールの数に対する空孔の数の割合を多く
したり、中央部の空孔の数の割合を多くしたり）しても
よい。
【００３５】また、前記第１実施形態の積層型ＬＣノイ
ズフィルタは横巻きＬＣＬ構造（Ｔ型）であるが、コイ
ル軸が実装面に対して直交する縦巻きＣＬＣ構造（π
型）であってもよい。
ズフィルタは横巻きＬＣＬ構造（Ｔ型）であるが、コイ
ル軸が実装面に対して直交する縦巻きＣＬＣ構造（π
型）であってもよい。
【００３６】
【発明の効果】以上の説明からも明らかなように、本発
明によれば、ビアホール内に充填された導電体材料のう
ち、余分な導電体材料は空孔内に延在する。従って、導
電体材料の過充填が防止され、焼成時の導電体材料の熱
収縮による亀裂が積層体に発生しない。さらに、グラン
ド側コンデンサ電極パターンを設けた絶縁層には空孔を
設けることにより、グランド側コンデンサ電極パターン
を設けた絶縁層に対して導電体材料を充填する作業がな
くなり、導電体材料が穴の周囲に滲むおそれがなくな
る。この結果、グランド側コンデンサ電極パターンとビ
ア導体との間の絶縁距離を十分に確保することができ
る。
明によれば、ビアホール内に充填された導電体材料のう
ち、余分な導電体材料は空孔内に延在する。従って、導
電体材料の過充填が防止され、焼成時の導電体材料の熱
収縮による亀裂が積層体に発生しない。さらに、グラン
ド側コンデンサ電極パターンを設けた絶縁層には空孔を
設けることにより、グランド側コンデンサ電極パターン
を設けた絶縁層に対して導電体材料を充填する作業がな
くなり、導電体材料が穴の周囲に滲むおそれがなくな
る。この結果、グランド側コンデンサ電極パターンとビ
ア導体との間の絶縁距離を十分に確保することができ
る。
【図１】本発明に係る積層型電子部品の製造方法の第１
実施形態を示す分解斜視図。
実施形態を示す分解斜視図。
【図２】図１に示した積層型電子部品の外観斜視図。
【図３】図２に示した積層型電子部品の電気等価回路
図。
図。
【図４】本発明に係る積層型電子部品の製造方法の第２
実施形態を示す分解断面図。
実施形態を示す分解断面図。
【図５】図４に示した積層型電子部品の断面図。
【図６】本発明に係る積層型電子部品の製造方法の他の
実施形態を示す一部分解斜視図。
実施形態を示す一部分解斜視図。
【図７】従来の積層型電子部品の製造方法を示す分解斜
視図。
視図。
【図８】図７に示した積層型電子部品の外観斜視図。
１Ａ…積層型ＬＣフィルタ
２〜２２…絶縁シート
３０，３２〜３６，３８，３９，４１，４２，４４〜４
８，５０…ビアホール ３１Ａ，３７Ａ，４０Ａ，４３Ａ，４９Ａ…空孔 ６０〜６２，６６〜６８…コイル用電極パターン ６３，６５…ホット側コンデンサ電極パターン ６４…グランド側コンデンサ電極パターン Ｔ１，Ｔ２…引出し用ビア導体 Ｔ３…中心電極用ビア導体 Ｔ４，Ｔ５…中継用ビア導体 ８１…多層基板 ８２〜９６…絶縁シート １０１，１０３，１０５，１０７，１１１，１１３，１
１５，１１７，１２１，１２２，１２４〜１２６，１２
８，１３１，１３２，１３４〜１３６，１３８，１４
１，１４２，１４４〜１４６，１４８，１５１，１５
２，１５４〜１５６，１５８…ビアホール １０２，１０６，１１２，１１６，１２３，１２７，１
３３，１３７，１４３，１４７，１５３，１５７…空孔 Ｔ１１〜Ｔ１４，Ｔ２１，Ｔ２２…引出し用ビア導体 Ｔ１５〜Ｔ２０…中継用ビア導体
８，５０…ビアホール ３１Ａ，３７Ａ，４０Ａ，４３Ａ，４９Ａ…空孔 ６０〜６２，６６〜６８…コイル用電極パターン ６３，６５…ホット側コンデンサ電極パターン ６４…グランド側コンデンサ電極パターン Ｔ１，Ｔ２…引出し用ビア導体 Ｔ３…中心電極用ビア導体 Ｔ４，Ｔ５…中継用ビア導体 ８１…多層基板 ８２〜９６…絶縁シート １０１，１０３，１０５，１０７，１１１，１１３，１
１５，１１７，１２１，１２２，１２４〜１２６，１２
８，１３１，１３２，１３４〜１３６，１３８，１４
１，１４２，１４４〜１４６，１４８，１５１，１５
２，１５４〜１５６，１５８…ビアホール １０２，１０６，１１２，１１６，１２３，１２７，１
３３，１３７，１４３，１４７，１５３，１５７…空孔 Ｔ１１〜Ｔ１４，Ｔ２１，Ｔ２２…引出し用ビア導体 Ｔ１５〜Ｔ２０…中継用ビア導体
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０５Ｋ 3/46 Ｈ０５Ｋ 3/46 Ｑ
Ｈ０１Ｇ 4/40 ３２１Ａ
Ｈ０１Ｆ 15/00 Ｄ
Ｆターム(参考） 5E070 AA05 CB03 CB13
5E082 AA01 AB03 DD07 EE04 EE35
5E346 AA12 AA15 AA43 BB02 BB03
BB04 BB06 BB20 CC17 CC31
DD02 DD34 EE24 FF18 FF35
FF45 GG05 GG06 GG08 HH07
HH21
5J024 AA01 BA03 DA01 DA05 DA29
EA08
Claims (7)
- 【請求項１】 絶縁層を積み重ねて構成した積層体内
に、ビア導体と内部電極を設けた積層型電子部品の製造
方法において、 ビアホールを設けた絶縁層と空孔を設けた絶縁層とを積
み重ねて、前記ビアホールと前記空孔を前記絶縁層の積
み重ね方向に連接する工程と、 積み重ねられた前記絶縁層を圧着して前記積層体を形成
するとともに、前記ビアホール内の導電体材料を前記空
孔内に延在させかつ電気的に接続させてビア導体を形成
する工程と、 を備えたことを特徴とする積層型電子部品の製造方法。 - 【請求項２】 前記内部電極として少なくともホット側
内部電極と該ホット側内部電極に対向して設けられるグ
ランド内部電極を有し、前記ホット側内部電極を表面に
設けた絶縁層にはビアホールを設け、前記グランド内部
電極を表面に設けた絶縁層には空孔を設けたことを特徴
とする請求項１に記載の積層型電子部品の製造方法。 - 【請求項３】 前記グランド内部電極を表面に設けた絶
縁層を、前記ホット側内部電極を表面に設けた絶縁層の
間に配設し、前記グランド内部電極を設けた絶縁層の空
孔を、積層方向において前記ホット側内部電極を設けた
絶縁層のビアホールの間に配設したことを特徴とする請
求項２に記載の積層型電子部品の製造方法。 - 【請求項４】 空孔を設けた絶縁層を２層以上連接して
いることを特徴とする請求項１〜請求項３のいずれかに
記載の積層型電子部品の製造方法。 - 【請求項５】 空孔を設けた絶縁層の間にビアホールを
設けた絶縁層が２層以上連接していることを特徴とする
請求項１〜請求項３のいずれかに記載の積層型電子部品
の製造方法。 - 【請求項６】 空孔を設けた絶縁層の厚みが５０μｍ以
下であることを特徴とする請求項１〜請求項５のいずれ
かに記載の積層型電子部品の製造方法。 - 【請求項７】 前記空孔の穴径が前記ビアホールの穴径
より大きいことを特徴とする請求項１〜請求項６のいず
れかに記載の積層型電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001329652A JP3890953B2 (ja) | 2001-10-26 | 2001-10-26 | 積層型電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001329652A JP3890953B2 (ja) | 2001-10-26 | 2001-10-26 | 積層型電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003133174A true JP2003133174A (ja) | 2003-05-09 |
| JP3890953B2 JP3890953B2 (ja) | 2007-03-07 |
Family
ID=19145517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001329652A Expired - Lifetime JP3890953B2 (ja) | 2001-10-26 | 2001-10-26 | 積層型電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3890953B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005167483A (ja) * | 2003-12-01 | 2005-06-23 | Taiyo Yuden Co Ltd | 積層チップフィルタ |
| JP2006025145A (ja) * | 2004-07-07 | 2006-01-26 | Tdk Corp | 積層型ｌｃ複合部品 |
| KR100627700B1 (ko) | 2003-12-05 | 2006-09-25 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층형 전자부품의 제조방법 및 적층형 전자부품 |
| JP2007134568A (ja) * | 2005-11-11 | 2007-05-31 | Murata Mfg Co Ltd | 積層コイル部品及びその製造方法 |
| JP2009231649A (ja) * | 2008-03-25 | 2009-10-08 | Ngk Spark Plug Co Ltd | 配線基板およびその製造方法 |
| WO2011135936A1 (ja) * | 2010-04-27 | 2011-11-03 | 株式会社村田製作所 | 電子部品及びその製造方法 |
| JP2012053831A (ja) * | 2010-09-03 | 2012-03-15 | Murata Mfg Co Ltd | Ｒｆｉｃチップの実装構造 |
| CN106735922A (zh) * | 2017-01-16 | 2017-05-31 | 深圳顺络电子股份有限公司 | 一种叠层电子元件及其制备方法 |
-
2001
- 2001-10-26 JP JP2001329652A patent/JP3890953B2/ja not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005167483A (ja) * | 2003-12-01 | 2005-06-23 | Taiyo Yuden Co Ltd | 積層チップフィルタ |
| KR100627700B1 (ko) | 2003-12-05 | 2006-09-25 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층형 전자부품의 제조방법 및 적층형 전자부품 |
| US7375977B2 (en) | 2003-12-05 | 2008-05-20 | Murata Manufacturing Co., Ltd. | Multilayered electronic component |
| JP2006025145A (ja) * | 2004-07-07 | 2006-01-26 | Tdk Corp | 積層型ｌｃ複合部品 |
| JP2007134568A (ja) * | 2005-11-11 | 2007-05-31 | Murata Mfg Co Ltd | 積層コイル部品及びその製造方法 |
| JP2009231649A (ja) * | 2008-03-25 | 2009-10-08 | Ngk Spark Plug Co Ltd | 配線基板およびその製造方法 |
| WO2011135936A1 (ja) * | 2010-04-27 | 2011-11-03 | 株式会社村田製作所 | 電子部品及びその製造方法 |
| JP2012053831A (ja) * | 2010-09-03 | 2012-03-15 | Murata Mfg Co Ltd | Ｒｆｉｃチップの実装構造 |
| CN106735922A (zh) * | 2017-01-16 | 2017-05-31 | 深圳顺络电子股份有限公司 | 一种叠层电子元件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3890953B2 (ja) | 2007-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009021512A (ja) | 積層コンデンサ | |
| JP2007180183A (ja) | コンデンサブロック及び積層基板 | |
| JPH0775208B2 (ja) | インダクター及びインダクターを含む複合部品並びにそれらの製造方法 | |
| JPH08250309A (ja) | 複合積層電子部品 | |
| JP3890953B2 (ja) | 積層型電子部品の製造方法 | |
| US6621378B2 (en) | Filter | |
| JPH07263280A (ja) | チップ型ｌｃ複合部品 | |
| JP2001076952A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP3126244B2 (ja) | 高周波ｌｃ複合部品 | |
| JPS6228891B2 (ja) | ||
| JP2001102218A (ja) | 積層チップインダクタ及びその製造方法 | |
| JP2600127Y2 (ja) | 積層チップｅｍｉ除去フィルタ | |
| JP2001307937A (ja) | 積層セラミック電子部品の製造方法 | |
| JP2005086676A (ja) | 積層型ｌｃ部品およびその製造方法 | |
| JP2000182892A (ja) | 複合電子部品およびその製造方法 | |
| JPH05283284A (ja) | チップ型ノイズ対策用フィルタおよびその製造方法 | |
| JP2909122B2 (ja) | 積層複合部品 | |
| JPH0878991A (ja) | チップ型ｌｃフィルタ素子 | |
| WO2005060093A1 (ja) | 積層セラミック電子部品 | |
| WO2018070105A1 (ja) | 積層型ｌｃフィルタアレイ | |
| JP2001060518A (ja) | 積層電子部品 | |
| JPH0447950Y2 (ja) | ||
| JP2005229219A (ja) | 積層型フィルタ及び積層型フィルタアレイ | |
| JPH0328589Y2 (ja) | ||
| JPH0134341Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061127 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3890953 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131215 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |