CN106735922A - 一种叠层电子元件及其制备方法 - Google Patents

一种叠层电子元件及其制备方法 Download PDF

Info

Publication number
CN106735922A
CN106735922A CN201710032631.5A CN201710032631A CN106735922A CN 106735922 A CN106735922 A CN 106735922A CN 201710032631 A CN201710032631 A CN 201710032631A CN 106735922 A CN106735922 A CN 106735922A
Authority
CN
China
Prior art keywords
laser
electronic components
tie point
preparation
laminate electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710032631.5A
Other languages
English (en)
Other versions
CN106735922B (zh
Inventor
曾艳军
蒋家军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Sunlord Electronics Co Ltd
Original Assignee
Shenzhen Sunlord Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Sunlord Electronics Co Ltd filed Critical Shenzhen Sunlord Electronics Co Ltd
Priority to CN201710032631.5A priority Critical patent/CN106735922B/zh
Publication of CN106735922A publication Critical patent/CN106735922A/zh
Application granted granted Critical
Publication of CN106735922B publication Critical patent/CN106735922B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/361Removing material for deburring or mechanical trimming
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明公开了一种叠层电子元件及其制备方法,制备方法包括以下步骤:S1,以印刷有多个连接点或者内电极的载板为母板,将母板放置在激光开孔设备的XY可移动平台上,由激光开孔设备对母板上的对位靶标做识别抓取,根据对位载板上的多个连接点的位置计算并存储各开孔点的实际位置;S2,流延制作所述下基板;S3,在所述下基板上印刷下引出端;S4,印刷连接点;S5,流延制作—中基板;S6,激光蚀刻;S7,蚀刻后,将制作的部分移回流延工艺中,印刷内电极;S8,重复步骤S4~S7;S9,印刷连接点;S10,流延制作最后一层中基板;S11,印刷上引出端;S12,流延制作上基板。本发明的叠层电子元件的制备方法,制得的叠层电子元件的连接可靠性高,产品竞争力强。

Description

一种叠层电子元件及其制备方法
【技术领域】
本发明涉及一种叠层电子元件及其制备方法。
【背景技术】
目前,业内湿法工艺制作的叠层电子元件,如叠层电感的相关系列产品中,长时间使用后存在着因连接点连接不可靠、虚弱连接等导致开路较高的现象,造成相关物料损失及返工成本高,引起频繁的客户投诉,较大程度上影响了产品的竞争力。
【发明内容】
本发明所要解决的技术问题是:弥补上述现有技术的不足,提出一种叠层电子元件及其制备方法,制得的叠层电子元件的连接可靠性高,产品竞争力强。
本发明的技术问题通过以下的技术方案予以解决:
一种叠层电子元件的制备方法,所述叠层电子元件包括下基板、多个中基板和上基板;包括以下步骤:S1,以印刷有多个连接点或者内电极的载板为母板,所述多个连接点在所述对位载板上的位置对应叠层电子元件中各连接点在各中间基板上的位置;将所述母板放置在激光开孔设备的XY可移动平台上,由所述激光开孔设备对所述母板上的对位靶标做识别抓取,根据所述对位载板上的多个连接点的位置计算并存储各开孔点的实际位置;S2,流延制作所述下基板;S3,在所述下基板上印刷下引出端;S4,印刷连接点;S5,流延制作—中基板;S6,将已制作的部分移动至所述激光开孔设备的XY可移动平台上进行激光蚀刻,以蚀刻掉覆盖对应连接点区域上的流延膜;S7,蚀刻后,将制作的部分移回流延工艺中,印刷内电极;S8,重复步骤S4~S7,直至制作形成完整的内电极线圈;S9,在内电极线圈的末端上印刷连接点;S10,流延制作最后一层中基板;S11,印刷上引出端;S12,流延制作上基板。
优选的技术方案中,
步骤S1中,所述激光开孔设备中预先存储有对应于各中间基板上连接点的开孔点阵,所述激光开孔设备根据所述对位载板上的多个连接点的位置对开孔点阵进行补偿计算得到各开孔点的实际位置。
步骤S1中,所述母板上的对位靶标为十字形或者圆形。
步骤S6中,蚀刻后,所述连接点的直径为内电极线宽的3/4以上。
步骤S6中,进行激光蚀刻时,激光的功率根据需要蚀刻掉的流延膜的厚度调整设定。
采用功率为4~6.4W的激光蚀刻掉32μm厚的流延膜。
步骤S6中,进行激光蚀刻时,激光器为二氧化碳激光器、皮秒绿光激光器或皮秒红外激光器。
所述叠层电子元件为叠层电感。
本发明的技术问题通过以下进一步的技术方案予以解决:
一种根据如上所述的制备方法制得的叠层电子元件。
本发明与现有技术对比的有益效果是:
本发明的叠层电子元件及其制备方法,在现有的湿法叠层电子元件成型制作过程中嵌入激光对位蚀刻技术,通过在印刷连接点,覆盖流延膜形成中基板后,对中基板进行激光对位蚀刻,以蚀刻掉叠层流延过程中覆盖在连接点上的流延膜,使连接点显露充分,则内电极在经连接点连接时连接面积更大,从而提高连接点连接的可靠性,即便长时间使用,也能确保连接点可靠连接各部分的内电极,确保产品长时间使用的连接可靠性,提高产品竞争力。本发明将激光蚀刻技术有效的应用于湿法叠层工艺平台中,提高了湿法叠层电子元件产品的连接点可靠性,大幅的减少了开路,提升了产品的竞争力。
【附图说明】
图1是本发明具体实施方式的叠层电子元件的制作流程图;
图2是本发明具体实施方式的示意的开孔点阵图;
图3是本发明具体实施方式的母板和可移动平台的结构示意图;
图4是本发明具体实施方式的母板定位在可移动平台上的状态示意图。
【具体实施方式】
下面结合具体实施方式并对照附图对本发明做进一步详细说明。
当前业内湿法叠层电子元件的制作工艺中,连接点的显露常见为化学处理方法,本发明在此基础上嵌入物理方法,彻底地解决前者在制程中存在的连接点显露不良的问题。本发明在现有的湿法叠层成型制程中嵌入激光对位蚀刻技术,通过对位蚀刻掉叠层过程中覆盖在连接点上的流延膜,使连接点显露的更充分,电极在经连接点连接时连接面积更大,以此提高连接点连接的可靠性。
如图1所示,叠层电子元件的制作流程包括:1,准备承载板。2,在承载板上流延下基板。3,印刷下引出端100。4,印刷连接点200。5,流延形成中基板。6,转移到激光开孔设备中,由激光开孔设备的激光器300对流延膜上对应连接点200的区域进行激光蚀刻,从而显露出流延膜覆盖住的连接点,使得连接点显露充分。7,蚀刻后,将制作的部分移回流延工艺中,印刷内电极400。图1所示的工艺中仅示意了形成一层中基板及内电极的情形,后续重复步骤4~7(印刷连接点、流延中基板、印刷内电极),从而形成多层中基板以及在多层中基板上印制内电极,最终制作形成完整的内电极线圈。制作完成后,进入步骤8,在内电极线圈的末端印刷连接点。9,流延制作最后一层中基板。10,印刷上引出端500。11,流延上基板(流延之后均需烘干,烘干为本领域成熟技术,在此不过多说明)。
上述连接点使上下电极连接的机理为:通过在流延膜上印刷连接点(基于点浆与流延浆料所含的溶剂互不相溶,过流延膜后,点浆与流延浆料的互相排斥后,连接点自然显露,即使得上下电极线圈连通。传统处理方式中,局部连接点银浆被流延浆料覆盖,导致虚弱连接甚至连接点开路的问题。本具体实施方式中,通过嵌入激光蚀刻过程,由对位蚀刻掉叠层过程中覆盖在连接点上的残余流延膜,使连接点显露得更充分,电极在经连接点连接时连接面积更大,以此提高连接点连接的可靠性使得连接点充分显露。
上述制作过程的关键部分在于激光蚀刻对位要精准,以确保蚀刻后露出连接点的效果要好。本具体实施方式中通过如下的激光对位蚀刻技术,实现精准对位蚀刻。设置激光开孔设备具备识别抓取、补偿计算和存储功能。
首先,在激光开孔设备中存储在连接点上开孔对应的开孔点阵。存储时可通过激光开孔设备的存储模块中存储一个CAD文档以存储该开孔点阵。如图2所示,为示意的开孔点阵图。
其次,如图3所示,以印刷有连接点或内电极(图中为示出)的载板(需先过流延膜)为母板700。母板700上可通过丝网印刷出多个对应连接点的位置,同时可印刷出靶标,例如十字形或者圆形靶标。将母板放置在激光开孔设备的XY可移动平台800上,母板上的定位孔701通过平台上的定位销800卡住定位。如图4所示,激光开孔设备的识别抓取模块对母板700上的十字靶标(图中未示出)做识别抓取,然后激光开孔设备的补偿计算模块对开孔点阵做开孔位置上的补偿计算。通过补偿计算,使得位置点阵与叠层制作过程中丝网设计后印刷在基板上的连接点位置一致。通过存储模块记忆存储每一个开孔点的实际位置。为验证对位开孔点的实际位置是否准确,可以将母板固定后,通过所记忆的开孔位置对母板的四角或其他指定区域进行对位,判断开孔位置是否均可以很好的打在连接点上。如是,表明开孔点的实际位置是精准对位的。如否,可做进一步的补偿计算,直至精准对位准确。此外,叠层成型制作过程是比较长的一个过程,需要半天以上的时间。如果在制作过程中发现有偏位(可能因为丝网长时间使用出现轻微变形),则可以借用母板和软件上的位置补偿调整,再适当调整位置,以此再一次保证开孔位置打在连接点上即可。
通过上述设置,在湿法叠层工艺中,当印刷了当前连接点并流延了流延膜的承载板转移到激光开孔设备中对其进行激光蚀刻处理时,将承载板放置在激光开孔设备的可移动平台上,按照所记忆存储的开孔位置以预先所设定的开孔参数(如激光雕刻功率、激光开孔时间等),当可移动平台自动移动到激光开孔设备的激光器300下时直接开孔即可。通过该预先存储,补偿计算以及存储过程,可实现激光器对覆盖有流延膜的承载板的精准对位蚀刻,从而确保蚀刻后露出连接点位置且露出的连接点的区域效果要好。
本具体实施方式中,激光对位蚀刻技术,需要在激光开孔设备中实现其对开孔位置的储存记忆功能。原因是:通过记忆存储,以保证把承载板定位在激光可移动平台上后,当随可移动平台移动到激光镜头下后就能使开孔位置恰好打在连接点上。要实现承载板上的开孔,控制上很容易想到的是对承载板采用抓靶开孔,但是承载板上在每次过流延膜后,其表面是没有任何图案的。所以无法直接对承载板或者流延后形成的中基板进行抓靶开孔。本具体实施方式中采用预先存储并且补偿计算的方法,以事先准备好的一块载板为母板,过流延膜后,通过丝网将内电极或连接点、靶标印刷上去。因所有载板在印刷台板和开孔机台板上的定位方式均采用相同的定位孔配位定位销的方式予以定位,于是印刷上,所有基板上印刷的连接点位置均与母板上相同。开孔上,通过抓靶母板上的对位靶标开孔,然后对开孔位置做记忆存储。之后,再实际开孔依次流延形成有各中基板的载板,从而实现开孔的位置与连接点位置上的对位。
叠层制作过程中,以叠层电感为例,依据不同尺寸系列的电感产品,选择适当类型的激光。如针对1608以上尺寸的电感,优选使用二氧化碳激光,从而蚀刻出较大尺寸(如100μm~200μm)的孔径;针对1005以下尺寸,优选使用皮秒红外激光、皮秒绿光激光。皮秒绿光激光器可蚀刻出30~50μm尺寸的孔径;皮秒红外激光器可蚀刻出50~70μm尺寸的孔径。需说明的是,上述尺寸仅为示例。开孔尺寸范围以不得超过连接点处的点浆区域为准,孔径的设计要求为依据工艺所要求电流冲击条件,确保填充在孔内的银浆不被冲断。激光开孔设备中可主要通过控制激光参数,如开孔功率、点雕刻时间等参数控制开孔大小,孔径大小一般可实现控制在±10μm内。工艺上,丝网上的连接孔是可以设计的,这样印刷的连接点可适当调整大小。蚀刻后,连接点的显露管控标准为连接点显露清晰,连接点上没有流延膜的残留,显露面积大小满足工艺要求。优选地,激光蚀刻后连接点的显露直径D为线宽的3/4以上。
进一步地,激光的功率根据需要蚀刻掉的流延膜的厚度调整设定。以二氧化碳激光器为例,比如80W的激光器,需蚀刻32μm厚的铁氧体流延膜,可设置功率为5%~8%的功率即可。这样,既可以满足对铁氧体流延膜的很好去除,同时对流延膜下面的连接点(银浆)损伤很轻微。
本具体实施方式中通过对位蚀刻掉叠层中连接点上的流延膜,使连接点显露更充分,内电极各部分在经连接点连接时连接更可靠,产品竞争力强。此外,通过本具体实施方式的制作过程,可一次印刷成型连接点即可,无需像以往那样两次印刷成型,从而简化制作工序。这是因为,现有的湿法叠层成型制作中,为了使连接点显露良好,同时为了保证线间距,会在两个电极之间制作连接点时成型两次,甚至两次以上。即印刷连接点后流延膜,接着再印刷连接点,再流延一次。如果只印刷一个点,就流延一次较厚的膜时,很可能出现连接点不能很好的排开致使无法自然显露,导致显露不良,因此需分两次印刷。而通过本具体实施方式中嵌入激光蚀刻技术后,就可缩减成型制作次数,改原来连接点的两次成型为一次成型,即印刷一个连接点后,可以流延较厚的一层膜,通过激光可以完全蚀刻掉连接点上的这层膜,然后印刷内电极即可。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下做出若干替代或明显变型,而且性能或用途相同,都应当视为属于本发明的保护范围。

Claims (9)

1.一种叠层电子元件的制备方法,所述叠层电子元件包括下基板、多个中基板和上基板;其特征在于:包括以下步骤:S1,以印刷有多个连接点或者内电极的载板为母板,所述多个连接点在所述对位载板上的位置对应叠层电子元件中各连接点在各中间基板上的位置;将所述母板放置在激光开孔设备的XY可移动平台上,由所述激光开孔设备对所述母板上的对位靶标做识别抓取,根据所述对位载板上的多个连接点的位置计算并存储各开孔点的实际位置;S2,流延制作所述下基板;S3,在所述下基板上印刷下引出端;S4,印刷连接点;S5,流延制作—中基板;S6,将已制作的部分移动至所述激光开孔设备的XY可移动平台上进行激光蚀刻,以蚀刻掉覆盖对应连接点区域上的流延膜;S7,蚀刻后,将制作的部分移回流延工艺中,印刷内电极;S8,重复步骤S4~S7,直至制作形成完整的内电极线圈;S9,在内电极线圈的末端上印刷连接点;S10,流延制作最后一层中基板;S11,印刷上引出端;S12,流延制作上基板。
2.根据权利要求1所述的叠层电子元件的制备方法,其特征在于:步骤S1中,所述激光开孔设备中预先存储有对应于各中间基板上连接点的开孔点阵,所述激光开孔设备根据所述对位载板上的多个连接点的位置对开孔点阵进行补偿计算得到各开孔点的实际位置。
3.根据权利要求1所述的叠层电子元件的制备方法,其特征在于:步骤S1中,所述母板上的对位靶标为十字形或者圆形。
4.根据权利要求1所述的叠层电子元件的制备方法,其特征在于:步骤S6中,蚀刻后,所述连接点的直径为内电极线宽的3/4以上。
5.根据权利要求1所述的叠层电子元件的制备方法,其特征在于:步骤S6中,进行激光蚀刻时,激光的功率根据需要蚀刻掉的流延膜的厚度调整设定。
6.根据权利要求5所述的叠层电子元件的制备方法,其特征在于:采用功率为4~6.4W的激光蚀刻掉32μm厚的流延膜。
7.根据权利要求1所述的叠层电子元件的制备方法,其特征在于:步骤S6中,进行激光蚀刻时,激光器为二氧化碳激光器、皮秒绿光激光器或皮秒红外激光器。
8.根据权利要求1所述的叠层电子元件的制备方法,其特征在于:所述叠层电子元件为叠层电感。
9.一种根据权利要求1~8任一项所述的制备方法制得的叠层电子元件。
CN201710032631.5A 2017-01-16 2017-01-16 一种叠层电子元件及其制备方法 Active CN106735922B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710032631.5A CN106735922B (zh) 2017-01-16 2017-01-16 一种叠层电子元件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710032631.5A CN106735922B (zh) 2017-01-16 2017-01-16 一种叠层电子元件及其制备方法

Publications (2)

Publication Number Publication Date
CN106735922A true CN106735922A (zh) 2017-05-31
CN106735922B CN106735922B (zh) 2018-10-09

Family

ID=58947038

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710032631.5A Active CN106735922B (zh) 2017-01-16 2017-01-16 一种叠层电子元件及其制备方法

Country Status (1)

Country Link
CN (1) CN106735922B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1247016A (zh) * 1997-12-08 2000-03-08 松下电器产业株式会社 电路形成基板的制造方法及其制造装置和电路形成基板用材料
CN1281629A (zh) * 1997-12-11 2001-01-24 伊比登株式会社 多层印刷电路板的制造方法
CN1356863A (zh) * 2000-11-27 2002-07-03 松下电工株式会社 多层电路板及其制造方法
JP2003133174A (ja) * 2001-10-26 2003-05-09 Murata Mfg Co Ltd 積層型電子部品の製造方法
CN101032194A (zh) * 2005-04-28 2007-09-05 松下电器产业株式会社 多层布线板及其制造方法
CN101084703A (zh) * 2004-12-03 2007-12-05 索尼化学&信息部件株式会社 多层布线基板及其制作方法
CN101730396A (zh) * 2008-10-27 2010-06-09 欣兴电子股份有限公司 增加线路密度的增层电路板制造方法及其结构
CN101834050A (zh) * 2010-04-27 2010-09-15 深圳顺络电子股份有限公司 一种线圈电导体器件的制作方法及线圈电导体器件
CN201657514U (zh) * 2010-04-01 2010-11-24 深圳顺络电子股份有限公司 基板对位装置
US20160087325A1 (en) * 2012-12-20 2016-03-24 Telekom Malaysia Berhad Processes For Forming Waveguides Using LTCC Substrates
CN106304668A (zh) * 2016-10-31 2017-01-04 安捷利电子科技(苏州)有限公司 一种采用增强型半加成法制作印制线路板的制作方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1247016A (zh) * 1997-12-08 2000-03-08 松下电器产业株式会社 电路形成基板的制造方法及其制造装置和电路形成基板用材料
CN1281629A (zh) * 1997-12-11 2001-01-24 伊比登株式会社 多层印刷电路板的制造方法
CN1356863A (zh) * 2000-11-27 2002-07-03 松下电工株式会社 多层电路板及其制造方法
JP2003133174A (ja) * 2001-10-26 2003-05-09 Murata Mfg Co Ltd 積層型電子部品の製造方法
CN101084703A (zh) * 2004-12-03 2007-12-05 索尼化学&信息部件株式会社 多层布线基板及其制作方法
CN101032194A (zh) * 2005-04-28 2007-09-05 松下电器产业株式会社 多层布线板及其制造方法
CN101730396A (zh) * 2008-10-27 2010-06-09 欣兴电子股份有限公司 增加线路密度的增层电路板制造方法及其结构
CN201657514U (zh) * 2010-04-01 2010-11-24 深圳顺络电子股份有限公司 基板对位装置
CN101834050A (zh) * 2010-04-27 2010-09-15 深圳顺络电子股份有限公司 一种线圈电导体器件的制作方法及线圈电导体器件
US20160087325A1 (en) * 2012-12-20 2016-03-24 Telekom Malaysia Berhad Processes For Forming Waveguides Using LTCC Substrates
CN106304668A (zh) * 2016-10-31 2017-01-04 安捷利电子科技(苏州)有限公司 一种采用增强型半加成法制作印制线路板的制作方法

Also Published As

Publication number Publication date
CN106735922B (zh) 2018-10-09

Similar Documents

Publication Publication Date Title
CN102946693B (zh) 一种金面镀铜混合表面工艺的阶梯线路板及其制造方法
DE69728234T2 (de) Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen
KR100276270B1 (ko) 다층인쇄회로기판의 제조방법_
EP1334810B1 (en) Circuit board production method and circuit board production data
CN110519912B (zh) 一种内嵌导热体的pcb制作方法及pcb
CN108040430B (zh) 一种埋铜线路板槽孔的制作方法
JPH0754780B2 (ja) 積層セラミックコンデンサの製造方法
JPH0332095A (ja) 相互接続構造およびその製造方法
CN109348637A (zh) 一种防止负片板线路蚀刻不净的菲林对位方法
CN102364997A (zh) 一种rogers板的生产方法
KR101058695B1 (ko) 구리 다이렉트 레이저 가공에 의하여 제조되는 인쇄회로기판에 사용되는 동박 코팅 적층판 및 이를 이용한인쇄회로기판의 제조방법
CN108966516A (zh) 一种基于支撑基板的一次压合埋容工艺
CN105357893B (zh) 一种碳油板的制作方法
CN110493963A (zh) 一种pcb板智能封边设置方法
CN106735922B (zh) 一种叠层电子元件及其制备方法
CN108377618B (zh) 一种防止假层板层偏的压合方法
CN109348624A (zh) 一种激光盲孔的对位方法
CN111315141B (zh) 一种厚板、厚铜板的防爆板制作方法及厚板、厚铜板
CN107333393A (zh) 一种埋阻板材的制作方法
JP4085925B2 (ja) プリント基板の製造方法
US6555016B2 (en) Method of making multilayer substrate
CN105430909B (zh) 一种线圈板的制作方法
TW475343B (en) Printed circuit boards
CN108012465A (zh) 一种设有台阶槽的pcb的制备方法
JPH0818236A (ja) 積層セラミック回路基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant