KR100276270B1 - 다층인쇄회로기판의 제조방법_ - Google Patents

다층인쇄회로기판의 제조방법_ Download PDF

Info

Publication number
KR100276270B1
KR100276270B1 KR1019980051736A KR19980051736A KR100276270B1 KR 100276270 B1 KR100276270 B1 KR 100276270B1 KR 1019980051736 A KR1019980051736 A KR 1019980051736A KR 19980051736 A KR19980051736 A KR 19980051736A KR 100276270 B1 KR100276270 B1 KR 100276270B1
Authority
KR
South Korea
Prior art keywords
printed circuit
via hole
layer
circuit pattern
forming
Prior art date
Application number
KR1019980051736A
Other languages
English (en)
Other versions
KR19990062638A (ko
Inventor
정재헌
신동
선병국
박건양
Original Assignee
이형도
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=19526261&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100276270(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 이형도, 삼성전기주식회사 filed Critical 이형도
Publication of KR19990062638A publication Critical patent/KR19990062638A/ko
Application granted granted Critical
Publication of KR100276270B1 publication Critical patent/KR100276270B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0358Resin coated copper [RCC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • H05K2203/108Using a plurality of lasers or laser light with a plurality of wavelengths
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

본 발명은 컴퓨터, VTR, 또는 휴대폰 등에 사용되는 다층인쇄회로기판(multi-layer printed circuit board)의 제조방법에 관한 것이며; 그 목적은 절연층의 재질을 변경하는 한편 회로층과 절연층의 홀가공을 달리한 혼합가공방식에 의해 홀(hole)가공 정도뿐만아니라 가공효율이 향상되는 빌드업 다층인쇄회로기판을 제공함에 있다.
상기 목적달성을 위한 본 발명은 양면에 회로패턴을 갖는 동박적층판(copper clad layer;CCL)(41)에 레진절연물이 부착된 동박(RCC)(43)을 적치시키고 이를 가열, 가압한 다음, 적어도 가압적층된 RCC(43)의 동박층까지 제거되도록 Nd-YAG 레이저를 조사한 후, 상기 동박층이 제거된 부위에 다시 CO2레이저를 조사하여 남아 있는 레진절연물(43b)을 제거하여 비어홀(45)을 형성시키고, 이 비어홀이 형성된 기판(40)에 회로패턴을 형성하는 빌드업 다층인쇄회로기판의 제조방법에 관한 것을 그 기술적 요지로 한다.

Description

다층인쇄회로기판의 제조방법
본 발명은 컴퓨터, VTR, 또는 휴대폰 등에 사용되는 다층인쇄회로기판(multi-layer printed circuit board)의 제조방법에 관한 것으로, 보다 상세하게는 회로층과 절연층의 홀가공을 달리한 혼합가공방식에 의해 홀(hole)가공 정도(精度)와 가공효율이 향상되는 빌드업 다층인쇄회로기판의 제조방법에 관한 것이다.
빌드업 다층인쇄회로기판은 여러 가지 방법으로 제조될 수 있는데, 일반적으로는 도1과 같이, 양면에 동박이 코팅된 동박절연판(copper clad laminate;이하, 단지 `CCL')(11)의 양면에 통상의 사진식각(寫眞蝕刻:photoetching)을 통해 인쇄회로패턴(12)을 형성하여 내층회로를 마련하고, 상기 내층회로가 형성된 CCL(11)상에는, 일측면에 레진(resin)이 부착된 동박(resin coated copper foil; 이하, 단지 `RCC')(13)을 적치시키고 이를 가열, 가압한 다음, 상기 적층된 기판의 소정 위치에 비어홀(via hole)(15)을 가공하여 무전해도금(electroless plating)한다. 이후 도금된 기판(10)은 통상의 사진식각을 통해 패턴(14)을 마련하여 외층회로층을 형성하고, 최종적으로 패턴상에는 다시 포토 레지스트층(photoresist layer)을 형성한다.
이러한 RCC를 이용한 다층인쇄회로기판의 제조방법은 그 기판내에 형성되는 비어홀의 가공방식에 따라 2가지로 분류될 수 있다. 하나는 비어홀을 화학적인 에칭(chemical etching)으로 형성하는 방법이며, 다른 하나는 비어홀을 레이저(laser)에 의해 가공하는 방법이다. 최근 기판의 비어홀 가공은 화학적인 에칭방법에 비해 레이저 가공에 의한 방법을 주로 이용하고 있다.
상기 레이저를 이용한 다층인쇄회로기판의 제조에 있어 종래에는 주로 엑시머레이저(excimer laser)를 이용한 방법이 사용되어 왔다. 그러나, 엑시머레이저를 사용하여 비어홀을 형성하는 방법의 경우 엑시머레이저를 사용할 때 빛의 산란을 막기 위해 유기질필림부착동박(copper foil coated with organic film)에 이미지홀마스크(image hole mask)를 사용해야 한다는 단점이 있다. 특히, 유기질필림의 대용으로 FR-4재질을 사용하는 경우 엑시머레이저 가공이 불가능하기 때문에 절연층의 재질 선택에 제약을 받고, 가공시에도 특정깊이까지 가공되는 등 가공의 자유도가 낮아 기판의 밀도화가 떨어지는 단점이 있다. 이러한 엑시머레이저 이용에 따른 단점을 해소하기 위해 본 발명자들은 엑시머레이저 대신 야그레이저(YAG Laser ;Yttrium Aluminum Garnet Laser)를 이용하여 다층인쇄회로기판을 제조하는 방법을 제안(대한민국 특허공개 제98-7902호)한 바 있다.
상기 방법은 도2a에 도시된 바와 같이, CCL(21)상에 통상의 사진식각을 통해 인쇄회로패턴(22)을 형성한 다음, 패턴(22)이 형성된 기판에 RCC(23)을 적치시키고 이를 가열 및 가압한 후, 상기 RCC(23)가 적층된 기판을 야그레이저에 의해 비어홀(25)을 형성한다. 보통 엑시머레이저를 이용하여 다층인쇄회로를 제조하는 경우 엑시머레이저는 동박에 대한 가공이 곤란하여 RCC의 동박층을 먼저 에칭에 의해 제거한 다음 절연층상에 비어홀을 형성해야 하지만, 야그레이저는 동박에 대해서도 가공이 가능하므로 동박 제거를 위한 에칭작업이 필요치 않다는 잇점이 있다. 즉, 야그레이저를 사용하는 경우 RCC(23)의 동박(23a)를 제거하지 않고 그대로 절연층(23b)에 비어홀(25)의 가공이 용이하게 이루어진다. 야그레이저에 의해 비어홀이 형성된 기판(20)은 도2b와 같이, 층간접속을 이루기 위해 무전해동도금(electroless copper plating)을 행하여 비어홀(25)의 내측을 동도금한 후, 이어서 전해Cu도금을 행하여 도금층(26)을 형성하므로써 비어홀(25)의 내부를 도통시킨다. 그리고, RCC의 동박(3a)상에 최종적으로 통상의 노광, 현상을 통한 회로패턴을 형성한 다음, 포토레지스트층을 형성하면 다층인쇄회로기판이 얻어진다.
상기 대한민국 특허공개 제98-7902호에 의하면 다층인쇄회로기판의 비어홀 형성 정도(精度)가 향상될 뿐만아니라 비어홀의 가공공정이 매우 단순화되는 장점이 있다. 그러나, 야그레이저를 이용한 기판의 제조는 RCC(23)의 동박(23a)뿐만아니라 레진절연층(resin insulating layer)(23b)까지 가공이 되기 때문에 오히려 도3a와 같이, 패턴(22)의 끝단(end-point)(22a)에서 손상되는 현상이 발생될 수 있다. 이 경우 무전해도금을 하더라도 도3b와 같이, 비어홀(25)에 의한 패턴 상호간의 연결이 미흡하게 되는 단점이 있다. 더욱이 고밀도 다층인쇄회로기판의 제조를 위해 상기 CCL(21)상의 패턴(22)의 두께를 얇게 하거나 혹은 RCC의 절연층(23b)의 두께가 얇게 되는 경우 레이저 강도변화가 생길 때 도4a와 같이, 상기 CCL의 패턴(22)이 전부 가공될 수 있다. 이러한 상태에서 도4b와 같이, 약 25㎛의 두께로 도금층(26)을 형성한 다음, 도4c와 같이, 약 10㎛의 두께로 포토레지스트층(28)을 형성할 때 도금층(26)이 불완전하게 진행되는 경우 이후 알카리에칭(alkali etching)시 에칭액의 침식(attack)으로 ″A″ 부에서 회로단선이 생길 수 있다. 결국 야그레이저에 의한 다층인쇄회로기판의 제조는 비어홀 형성정도(精度)가 향상될 뿐만아니라 비어홀의 가공공정이 매우 단순화되는 장점에도 불구하고 기판의 회로단선 등 제품의 신뢰성에 큰 문제점이 잠재해 있다.
또한, 야그레이저만을 사용하여 비어홀을 가공하는 경우 비어홀을 보다 조밀하게 가공하기 위해서는 동박(23a)과 레진절연층(23b)의 일부를 먼저 스파이널 방식(spiral step)으로 가공한 후, 트레판 방식(Trepan step)에 의한 2단계가공을 행하여 약간 남아 있는 레진을 제거해야 하므로 가공효율이 떨어진다. 이외에도 RCC는 동박층에 레진절연층이 부착되어 있기 때문에 야그레이저에 의한 비어홀의 가공은 양자의 이질적인 층(동박과 절연층) 때문에 가공효율이 극히 저하되는 경향이 있다. 예를들면, Nd-YAG레이저를 이용하여 도2a와 같은 RCC가 적층된 기판의 비어홀 가공시 약 25홀/초 정도의 가공속도밖에 이르지 못하는 단점이 있다.
이러한 단점을 해결하고자 일본 공개특허 평8-279678호에는 동박만을 선택적으로 제거한 다음, 절연층을 CO2레이저를 사용하여 비어홀을 가공하는 기판의 제조방법이 제안되었다. 즉, 상기 방법은 도5a 내지 도5e와 같이, 접속용 패드(32)을 포함한 CCL(31)에 유리섬유(glass cloth)기재의 프리플랙(prepreg)(33b)와 동박(33a)를 적층, 가압, 가열하여 프리플랙(33b)을 경화시킨 후, 접속용 패드(32)의 위치에 상당하는 동박(33a)를 에칭에 의해 제거한 다음, CO2레이저를 이용하여 프리플랙 경화층(33b)에 비어홀(35)을 형성하고, 상기 비어홀(35)에 도체를 피복시키는 방법이다.
상기 방법은 절연층을 CO2레이저에 의해 가공하므로써 야그레이저에 의한 홀 형성방법에 비하여 가공 속도를 향상시킬 수는 장점은 있으나, 우선 절연층으로서 유리섬유가 함유된 프리플랙을 사용하기 때문에 유리섬유가 존재하는 부위와 존재하지 않는 부위에 따라 레이저 세기 제어가 어렵다는 단점이 있다. 즉, CO2레이저의 세기를 일정하게 하는 경우 절연층 자체의 재질 차이로 비어홀의 정도가 일정하지 않고, 특히 CO2레이저 세기를 크게 하면 도6a와 같이 비어홀이 종모양으로 가운데 부분이 만일 볼록하게 될 수 있기 때문에 비어홀내를 무전해 도금하는 경우 패드층이 열간 충격에 의해 단선되는 수가 있다.
또 다른 문제로서 상기 방법에 의하면 동박을 에칭에 의해 제거하므로써, 에칭능력상 100μm이하의 홀을 가공하기 힘들 뿐만아니라 만일 동박 제거가 부정합(mismatch)이 생기는 경우 도6b와 같이 CO2레이저 가공시 비어홀의 모양이 찌그러져 층간 접속에 있어 신뢰성이 크게 저하되는 단점이 있다.
이에 본 발명은 상기한 종래의 문제점을 개선하고자 제안된 것으로, 본 발명은 절연층의 재질을 일정하게 하는 한편 동박층과 절연층의 홀가공을 달리한 혼합가공방식에 의해 기판의 홀가공효율이 향상될 뿐만아니라 기판의 홀가공정도가 향상되어 고밀도 회로설계에 적합한 다층인쇄회로기판을 제공하고자 함에 그 목적이 있다.
도1은 일반적인 다층인쇄회로기판의 단면사시도
도2는 종래방법에 따른 다층인쇄회로기판의 제조공정도
도3a와 도3b는 도2의 제조과정에서 불량한 비어홀이 생기는 과정을 설명하기 위한 기판의 단면 구성도
도4a 내지 도4c는 도2의 제조과정에서 다른 형태의 불량한 비어홀이 생기는 과정을 설명하기 위한 기판의 단면 구성도
도5a 내지 도5e는 다른 종래방법에 따른 다층인쇄회로기판의 제조공정도
도6a와 도6b는 도5의 제조과정에서 불량한 비어홀이 생기는 과정을 설명하기 위한 기판의 단면 구성도
도7a 내지 도7f는 본 발명에 의한 4층 인쇄회로기판의 제조공정도
도8a 내지 도8d는 본 발명에 의한 6층 인쇄회로기판의 제조공정도
도9는 본 발명에 의해 제조된 기판의 비어홀의 단면구조를 보이는 사진
도10은 종래방법에 의해 제조된 기판의 비어홀의 단면구조를 보이는 사진
도11은 다른 종래방법에 의해 제조된 기판의 비어홀의 단면구조를 보이는 사진
도12는 본 발명에 의해 제조된 다른 기판의 비어홀의 단면구조를 보이는 사진
* 도면의 주요부분에 대한 부호의 설명 *
1 ....... 야그레이저 2 ........ CO2레이저
40 ....... 기판 41 ........ CCL
42 ....... 회로패턴 43 ........ RCC
45 ....... 비어홀 46 ........ 도금층
상기 목적달성을 위한 본 발명은 회로패턴이 형성된 동박적층판(CCL)에 절연층을 적층하고, 상기 절연층위에 다시 회로패턴을 형성하는 공정을 반복하여 얻어지는 빌드업 다층인쇄회로기판의 제조방법에 있어서,
제1회로패턴을 갖는 제1인쇄회로층이 형성된 동박적층판에 레진 절연물이 부착된 동박(RCC)을 적층하고 이를 가열, 가압하는 단계;
상기 가열, 가압적층된 RCC에 층간 접속을 위한 비어홀을 형성하는 단계;
상기 비어홀이 형성된 기판에 도금을 실시하여 전기적으로 도통하는 도금층을 형성하여 층간을 전기적으로 접속하는 단계;
상기 도금된 기판에 소정의 제2회로패턴을 갖도록 제2인쇄회로층을 형성하는 단계; 및
상기 제2인쇄회로층이 형성된 기판위에 보호층을 형성하는 단계; 를 포함하고,
상기 제1인쇄회로층에 있는 제1회로패턴과 제2인쇄회로층에 있는 제2회로패턴을 접속하는 비어홀은 소정의 위치에 Nd-YAG 레이저를 조사하여 최소한 RCC의 동박을 모두 제거한 후, 상기 동박이 제거된 위치에 CO2레이저를 조사하여 제1회로패턴 상부에 남아있는 RCC의 레진을 모두 제거하여 형성하는 빌드업 다층인쇄회로기판의 제조방법에 관한 것이다.
또한, 본 발명은 회로패턴이 형성된 동박적층판(CCL)에 절연층을 적층하고, 상기 절연층위에 다시 회로패턴을 형성하는 공정을 반복하여 얻어지는 빌드업 다층인쇄회로기판의 제조방법에 있어서,
제1회로패턴을 갖는 제1인쇄회로층이 형성된 동박적층판에 레진 절연물이 부착된 동박(RCC)을 적층하고 이를 가열, 가압하는 단계;
상기 가열, 가압적층된 RCC에 층간 접속을 위한 비어홀을 형성하는 단계;
상기 비어홀이 형성된 기판에 도금을 실시하여 전기적으로 도통하는 도금층을 형성하여 층간을 전기적으로 접속하는 단계;
상기 도금된 기판에 소정의 제2회로패턴을 갖도록 제2인쇄회로층을 형성하는 단계;
상기 제2인쇄회로층이 형성된 기판에 다시 RCC를 적층, 가열, 가압후 층간 접속을 위한 비어홀을 형성하고, 그 위에 도금층을 형성한 다음, 제3회로패턴을 갖도록 제3인쇄회로층을 형성하는 단계; 및
상기 제3인쇄회로층이 형성된 기판위에 보호층을 형성하는 단계; 를 포함하고,
상기 제1인쇄회로층에 있는 제1회로패턴과 제2인쇄회로층에 있는 제2회로패턴을 접속하는 비어홀은 소정의 위치에 Nd-YAG 레이저를 조사하여 최소한 RCC의 동박을 모두 제거한 후, 상기 동박이 제거된 위치에 CO2레이저를 조사하여 제1회로패턴 상부에 남아있는 RCC의 레진을 모두 제거하여 형성하고, 그리고
상기 제1인쇄회로층에 있는 제1회로패턴과 제3인쇄회로층에 있는 제3회로패턴을 접속하는 비어홀은 소정의 위치에 Nd-YAG 레이저를 조사하여 최소한 제2회로패턴까지 모두 제거한 후, 상기 회로패턴이 제거된 위치에 CO2레이저를 조사하여 제1회로패턴 상부에 남아있는 RCC의 레진을 모두 제거하여 형성하는 빌드업 다층인쇄회로기판의 제조방법에 관한 것이다.
또한, 본 발명은 회로패턴이 형성된 동박적층판(CCL)에 절연층을 적층하고, 상기 절연층위에 다시 회로패턴을 형성하는 공정을 반복하여 얻어지는 빌드업 다층인쇄회로기판의 제조방법에 있어서,
제1회로패턴을 갖는 제1인쇄회로층이 형성된 동박적층판에 레진 절연물이 부착된 동박(RCC)을 적층하고 이를 가열, 가압하는 단계;
상기 가열, 가압적층된 RCC에 층간 접속을 위한 비어홀을 형성하는 단계;
상기 비어홀이 형성된 기판에 도금을 실시하여 전기적으로 도통하는 도금층을 형성하여 층간을 전기적으로 접속하는 단계;
상기 도금된 기판에 소정의 제2회로패턴을 갖도록 제2인쇄회로층을 형성하는 단계;
상기 제2인쇄회로층이 형성된 기판에 다시 RCC를 적층, 가열, 가압후 층간 접속을 위한 비어홀을 형성하고, 그 위에 도금층을 형성한 다음, 제3회로패턴을 갖는 제3인쇄회로층을 형성하는 단계;
상기 각 인쇄회로층 형성과정을 반복하여 필요한 만큼 제n회로패턴을 갖는 제n인쇄회로층을 형성하는 단계; 및
상기 제n회로패턴이 형성된 기판위에 보호층을 형성하는 단계; 를 포함하고,
적어도 2개이상의 인쇄회로층의 회로패턴을 연결하는 층간 접속 비어홀은 소정의 위치에 Nd-YAG 레이저를 조사하여 최소한 접속하고자 하는 최상위 인쇄회로층에 있는 회로패턴부터 최하위 인쇄회로층의 직상에 위치한 회로패턴까지 모두 제거한 후, 상기 회로패턴이 제거된 위치에 CO2레이저를 조사하여 최하위 회로패턴 상부에 남아있는 RCC의 레진을 모두 제거하여 형성하는 빌드업 다층인쇄회로기판의 제조방법에 관한 것이다.
이하, 본 발명을 도면을 통하여 구체적으로 설명한다.
본 발명은 빌드업 다층인쇄회로기판내의 비어홀 형성시 1차적으로 야그레이저로 적어도 동박을 가공한 다음, 절연층을 다시 CO2레이저로 가공하므로써 비어홀의 가공정도를 향상시켜 기판의 신뢰성을 유지하면서도 가공효율의 향상을 도모함에 특징이 있다.
도7a 내지 도7f는 본 발명에 의한 다층인쇄회로기판의 제조공정을 나타내는 모식도로서, 편의상 기판의 일측면만을 보이는 것이다. 우선, 본 발명은 도7a와 같이, 양면에 동박이 적층된 동박적층판(CCL)(41)상에 통상의 사진식각을 통해 제1회로패턴(42)을 형성한다. 그리고, 상기 패턴(42)이 형성되어 제1인쇄회로층이 마련된 CCL(41)에 도7b와 같이, 일측면에 레진이 부착된 동박인 RCC(43)을 적치시켜 예비적층시키고 이를 가열, 가압한다. 이때, 상기 RCC(43)와 CCL(41)의 밀착성 향상을 위해 통상적인 흑화막처리(black oxide film treatment)를 할 수 있다.
본 발명에 사용되는 RCC(43)은 에폭시계 레진(epoxy resin)이 코팅된 RCC가 바람직하며, 보다 바람직하게는 유리섬유(glass fiber)가 없는 레진이 코팅된 RCC가 적합하다. 또한, 상기 레진절연물(43b)은 전이온도(Tg)가 115℃이상인 것을 사용하는 것이 바람직하다. 이러한 본 발명의 RCC는 종래의 프리플랙과는 달리, 순수한 레진으로 구성되어 있어 레이저 가공을 일정하게 할 수 있으며, 이에 따라 정도가 좋은 비어홀을 형성에 보다 유리하다. 특히, 상기 RCC는 절연층의 유전율이 3.5 정도로 매우 낮아 전기적 신뢰도가 크다는 장점이 있다.
상기 레진절연물의 두께는 기판의 종류에 따라 다양하게 조절할 수 있다. 본 발명의 경우 레진절연층의 두께가 200㎛이하인 것이 바람직하다.
본 발명에서는 상기 가압적층된 기판에 RCC의 동박층(43a)혹은 상기 동박층(43a)아래 일부까지 Nd-YAG 레이저(1)를 사용하여 1차로 가공한 다음, 레진절연물(43b)을 CO2레이저(2)에 의해 가공하여 층간 접속을 위한 비어홀(45)을 마련함에 특징이 있다.
구체적으로 본 발명은 도7c에 도시된 바와 같이, 먼저 Nd-YAG 레이저(1)를 이용하여 RCC의 소정의 위치에 적어도 동박층(43a)을 제거하면, 동박층과 레진절연물층을 동시에 가공하는 통상의 YAG 레이저 가공에 비해 가공효율이 향상된다. 예를들면, RCC의 동박층(43a)만을 Nd-YAG 레이저로 가공하면 보통 50홀/초의 정도로 홀 가공속도가 향상된다.
본 발명에 의해 RCC의 동박층을 가공하는 경우 Nd-YAG 레이저는 전력(power)을 200~1300mW의 범위로 하고, Nd-YAG레이저의 펄스주파수(repetition rate): 1~20KHz의 범위로 행함이 적합하다. 그외 Nd-YAG 레이저의 작업조건은 레이저 빔과 빔사이의 거리(bite size)를 1~10㎛, 레이저빔의 이동속도를 1~50mm/sec, 패스수(number of passes)를 1~10패스, 가공후의 홀크기에 대한 보정치(effective spot size)를 0~40㎛, 그리고 스파이널 내경(spiral inner diameter)(레이저빔이 최초원을 형성했을 때의 내경)를 1~100㎛, 스파이널회전수는 1~10회로 하고, 스파이널 피치(spiral pitch)는 40㎛이하로 설정함이 바람직하다.
이와같이 Nd-YAG 레이저를 사용하여 1차로 적어도 동박층을 가공하여 제거한 다음, 도7d에 도시된 바와 같이, 동박층이 제거된 부위에 RCC의 레진절연물(43b)을 CO2레이저(2)에 의해 가공하여 층간 접속을 위한 비어홀(45)을 마련한다. 본 발명의 경우 절연물층 가공에 적합한 CO2레이저는 펄스주기를 0.1~100msec, 펄스폭을 1~100μsec, 펄스수를 1~10회, 및 에너지를 0.7~2mJ의 범위로 하여 조사함이 바람직하다. 이러한 조건에 의한 본 발명의 홀가공방식은 테이퍼를 갖는 비어홀의 형성이 가능하고 또한 비어홀의 정도(精度)를 향상시킬 수 있다. 본 발명의 경우 비어홀의 직경이 약 25-200㎛ 범위인 비어홀의 형성에 보다 적합하게 적용될 수 있다.
상기 YAG 레이저에 의한 가공에 이어서 CO2레이저로 가공할 때 본 발명의 경우 기판의 일정 위치에 마련된 기준 마크(mark)에 의해 정확한 위치 설정이 가능하고, 더욱이 YAG 레이저의 가공직경에 비해 CO2레이저의 가공직경을 크게 하기 때문에 비어홀의 미정합(mismatch)에는 문제가 없다. CO2레이저에 의한 가공은 절연물층을 약 400홀/초 정도로 고속가공이 가능하다. 따라서, 본 발명과 같이 적어도 RCC의 동박층을 가공하여 제거한 다음, 동박층이 제거된 부위 아래에 존재하는 절연물층을 CO2레이저에 의해 가공하는 경우 홀가공속도가 매우 향상될 수 있다. 물론 YAG 레이저에 의한 가공에 이어서 CO2레이저로 가공할 때 상호 레이저 가공작업 교체시기와 가공속도 차이 등과 같은 문제로 홀 가공속도가 저하될 수는 있지만, 이러한 문제들은 YAG 레이저의 개수를 보다 증설함으로써 간단히 해소될 수 있다.
무엇보다도 중요한 점은 본 발명의 홀가공방식에 의하면, 후술되는 실시예에서도 알 수 있듯이, CCL(41)의 제1회로패턴(42)을 손상시키지 않으면서 동도금시 도금밀착성이 양호하여 종래에 비하여 기판의 층간 회로의 도통에 있어 보다 신뢰성이 있다는 점이다.
이렇게 비어홀(45)이 형성된 기판(40)은 도7e와 같이, 통상의 방법으로 무전해도금하고, 상기 무전해동도금된 기판을 전해동도금을 행하여 도금층(46)을 형성시킨다.
그 다음, 도금층(46)이 형성된 기판(40)은 도7f와 같이, 통상의 사진식각방법에 의해 필요한 제2회로패턴(47)을 형성하면 제2인쇄회로층을 갖는 4층인쇄회로기판을 얻을 수 있다.
한편, RCC가 다수개 적층되면 4층이상의 다층회로기판을 제조할 수 있다. 즉, 상기 도금층이 형성된 기판(40)에 다시 일측면에 RCC(43)를 적치하고 가열, 가압공정에서부터 전해동도금공정을 반복하여 소정의 n층만큼 인쇄회로층을 형성하면 다수개의 RCC가 적층된 4층이상의 인쇄회로기판을 얻을 수 있다. 도8은 6층의 인쇄회로기판을 제조하는 공정도를 보이고 있다. 도8에서 보는 바와 같이, 본 발명의 경우 기존의 CO2레이저에 의한 비어홀 가공방식과는 달리, 제1인쇄회로층에 존재하는 제1회로패턴(52)과 제3인쇄회로층에 존재하는 제3회로패턴(54)을 연결할 때 보다 편리한 잇점을 갖는다. 즉, 인접되지 않은 층간의 패턴을 연결하는 경우에 있어서도 본 발명에서는 물론 Nd-YAG 레이저를 사용하여 1차로 적어도 동박이 조사되도록 한 다음, 조사된 가공부위에 다시 CO2레이저를 조사하여 레진절연물을 제거하여 비어홀을 형성하는 가공방식은 동일하게 적용된다. 그러나, 본 발명에 의하면 인접되지 않은 패턴을 서로 연결함에 있어 공정상 매우 큰 잇점이 있다.
구체적으로 인접되지 않은 패턴 층간을 연결하는 경우 우선 도7에서와 같이 제조된 4층 인쇄까지 비어홀 형성을 완료한 후에는 도8a와 같이, RCC(53)에 새로운 RCC(58)을 적치하고, 가열 가압한다. 그리고, 도8b에서 보는 바와 같이, 적어도 동박이 가공되도록 Nd-YAG 레이저(1)를 조사한다. 도8b에서 비어홀(55b)은 제3인쇄회로층에 존재하는 패턴과 제2인쇄회로층의 제2회로패턴(52b)를 연결하는 경우이며, 비어홀(59a)은 바로 제1인쇄회로층에 존재하는 제1회로패턴(52a)과 제3인쇄회로층의 제3회로패턴을 연결하는 경우이고, 또한 비어홀(59c)은 제1인쇄회로층에 존재하는 제1회로패턴(52c)과 제2인쇄회로층의 제2회로패턴(52'c)은 물론 제3인쇄회로층에 존재하는 제3패턴(54)을 연결하는 경우 등 다양한 형태로 가공되는 비어홀 형성방식을 보이고 있다. 상기 인접한 제1-2인쇄회로층의 패턴의 연결은 도7과 유사하다. 그러나, 상기 인접되지 않은 제1-제3인쇄회로층 또는 적어도 3개의 인쇄회로층을 연결하고 있는 제1-2-3인쇄회로층의 패턴 연결 방식은 먼저, 야그레이저에 의해 적어도 RCC(53)의 절연물의 일부까지 제거한 다음, 도8c와 같이 CO2레이저를 조사하여 제1회로패턴의 상부에 남아 있는 RCC의 레진을 모두 제거하여 연결함이 바람직하다.
본 발명의 경우 도8과 같이, 하나의 기판내에 제1-2인쇄회로층을 연결하는 비어홀(55b)과 제1-3인쇄회로층 혹은 제1-2-3인쇄회로층의 각 패턴을 연결하는 비어홀(59a)(59b)이 동시에 존재하는 경우 야그레이저로 가공할 때는 먼저, 제1-2인쇄회로층간의 패턴을 연결하는 비어홀(55b)를 가공한 다음, 제1-3인쇄회로층, 제1-2-3인쇄회로층간의 각 패턴을 연결하는 비어홀(59)를 가공하든가 혹은 그 반대로 함이 바람직하다. 즉, 야그레이저를 사용하여 1차로 비어홀의 일부를 가공하는 경우 패턴 층간의 두께에 따라 가공순서를 정할 필요가 있다.
제1-3인쇄회로층 혹은 제1-2-3인쇄회로층의 패턴을 연결하는 비어홀을 가공할 때 제1-2인쇄회로층간의 패턴을 연결하는 비어홀의 경우보다 비어홀의 크기가 커지게 된다. 예를들면, 상기 층간 접속을 위한 비어홀이 인접하지 않는 인쇄회로층간에 형성되는 경우 그 직경은 약 25-250㎛의 범위로 함이 바람직하다. 이 경우 Nd-YAG 레이저는 전력을 750~1200mW의 범위로 하고, Nd-YAG레이저의 펄스주파수는 5.5~8.0KHz의 범위로 행함이 보다 적합하다. 그외 Nd-YAG 레이저의 작업조건은 레이저 빔과 빔사이의 거리를 1.5~4.5㎛, 레이저빔의 이동속도를 15~24mm/sec, 패스수를 2~4패스, 가공후의 홀크기에 대한 보정치를 30~50㎛, 그리고 스파이널 내경을 30~50㎛, 스파이널회전수는 2~5회로 하고, 스파이널 피치는 15~40㎛로 설정함이 바람직하다.
그 다음 Nd-YAG 레이저를 사용하여 1차로 적어도 동박층을 가공하여 제거한 다음, 도8d에 도시된 바와 같이, 동박층이 제거된 부위에 RCC의 레진절연물을 CO2레이저(2)에 의해 가공하여 비어홀(59)을 마련한다.
본 발명의 경우 절연물층 가공에 적합한 CO2레이저는 도7의 기판 제조때와 동일한 가공 조건 범위로 하여 조사함이 바람직하다. 이때, 제1-2인쇄회로층간의 패턴을 연결하는 비어홀에 비하여 제1-3인쇄회로층 혹은 제1-2-3인쇄회로층간의 패턴 연결을 위한 비어홀을 형성하는 경우 제1-3회로층 혹은 제1-2-3회로층간의 패턴 연결을 위한 비어홀의 직경이 보다 크게 된다.
이렇게 비어홀이 형성된 기판(40)은 도8d와 같이, 통상의 방법으로 무전해 도금하고, 상기 무전해 동도금된 기판을 전해동도금을 행하여 도금층을 형성시킨 후, 도금층이 형성된 기판을 통상의 사진식각방법에 의해 필요한 제3회로패턴(54)을 형성하면 6층인쇄회로기판을 얻을 수 있다. 따라서, 상기 RCC를 다수개 적층하여 필요한 n층수 만큼 회로패턴을 형성하면 4층이상의 기판을 제조할 수 있음은 물론이다.
이하, 본 발명을 실시예를 통하여 구체적으로 설명하는데, 본 발명의 기술사상은 하기 실시예로 국한되지 않음은 물론이다.
[실시예]
발명예1
CCL상에 통상의 사진식각을 통해 인쇄회로패턴을 형성하고, 상기 패턴을 흑화환원처리하였다. 흑화막이 형성된 CCL에 전이온도가 약 170℃이고, 그 두께가 40㎛인 RCC를 적치하고 약 20-30Kg/cm2의 압력과 180℃이상의 온도에서 45분이상 가열가압하였다. 이후, 기판의 소정위치에 Nd-YAG레이저를 조사하여 직경 약 60㎛의 비어홀을 테이퍼 형태(taperd type)의 드릴가공하였다. 이때, 야그레이저의 작업조건은 레이저펄스주파수: 5.5KHz, 레이저 빔과 빔사이의 거리: 4.1㎛, 레이저빔의 이동속도: 18.840mm/sec, 패스수: 1패스, 가공후의 홀크기에 대한 보정치: 34.00㎛, 그리고 스파이널 내경: 24.0㎛, 스파이널회전수: 2회, 피치: 23.00㎛, 가공기판을 기준으로 한 레이저빔의 포커스: 0.4mm 로 설정하고, 레이저의 출력은 1150mW로 하여 가공하였다.
그 다음, 야그레이저로 비어홀이 형성된 기판위에 다시 CO2레이저에 의해 레진절연물층을 가공하였다. 이때 CO2레이저가공은 레이저의 조건은 펄스주기를 0.5msec, 펄스의 폭을 2~3μsec 및 펄스수를 3회의 범위내에서 조합하여 실시하였다.
이와같이, 동박층과 절연물층을 별도로 레이저가공하여 비어홀이 형성된 기판은 무전해동도금을 행한 후, 전해Cu도금을 행하여 약 15㎛의 두께의 도금층을 형성하였다. 도금층이 형성된 기판에 감광성건식필림(imagible dry film)을 도포하고 노광, 현상, 에칭 및 건식필림 박리작업을 통해 회로패턴을 형성시켰다. 다시 상기와 같은 과정을 반복하여 비어홀을 형성시키고, 무전해 동도금패턴도금을 하여 약 25㎛ 두께의 Cu도금층과, 약 10㎛ 두께의 Sn/Pb도금으로 에칭레지스트를 형성하였다. 그리고, 건식필림박리 및 에칭에 의해 불필요한 동박을 제거하고, Sn/Pb를 박리하여 외층과 내층을 연결시켜주는 회로를 형성하였다. 이렇게 형성된 기판에 대하여 비어홀의 단면사진을 촬영하고, 그 결과를 도9에 나타내었다.
도9에 나타난 바와 같이, 본 발명에 의하면 CCL의 패턴은 손상되지 않고 비어홀내의 도금층 형성이 원활하여 층간 도통에는 문제가 없음을 알 수 있었다.
종래예1
기판의 소정위치에 Nd-YAG레이저만으로 비어홀을 형성한 것을 제외하고는 상기 실시예와 동일한 방법으로 4층인쇄회로기판을 제조하였다. 이때, 레이저의 작업조건은 레이저펄스주파수: 5.555KHz, 레이저 빔과 빔사이의 거리: 4.14㎛, 레이저빔의 이동속도: 23.00mm/sec, 패스수: 1패스, 가공후의 홀크기에 대한 보정치: 30㎛, 그리고 스파이널 ID: 35㎛, 스파이널 회전수: 3회, 및 피치: 14.17㎛로 하고, 레이저의 출력은 1180mW로 하여 스파이널 방식에 의해 가공한 다음, 레이저 펄스 주파수: 7.142KHz, 레이저 빔과 빔 사이의 거리: 7.28μm, 레이저 빔의 이동속도: 52.00μm, 패스수: 1패스, 가공후의 홀크기에 대한 보정치: 75μm, 레이저 출력은 동일하게 트레판 방식으로 가공하였다.
이렇게 Nd-YAG레이저만으로 2단계에 걸쳐 비어홀 가공을 행한 기판에 대하여 비어홀의 단면사진을 촬영하고, 그 결과를 도10에 나타내었다.
도10에 나타난 바와 같이, Nd-YAG 레이저만으로 비어홀을 형성한 경우 CCL의 패턴은 양 끝단(end-point)에서 손상되어 신뢰성에 문제가 생길 수 있음을 알 수 있었다.
종래예2
CCL에 유리섬유 기재의 프리플랙과 동박(33a)를 적층, 가압, 가열하여 프리플랙을 경화시킨 후, 패턴의 위치에 상당하는 동박을 에칭에 의해 제거한 다음, CO2레이저를 이용하여 프리플랙 경화층에 비어홀을 형성한 것을 제외하고는 상기 발명예와 동일한 방법으로 4층인쇄회로기판을 제조하였다.
이렇게 에칭과 CO2레이저 가공에 의헤 비어홀 가공을 행한 기판에 대하여 비어홀의 단면사진을 촬영하고, 그 결과를 도11에 나타내었다.
도11에 나타난 바와 같이, 에칭과 CO2레이저 가공으로 비어홀을 형성한 경우 에칭에 의해 동박이 부정합됨으로 인해 CO2레이저 조사후에는 비어홀이 상당히 한쪽으로 상당히 편심되어 신뢰성에 문제가 됨을 알 수 있었다.
발명예2
RCC를 2장 적층하여 가열 가압한 기판의 소정 위치에 Nd-YAG레이저를 조사하여 제1-2-3인쇄회로층간의 회로패턴이 연결된 비어홀을 형성한 것을 제외하고는 발명예1과 유사한 방식으로 6층 인쇄회로기판을 제조하였다. 이때, 야그레이저의 작업조건은 레이저 펄스주파수: 6.666KHz, 레이저 빔과 빔사이의 거리: 3.38㎛, 레이저빔의 이동속도: 22.50mm/sec, 패스수: 2패스, 가공후의 홀크기에 대한 보정치: 40㎛, 그리고 스파이널 내경: 38㎛, 스파이널회전수: 4회, 및 피치: 18.38㎛로 설정하고, 레이저의 출력은 1180mW로 하여 가공하였다.
그 다음, 야그레이저로 비어홀이 형성된 기판위에 다시 CO2레이저에 의해 레진절연물층을 가공하였다. 이때 CO2레이저가공은 레이저의 조건은 펄스주기를 0.5msec, 펄스의 폭을 2~3μsec 및 펄스수를 3회의 범위내에서 조합하여 에너지를 0.7~2mJ하여 실시하였다.
이렇게 형성된 기판에 대하여 비어홀의 단면사진을 촬영하고, 그 결과를 도12에 나타내었다. 비어홀은 도12와 같이, 그 직경이 약 200㎛인 테이퍼 형태였다. 따라서, 본 발명에 의하면 CCL의 패턴은 손상되지 않고 비어홀내의 도금층 형성이 원활하여 제1-2-3인쇄회로층간 도통에는 문제가 없음을 알 수 있었다.
상술한 바와 같이, 본 발명은 동박층과 절연층의 홀가공을 달리한 혼합가공방식에 의해 기판의 비어홀을 형성하므로써 기판내의 비어홀의 정도가 향상되어 회로의 신뢰성이 높을 뿐만아니라 기판의 홀가공효율이 향상되며, 특히 노광, 에칭 등에 따른 공정수를 크게 감소시키면서도 환경오염을 방지할 수 있는 부수적인 효과가 있다.

Claims (36)

  1. 회로패턴이 형성된 동박적층판(CCL)에 절연층을 적층하고, 상기 절연층위에 다시 회로패턴을 형성하는 공정을 반복하여 얻어지는 빌드업 다층인쇄회로기판의 제조방법에 있어서,
    제1회로패턴을 갖는 제1인쇄회로층이 형성된 동박적층판에 레진 절연물이 부착된 동박(RCC)을 적층하고 이를 가열, 가압하는 단계;
    상기 가열, 가압적층된 RCC에 층간 접속을 위한 비어홀을 형성하는 단계;
    상기 비어홀이 형성된 기판에 도금을 실시하여 전기적으로 도통하는 도금층을 형성하여 층간을 전기적으로 접속하는 단계;
    상기 도금된 기판에 소정의 제2회로패턴을 갖도록 제2인쇄회로층을 형성하는 단계; 및
    상기 제2인쇄회로층이 형성된 기판위에 보호층을 형성하는 단계; 를 포함하고,
    상기 제1인쇄회로층에 있는 제1회로패턴과 제2인쇄회로층에 있는 제2회로패턴을 접속하는 비어홀은 소정의 위치에 Nd-YAG 레이저를 조사하여 최소한 RCC의 동박을 모두 제거한 후, 상기 동박이 제거된 위치에 CO2레이저를 조사하여 제1회로패턴 상부에 남아있는 RCC의 레진을 모두 제거하여 형성함을 특징으로 하는 빌드업 다층인쇄회로기판의 제조방법
  2. 제1항에 있어서, 상기 레진절연물 부착동박은 에폭시계 레진이 코팅된 동박(resin-coated-copper-foil; RCC)임을 특징으로 하는 제조방법
  3. 제1항에 있어서, 상기 레진절연물은 전이온도(Tg)가 115℃이상인 것임을 특징으로 하는 제조방법
  4. 제1항에 있어서, 상기 레진절연물은 그 층두께가 200㎛이하인 것임을 특징으로 하는 제조방법
  5. 제1항에 있어서, 상기 Nd-YAG 레이저 가공조건은 레이저 출력을 200~1300mW의 범위로 하고, 또한 펄스주파수(repetition rate)를 1~20KHz 의 범위로 행함을 특징으로 하는 제조방법
  6. 제5항에 있어서, 상기 Nd-YAG 레이저 가공조건은 레이저 빔과 빔사이의 거리(bite size): 1~10㎛, 레이저빔의 이동속도: 1~50mm/sec, 패스수(number of passes): 1~10패스, 가공 후의 홀크기에 대한 보정치(effective spot size):0~40㎛, 그리고 스파이널 내경: 1~100㎛, 스파이널 회전수: 1~10회, 및 피치: 40㎛이하의 범위로 설정함을 특징으로 하는 제조방법
  7. 제1항에 있어서, 상기 CO2레이저의 가공조건은 펄스주기를 0.1~100msec, 펄스폭을 1~100μsec, 펄스수를 1~10회 및 에너지를 0.7~2mJ의 범위로 하여 행함을 특징으로 하는 제조방법
  8. 제1항에 있어서, 상기 비어홀의 직경은 25-200㎛의 범위임을 특징으로 하는 제조방법
  9. 회로패턴이 형성된 동박적층판(CCL)에 절연층을 적층하고, 상기 절연층위에 다시 회로패턴을 형성하는 공정을 반복하여 얻어지는 빌드업 다층인쇄회로기판의 제조방법에 있어서,
    제1회로패턴을 갖는 제1인쇄회로층이 형성된 동박적층판에 레진 절연물이 부착된 동박(RCC)을 적층하고 이를 가열, 가압하는 단계;
    상기 가열, 가압적층된 RCC에 층간 접속을 위한 비어홀을 형성하는 단계;
    상기 비어홀이 형성된 기판에 도금을 실시하여 전기적으로 도통하는 도금층을 형성하여 층간을 전기적으로 접속하는 단계;
    상기 도금된 기판에 소정의 제2회로패턴을 갖도록 제2인쇄회로층을 형성하는 단계;
    상기 제2인쇄회로층이 형성된 기판에 다시 RCC를 적층, 가열, 가압후 층간 접속을 위한 비어홀을 형성하고, 그 위에 도금층을 형성한 다음, 제3회로패턴을 갖도록 제3인쇄회로층을 형성하는 단계; 및
    상기 제3인쇄회로층이 형성된 기판위에 보호층을 형성하는 단계; 를 포함하고,
    상기 제2인쇄회로층에 있는 제2회로패턴과 제3인쇄회로층에 있는 제3회로패턴을 접속하는 비어홀은 소정의 위치에 Nd-YAG 레이저를 조사하여 최소한 RCC의 동박을 모두 제거한 후, 상기 동박이 제거된 위치에 CO2레이저를 조사하여 제2회로패턴 상부에 남아있는 RCC의 레진을 모두 제거하여 형성하고, 그리고
    상기 제1인쇄회로층에 있는 제1회로패턴과 제3인쇄회로층에 있는 제3회로패턴을 접속하는 비어홀은 소정의 위치에 Nd-YAG 레이저를 조사하여 최소한 제2회로패턴까지 모두 제거한 후, 상기 회로패턴이 제거된 위치에 CO2레이저를 조사하여 제1회로패턴 상부에 남아있는 RCC의 레진을 모두 제거하여 형성함을 특징으로 하는 빌드업 다층인쇄회로기판의 제조방법
  10. 제9항에 있어서, 상기 레진절연물 부착동박은 에폭시계 레진이 코팅된 동박(resin-coated-copper-foil; RCC)임을 특징으로 하는 제조방법
  11. 제9항에 있어서, 상기 레진절연물은 전이온도(Tg)가 115℃이상인 것임을 특징으로 하는 제조방법
  12. 제9항에 있어서, 상기 레진절연물은 그 층두께가 200㎛이하인 것임을 특징으로 하는 제조방법
  13. 제9항에 있어서, 상기 제1인쇄회로층에 있는 제1회로패턴과 제2인쇄회로층에 있는 제2회로패턴을 접속하는 비어홀 형성을 위한 Nd-YAG 레이저 가공조건은 레이저 출력을 200~1300mW의 범위로 하고, 또한 펄스주파수(repetition rate)를 1~20KHz 의 범위로 행함을 특징으로 하는 제조방법
  14. 제13항에 있어서, 상기 Nd-YAG 레이저 가공조건은 레이저 빔과 빔사이의 거리(bite size): 1~10㎛, 레이저빔의 이동속도: 1~50mm/sec, 패스수(number of passes): 1~10패스, 가공 후의 홀크기에 대한 보정치(effective spot size):0~40㎛, 그리고 스파이널 내경: 1~100㎛, 스파이널 회전수: 1~10회, 및 피치: 40㎛이하의 범위로 설정함을 특징으로 하는 제조방법
  15. 제9항에 있어서, 상기 제1인쇄회로층에 있는 제1회로패턴과 제2인쇄회로층에 있는 제2회로패턴을 접속하는 비어홀 형성을 위한 CO2레이저의 가공조건은 펄스주기를 0.1~100msec, 펄스폭을 1~100μsec, 펄스수를 1~10회 및 에너지를 0.7~2mJ의 범위로 하여 행함을 특징으로 하는 제조방법
  16. 제9항에 있어서, 상기 제1인쇄회로층에 있는 제1회로패턴과 제2인쇄회로층에 있는 제2회로패턴을 접속하는 비어홀은 그 직경이 25-200㎛의 범위임을 특징으로 하는 제조방법
  17. 제9항에 있어서, 상기 제1인쇄회로층에 있는 제1회로패턴과 제3인쇄회로층에 있는 제3회로패턴을 접속하는 비어홀 형성을 위한 Nd-YAG 레이저 가공조건은 레이저 출력을 750~1200mW의 범위로 하고, 또한 펄스주파수(repetition rate)를 5.5~8.0KHz 의 범위로 행함을 특징으로 하는 제조방법
  18. 제17항에 있어서, 상기 Nd-YAG 레이저 가공조건은 레이저 빔과 빔사이의 거리(bite size): 1.5~4.5㎛, 레이저빔의 이동속도: 15~24mm/sec, 패스수(number of passes): 2~4패스, 가공 후의 홀크기에 대한 보정치(effective spot size):30~50㎛, 그리고 스파이널 내경: 30~50㎛, 스파이널 회전수: 2~5회, 및 피치: 15~40㎛의 범위로 설정함을 특징으로 하는 제조방법
  19. 제9항에 있어서, 상기 제1인쇄회로층에 있는 제1회로패턴과 제3인쇄회로층에 있는 제3회로패턴을 접속하는 비어홀 형성을 위한 CO2레이저의 가공조건은 펄스주기를 0.1~100msec, 펄스폭을 1~100μsec, 펄스수를 1~10회 및 에너지를 0.7~2mJ의 범위로 하여 행함을 특징으로 하는 제조방법
  20. 제9항에 있어서, 상기 제1인쇄회로층에 있는 제1회로패턴과 제3인쇄회로층에 있는 제3회로패턴을 접속하는 비어홀은 그 직경이 25-250㎛의 범위임을 특징으로 하는 제조방법
  21. 회로패턴이 형성된 동박적층판(CCL)에 절연층을 적층하고, 상기 절연층위에 다시 회로패턴을 형성하는 공정을 반복하여 얻어지는 빌드업 다층인쇄회로기판의 제조방법에 있어서,
    제1회로패턴을 갖는 제1인쇄회로층이 형성된 동박적층판에 레진 절연물이 부착된 동박(RCC)을 적층하고 이를 가열, 가압하는 단계;
    상기 가열, 가압적층된 RCC에 층간 접속을 위한 비어홀을 형성하는 단계;
    상기 비어홀이 형성된 기판에 도금을 실시하여 전기적으로 도통하는 도금층을 형성하여 층간을 전기적으로 접속하는 단계;
    상기 도금된 기판에 소정의 제2회로패턴을 갖도록 제2인쇄회로층을 형성하는 단계;
    상기 제2인쇄회로층이 형성된 기판에 다시 RCC를 적층, 가열, 가압후 층간 접속을 위한 비어홀을 형성하고, 그 위에 도금층을 형성한 다음, 제3회로패턴을 갖는 제3인쇄회로층을 형성하는 단계;
    상기 각 인쇄회로층 형성과정을 반복하여 필요한 만큼 제n회로패턴을 갖는 제n인쇄회로층을 형성하는 단계; 및
    상기 제n회로패턴이 형성된 기판위에 보호층을 형성하는 단계; 를 포함하고,
    적어도 2개이상의 인쇄회로층의 회로패턴을 연결하는 층간 접속 비어홀은 소정의 위치에 Nd-YAG 레이저를 조사하여 최소한 접속하고자 하는 최상위 인쇄회로층에 있는 회로패턴부터 최하위 인쇄회로층의 직상에 위치한 회로패턴까지 모두 제거한 후, 상기 회로패턴이 제거된 위치에 CO2레이저를 조사하여 최하위 회로패턴 상부에 남아있는 RCC의 레진을 모두 제거하여 형성함을 특징으로 하는 빌드업 다층인쇄회로기판의 제조방법
  22. 제21항에 있어서, 상기 레진절연물 부착동박은 에폭시계 레진이 코팅된 동박(resin-coated-copper-foil; RCC)임을 특징으로 하는 제조방법
  23. 제21항에 있어서, 상기 레진절연물은 전이온도(Tg)가 115℃이상인 것임을 특징으로 하는 제조방법
  24. 제21항에 있어서, 상기 레진절연물은 그 층두께가 200㎛이하인 것임을 특징으로 하는 제조방법
  25. 제21항에 있어서, 상기 층간 접속을 위한 비어홀은 인접하는 인쇄회로층간에 형성되며, 그 비어홀 형성을 위한 Nd-YAG 레이저 가공조건은 레이저 출력을 200~1300mW의 범위로 하고, 또한 펄스주파수(repetition rate)를 1~20KHz 의 범위로 행함을 특징으로 하는 제조방법
  26. 제25항에 있어서, 상기 Nd-YAG 레이저 가공조건은 레이저 빔과 빔사이의 거리(bite size): 1~10㎛, 레이저빔의 이동속도: 1~50mm/sec, 패스수(number of passes): 1~10패스, 가공 후의 홀크기에 대한 보정치(effective spot size):0~40㎛, 그리고 스파이널 내경: 1~100㎛, 스파이널 회전수: 1~10회, 및 피치: 40㎛이하의 범위로 설정함을 특징으로 하는 제조방법
  27. 제21항에 있어서, 상기 층간 접속을 위한 비어홀은 인접하는 인쇄회로층간에 형성되며, 그 비어홀 형성을 위한 CO2레이저의 가공조건은 펄스주기를 0.1~100msec, 펄스폭을 1~100μsec, 펄스수를 1~10회 및 에너지를 0.7~2mJ의 범위로 하여 행함을 특징으로 하는 제조방법
  28. 제21항에 있어서, 상기 층간 접속을 위한 비어홀은 인접하는 인쇄회로층간에 형성되며, 그 비어홀은 그 직경이 25-200㎛의 범위임을 특징으로 하는 제조방법
  29. 제21항에 있어서, 상기 층간 접속을 위한 비어홀은 인접하지 않는 인쇄회로층간에 형성되며, 그 비어홀 형성을 위한 Nd-YAG 레이저 가공조건은 레이저 출력을 750~1200mW의 범위로 하고, 또한 펄스주파수(repetition rate)를 5.5~8.0KHz 의 범위로 행함을 특징으로 하는 제조방법
  30. 제29항에 있어서, 상기 Nd-YAG 레이저 가공조건은 레이저 빔과 빔사이의 거리(bite size): 1.5~4.5㎛, 레이저빔의 이동속도: 15~24mm/sec, 패스수(number of passes): 2~4패스, 가공 후의 홀크기에 대한 보정치(effective spot size):30~50㎛, 그리고 스파이널 내경: 30~50㎛, 스파이널 회전수: 2~5회, 및 피치: 15~40㎛의 범위로 설정함을 특징으로 하는 제조방법
  31. 제21항에 있어서, 상기 층간 접속을 위한 비어홀은 인접하지 않는 인쇄회로층간에 형성되며, 그 비어홀 형성을 위한 CO2레이저의 가공조건은 펄스주기를 0.1~100msec, 펄스폭을 1~100μsec, 펄스수를 1~10회 및 에너지를 0.7~2mJ의 범위로 하여 행함을 특징으로 하는 제조방법
  32. 제21항에 있어서, 상기 층간 접속을 위한 비어홀은 인접하지 않는 인쇄회로층간에 형성되며, 그 비어홀은 그 직경이 25-250㎛의 범위임을 특징으로 하는 제조방법
  33. 제21항에 있어서, 상기 층간 접속을 위한 비어홀은 적어도 3개의 인쇄회로층을 동시에 접속하도록 형성되며, 그 비어홀 형성을 위한 Nd-YAG 레이저 가공조건은 레이저 출력을 750~1200mW의 범위로 하고, 또한 펄스주파수(repetition rate)를 5.5~8.0KHz 의 범위로 행함을 특징으로 하는 제조방법
  34. 제33항에 있어서, 상기 Nd-YAG 레이저 가공조건은 레이저 빔과 빔사이의 거리(bite size): 1.5~4.5㎛, 레이저빔의 이동속도: 15~24mm/sec, 패스수(number of passes): 2~4패스, 가공 후의 홀크기에 대한 보정치(effective spot size):30~50㎛, 그리고 스파이널 내경: 30~50㎛, 스파이널 회전수: 2~5회, 및 피치: 15~40㎛의 범위로 설정함을 특징으로 하는 제조방법
  35. 제21항에 있어서, 상기 층간 접속을 위한 비어홀은 적어도 3개의 인쇄회로층을 동시에 접속하도록 형성되며, 그 비어홀 형성을 위한 CO2레이저의 가공조건은 펄스주기를 0.1~100msec, 펄스폭을 1~100μsec, 펄스수를 1~10회 및 에너지를 0.7~2mJ의 범위로 하여 행함을 특징으로 하는 제조방법
  36. 제33항에 있어서, 상기 층간 접속을 위한 비어홀은 인접하지 않는 인쇄회로층간에 형성되며, 그 비어홀은 그 직경이 25-250㎛의 범위임을 특징으로 하는 제조방법
KR1019980051736A 1997-12-02 1998-11-30 다층인쇄회로기판의 제조방법_ KR100276270B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR97-65362 1997-12-02
KR1019970065362 1997-12-02
KR19970065362 1997-12-02

Publications (2)

Publication Number Publication Date
KR19990062638A KR19990062638A (ko) 1999-07-26
KR100276270B1 true KR100276270B1 (ko) 2001-04-02

Family

ID=19526261

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980051736A KR100276270B1 (ko) 1997-12-02 1998-11-30 다층인쇄회로기판의 제조방법_

Country Status (5)

Country Link
US (1) US6119335A (ko)
JP (1) JP3032753B2 (ko)
KR (1) KR100276270B1 (ko)
FI (1) FI982568A (ko)
SE (1) SE9804150L (ko)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6405431B1 (en) * 1996-06-27 2002-06-18 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing build-up multi-layer printed circuit board by using yag laser
JP3629375B2 (ja) * 1998-11-27 2005-03-16 新光電気工業株式会社 多層回路基板の製造方法
US6711813B1 (en) 1999-11-05 2004-03-30 Interuniversitair Microelektronica Centrum Method for fabricating a thin film build-up structure on a sequentially laminated printed circuit board base
DE60040408D1 (de) * 1999-11-05 2008-11-13 Imec Inter Uni Micro Electr Verfahren zur herstellung einer laminierten leiterplatte
US6803528B1 (en) * 1999-11-05 2004-10-12 3M Innovative Properties Company Multi-layer double-sided wiring board and method of fabricating the same
US6467160B1 (en) * 2000-03-28 2002-10-22 International Business Machines Corporation Fine pitch circuitization with unfilled plated through holes
US20030039106A1 (en) * 2000-04-14 2003-02-27 Tatsunori Koyanagi Double-sided wiring board and its manufacture method
JP4854834B2 (ja) * 2000-04-25 2012-01-18 三菱瓦斯化学株式会社 炭酸ガスレーザーによる銅張板への孔形成方法
JP3261119B2 (ja) * 2000-05-16 2002-02-25 三井金属鉱業株式会社 プリント配線板の製造方法
KR100370314B1 (ko) * 2000-06-02 2003-01-30 주식회사 비아텍 빌드업 다층 인쇄회로판 제조방법
KR20020009794A (ko) * 2000-07-27 2002-02-02 이형도 Blind via hole을 갖는 다층인쇄회로기판의제조방법
KR20020017254A (ko) * 2000-08-29 2002-03-07 이형도 기판의 홀 형성방법
JP2002232135A (ja) * 2001-01-30 2002-08-16 Matsushita Electric Ind Co Ltd 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板
US6864459B2 (en) * 2001-02-08 2005-03-08 The Regents Of The University Of California High precision, rapid laser hole drilling
US6879492B2 (en) * 2001-03-28 2005-04-12 International Business Machines Corporation Hyperbga buildup laminate
JP4791648B2 (ja) * 2001-04-26 2011-10-12 日本シイエムケイ株式会社 プリント配線板の非貫通孔加工方法
JP4034046B2 (ja) * 2001-06-07 2008-01-16 日本碍子株式会社 高精度な貫通孔を有する多層板、及び、回路基板
JP2003007922A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置の製造方法
KR100433828B1 (ko) * 2001-12-28 2004-05-31 삼성전기주식회사 빌드업 방식에 의한 pcb 제조용 필름형태의 절연재
KR100452153B1 (ko) * 2002-10-15 2004-10-12 타이코에이엠피 주식회사 인쇄회로기판의 관통홀 측면도금방법
JP4373115B2 (ja) * 2003-04-04 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE10319979A1 (de) * 2003-05-05 2004-11-25 Siemens Ag Verfahren zum Herstellen einer Leiterplatte
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
DE102004005300A1 (de) 2004-01-29 2005-09-08 Atotech Deutschland Gmbh Verfahren zum Behandeln von Trägermaterial zur Herstellung von Schltungsträgern und Anwendung des Verfahrens
US7405143B2 (en) * 2004-03-25 2008-07-29 Asm International N.V. Method for fabricating a seed layer
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
KR100607626B1 (ko) * 2004-05-25 2006-08-01 대덕전자 주식회사 인쇄 회로 기판에 있어서 레진 도포된 동박을 이용한 평탄코팅 공법
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
DE102004040068B4 (de) * 2004-08-18 2018-01-04 Via Mechanics, Ltd. Verfahren zum Laserbohren eines mehrschichtig aufgebauten Werkstücks
SG120200A1 (en) * 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
KR100776022B1 (ko) * 2004-08-30 2007-11-16 엘지전자 주식회사 인쇄회로기판의 제조방법
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7294791B2 (en) * 2004-09-29 2007-11-13 Endicott Interconnect Technologies, Inc. Circuitized substrate with improved impedance control circuitry, method of making same, electrical assembly and information handling system utilizing same
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7622377B2 (en) * 2005-09-01 2009-11-24 Micron Technology, Inc. Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
US8290239B2 (en) * 2005-10-21 2012-10-16 Orbotech Ltd. Automatic repair of electric circuits
KR100728764B1 (ko) * 2005-11-10 2007-06-19 주식회사 토픽 다층인쇄회로기판 및 그 제조방법
KR100730782B1 (ko) * 2006-04-13 2007-06-20 (주)인터플렉스 Uv-co2레이저를 이용한 연성회로기판 제조방법
JP2006205261A (ja) * 2006-04-14 2006-08-10 Hitachi Via Mechanics Ltd プリント基板の穴あけ加工装置
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
JP4917361B2 (ja) * 2006-06-13 2012-04-18 株式会社ディスコ ビアホールの加工方法
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
KR100815323B1 (ko) 2007-01-03 2008-03-19 삼성전기주식회사 인쇄회로기판의 제조방법
TWI321970B (en) * 2007-01-31 2010-03-11 Advanced Semiconductor Eng Package stucture with embedded capacitor and applications thereof
US8440916B2 (en) 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US10016876B2 (en) 2007-11-05 2018-07-10 Baker Hughes, A Ge Company, Llc Methods of forming polycrystalline compacts and earth-boring tools including polycrystalline compacts
WO2009061766A2 (en) * 2007-11-05 2009-05-14 Baker Hughes Incorporated Methods and apparatuses for forming cutting elements having a chamfered edge for earth-boring tools
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
KR100951449B1 (ko) * 2008-01-03 2010-04-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5833926B2 (ja) * 2008-10-30 2015-12-16 アーテー・ウント・エス・オーストリア・テヒノロギー・ウント・ジュステームテッヒニク・アクチェンゲゼルシャフトAt & S Austria Technologie & Systemtechnik Aktiengesellschaft 電子構成部品をプリント回路基板に組み込むための方法
US8643181B2 (en) * 2010-03-24 2014-02-04 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation and method of manufacture thereof
CN102548247B (zh) * 2012-01-16 2014-07-23 惠州市蓝微电子有限公司 一种软硬结合板制造方法
US9059157B2 (en) 2012-06-04 2015-06-16 Stats Chippac Ltd. Integrated circuit packaging system with substrate and method of manufacture thereof
US9178009B2 (en) * 2012-10-10 2015-11-03 Globalfoundries Inc. Methods of forming a capacitor and contact structures
CN103917049A (zh) * 2013-11-22 2014-07-09 大连太平洋电子有限公司 一种采用次外层芯材减铜的激光钻孔板加工方法
CN103997862B (zh) * 2014-06-05 2017-02-15 中国科学院微电子研究所 一种制作低应力低翘曲度超薄奇数层无芯板的方法
US9931714B2 (en) 2015-09-11 2018-04-03 Baker Hughes, A Ge Company, Llc Methods and systems for removing interstitial material from superabrasive materials of cutting elements using energy beams
JP2017123376A (ja) * 2016-01-05 2017-07-13 イビデン株式会社 プリント配線板
US10099422B2 (en) 2016-09-15 2018-10-16 Io Tech Group Ltd. Method and system for additive-ablative fabrication
CN112118688A (zh) * 2019-06-21 2020-12-22 李家铭 背胶铜箔增层制程
WO2021163440A1 (en) * 2020-02-13 2021-08-19 Averatek Corporation Catalyzed metal foil and uses thereof
US11877404B2 (en) * 2020-02-13 2024-01-16 Averatek Corporation Catalyzed metal foil and uses thereof
CN114449765A (zh) * 2022-01-18 2022-05-06 深圳恒宝士线路板有限公司 一种替代激光制作盲孔的hdi板制作方法
CN116390363B (zh) * 2023-06-02 2023-10-20 淄博芯材集成电路有限责任公司 基于镭射光圈直径及强度调整的hdi印刷电路板开窗方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4933045A (en) * 1989-06-02 1990-06-12 International Business Machines Corporation Thin film multilayer laminate interconnection board assembly method
JP2658661B2 (ja) * 1991-09-18 1997-09-30 日本電気株式会社 多層印刷配線板の製造方法
US5232548A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Discrete fabrication of multi-layer thin film, wiring structures
JP2707903B2 (ja) * 1992-01-28 1998-02-04 日本電気株式会社 多層プリント配線板の製造方法
JP3482657B2 (ja) * 1993-07-16 2003-12-22 松下電器産業株式会社 回路基板及びその製造方法
JPH08279678A (ja) * 1995-04-04 1996-10-22 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
KR100222752B1 (ko) * 1996-06-27 1999-10-01 이형도 레이저를 이용한 다층 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
SE9804150L (sv) 1999-06-03
FI982568A (fi) 1999-06-03
KR19990062638A (ko) 1999-07-26
FI982568A0 (fi) 1998-11-27
JPH11266084A (ja) 1999-09-28
JP3032753B2 (ja) 2000-04-17
SE9804150D0 (sv) 1998-12-01
US6119335A (en) 2000-09-19

Similar Documents

Publication Publication Date Title
KR100276270B1 (ko) 다층인쇄회로기판의 제조방법_
US6405431B1 (en) Method for manufacturing build-up multi-layer printed circuit board by using yag laser
EP1172025B2 (en) Method for manufacturing a multilayer printed circuit board and composite foil for use therein
DE69835962T2 (de) Verfahren zur herstellung einer mehrschichtigen gedruckten leiterplatte
EP1121008B1 (en) Multilayer printed wiring board and method for manufacturing the same
US20030135994A1 (en) Printed circuit board and manufacturing method therefor
JP2008166736A (ja) プリント基板の製造方法およびプリント基板加工機
KR19990082814A (ko) 인쇄배선기판제조에서의비아형성방법
JPH0936522A (ja) プリント配線板における回路形成方法
KR100222752B1 (ko) 레이저를 이용한 다층 인쇄회로기판의 제조방법
US20010042732A1 (en) Method for manufacturing printed wiring board
JP4792673B2 (ja) 高密度多層ビルドアップ配線板の製造方法
US20070017698A1 (en) Multilayer printed wiring board fabrication method and multilayer printed wiring board
US6555016B2 (en) Method of making multilayer substrate
JPH11300487A (ja) 孔加工方法及び孔加工体
JP3062142B2 (ja) 多層印刷配線板の製造方法
JP2000165047A (ja) プリント配線板の製造方法
WO2004084593A1 (ja) 回路基板の微細スルーホール導通部の形成法
JPH10190235A (ja) 多層配線板の製造方法
JP2004071749A (ja) 多層回路配線板の製造方法
JPH10190234A (ja) 多層配線板の製造方法
KR100443375B1 (ko) 빌드업 다층 인쇄회로기판의 제조방법
JPH10190236A (ja) 多層配線板の製造方法
JP3661533B2 (ja) 印刷配線板およびその製造方法
JPS61133695A (ja) 配線板の製造法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee