JP4034046B2 - 高精度な貫通孔を有する多層板、及び、回路基板 - Google Patents
高精度な貫通孔を有する多層板、及び、回路基板 Download PDFInfo
- Publication number
- JP4034046B2 JP4034046B2 JP2001172188A JP2001172188A JP4034046B2 JP 4034046 B2 JP4034046 B2 JP 4034046B2 JP 2001172188 A JP2001172188 A JP 2001172188A JP 2001172188 A JP2001172188 A JP 2001172188A JP 4034046 B2 JP4034046 B2 JP 4034046B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- plate
- punch
- wiring board
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B38/00—Ancillary operations in connection with laminating processes
- B32B38/04—Punching, slitting or perforating
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B26—HAND CUTTING TOOLS; CUTTING; SEVERING
- B26F—PERFORATING; PUNCHING; CUTTING-OUT; STAMPING-OUT; SEVERING BY MEANS OTHER THAN CUTTING
- B26F1/00—Perforating; Punching; Cutting-out; Stamping-out; Apparatus therefor
- B26F1/02—Perforating by punching, e.g. with relatively-reciprocating punch and bed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/005—Punching of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B26—HAND CUTTING TOOLS; CUTTING; SEVERING
- B26F—PERFORATING; PUNCHING; CUTTING-OUT; STAMPING-OUT; SEVERING BY MEANS OTHER THAN CUTTING
- B26F2210/00—Perforating, punching, cutting-out, stamping-out, severing by means other than cutting of specific products
- B26F2210/08—Perforating, punching, cutting-out, stamping-out, severing by means other than cutting of specific products of ceramic green sheets, printed circuit boards and the like
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B38/00—Ancillary operations in connection with laminating processes
- B32B38/04—Punching, slitting or perforating
- B32B2038/047—Perforating
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2457/00—Electrical equipment
- B32B2457/08—PCBs, i.e. printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Life Sciences & Earth Sciences (AREA)
- Forests & Forestry (AREA)
- Mechanical Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Perforating, Stamping-Out Or Severing By Means Other Than Cutting (AREA)
Description
【発明の属する技術分野】
本発明は、例え高アスペクト比であっても高精度に形成された貫通孔を有する多層板に関する。同じように、配線密度の向上を図るために多層化された回路基板であって、例え高アスペクト比であっても高精度に形成されたスルーホールを有する回路基板に関するものである。
【0002】
【従来の技術】
複数の小さな細長い貫通孔が高精度に開けられた所定の厚さを有する板状体に対する需要がある。例えば、電子部品が載る配線板の導電孔部やインクジェットプリンターのインク吐出部等では、数十〜数百μmオーダー以下の小さな貫通孔が、正確に精度よく製作されていることが要求される。工業生産される全ての製品に共通した要求は、より安く、より軽く、より小さくであり、小さいことが付加価値となるために、回路、部品等の実装においてより高密度化が進み、一定面積の中に、より多くの小さな貫通孔を開けることが必要となり、必然的にその貫通孔は、小さく深い、言い換えれば貫通孔の口径が小さく軸長が長い、即ち、高アスペクト比なものとなってきている。
【0003】
一般にアスペクト比とは、貫通孔が円筒形の場合に、その口径と軸長の比をいい、貫通孔が円筒形でない場合には、貫通孔の開口面において縁から対向する縁への最短距離と軸長との比をいう。ここで、縁から対向する縁への最短距離とは、図5(a)、図5(b)に示す最短距離Sのことである。即ち、高アスペクト比な貫通孔とは、口径又は縁から対向する縁への最短距離に比べて軸長の長い、細長い孔のことである。このような高アスペクト比な貫通孔を作製する上で、従来の方法には、種々の問題を有していた。
【0004】
(A)打抜金型加工の問題点
板状体に小さな貫通孔を開ける従来の方法の一つとして、打抜金型による孔加工が挙げられる。パンチとダイを用いて、所定の厚さの板状体を打ち抜く方法である。この方法では、パンチとダイの隙間であるクリアランスが多く必要となり、精度が悪いという問題を抱えている。又、打抜時に、厚い板状体の場合にはより大きな剪断力がかかり、貫通孔の密度が高い場合には、特にダイにも孔が数多く必要であるため、その大きな剪断力にダイの強度が耐えられず、剛性不足により変形し、更には破損するという問題も生じる。
【0005】
図3は、打抜金型による貫通孔開口を示す図である。図3(a)に示すように、パンチ10がダイ12上に置かれた板状体13を、パンチ10とダイ12のエッジ14との隙間であるクリアランス16を設けて打ち抜くと、クラック15はクリアランス16の範囲で発生し、貫通孔の精度は、そのクリアランス16の範囲の中でばらつく。その結果、一般に打抜金型による貫通孔開口方法では、打抜後の板状体13の貫通孔の断面形状は、図3(b)に示すような打抜方向に対して拡がったテーパ状になってしまう。更に、このクリアランス16は、板状体13の厚さが厚ければ厚い程に大きくする必要があり、益々、貫通孔の精度を低下させてしまう。
【0006】
(B)レーザー加工の問題点
又、従来の方法として、レーザーによる孔加工がある。レーザー光線による加工であり、ビーム光をレンズで集光して対象材料にあてて加工する方法である。このレーザー加工では、基本原理である集光方法そのものによって、貫通孔がビーム光の進行方向に向かって絞られるテーパ状となってしまい、より高アスペクト比な貫通孔になると精度が悪いという根本的な問題がある。
【0007】
図4は、レーザー加工による貫通孔開口を示す図である。図4(a)に示すように、レーザー加工機において、平行ビーム光17が集光レンズ18を通って、焦点距離20の場所に集光し加工される。焦点からずれるほどレーザー光幅19は広くなり、加工される貫通孔の口径は大きくなる。従って、板状体13の板厚により、ビーム光の進行方向出口側の孔加工を施しているときの、ビーム光の進行方向入口側に開く貫通孔の口径は大きくなる。その結果、図4(b)に示すような絞りテーパ状の貫通孔が形成されてしまう。
【0008】
又、レーザー加工では熱エネルギーを用いているので、この熱の影響により加工対象となる板状体が変形し、変質層が形成され、これらにより貫通孔の口径がばらつくといった別の問題も生じる。この問題でも厚い板状体ほど多くのレーザー光線量、即ち熱エネルギーが必要となるため、板状体の板厚が厚いほどに貫通孔の精度が低下してしまう。
【0009】
(C)ドリル加工の問題点
更に、従来の方法として、ドリルによる孔加工がある。ドリル加工では、加工時に発生する切り粉が加工した孔を経由して外部に排出される。そのため、切り粉が加工した孔内を移動していくときに、加工された孔の側面に衝突し、孔を大きくしてしまうという問題がある。特に、板状体を構成する材料が軟性であり、塑性変形し易い材料である場合には、孔の精度が低下し易い。より高アスペクト比な貫通孔では、切り粉の搬出経路も長くなり、益々、精度が低下することになる。
【0010】
(D)孔加工後積層の問題点
これらの孔加工を改善した方法として、例えば上記した従来の方法により、薄い板状体を一枚ずつ孔加工した後に、その板状体を移動して積み重ね、所定の厚さの多層板を得る方法がある。この方法では、一度に孔加工する板状体は薄いため、一枚の板状体における孔の精度は良好である。従って、孔加工した薄い板状体を積み重ねて得られる多層板に形成された貫通孔は、例え高アスペクト比なものであっても高精度であると考えられた。
【0011】
しかしながら、薄い板状体を移動するための治具や、薄い板状体を積み重ねるスペースが必要となり、工程も増えるため、生産効率が下がり、より高コストとなる問題がある。又、正確に積み重ねるためにガイドピンが必要となり、板状体に必要な貫通孔以外の孔を開けるという無駄も生じる。更には、一枚の板状体を薄くするがために、特に軟性の材料では、移動して積み重ねる間に板状体が変形することで孔にズレが生じ、薄い板状体に加工された孔が積み重ねられて所定の厚さの多層板に形成された貫通孔となると、その貫通孔の精度は低下してしまう。従って、所定の厚さを有する板状体に設けられる貫通孔の精度には限界があって、改善が望まれていた。
【0012】
以下に、より具体的な例として、プリント配線板等に代表される回路基板を挙げて説明する。
回路基板においては、より高精度なスルーホール(貫通孔)の形成が待ち望まれている。スルーホールとは、回路基板の表裏を貫通した孔である。最近の、例えばプリント配線板は、高密度化に伴い、多層化されたものが多い。一般に、多層プリント配線板は、回路を形成する導電体と、絶縁体とが積層されて成形され、絶縁体には、その絶縁体を介して隣接する導電体間、即ち、異なる層の回路間、を導通し接続するビアが形成されるが、ビアとともに導電体の層間接続を担うのが、全層を貫通して形成されるスルーホールである。
【0013】
スルーホールは、例えば銅メッキされて導電性が付与され、主に、積層された導電体の最外層どうしを接続する。スルーホールには、回路基板の寿命を延ばし信頼性を高めるために、導通不良や抵抗増大等が発生することを防止することが求められる。このため、必要に応じてエポキシ樹脂等の絶縁材料を充填しスルーホールを封止し、製造中あるいは使用中における熱膨張や応力等の外力によるクラック等の発生を抑えている。
【0014】
しかしながら、従来の、スルーホールを封止した多層プリント配線板では、スルーホールクラックによる歩留まりの低下の問題は解消されていなかった。これは、以下に示すように、製造方法に起因しスルーホールの精度に問題があると推定された。以下に、多層プリント配線板の一例と、従来の製造方法の例を説明する。
【0015】
図10は、多層プリント配線板の一例を示す断面図である。多層プリント配線板100は、絶縁体71として、例えば、エポキシ樹脂とガラスクロスからなる板状体が4層に積層され、導電体73として、例えば、銅が用いられて回路が形成されている。絶縁体71を挟んで形成された回路、即ち、導電体73は、絶縁体71を貫通する導通ビア76により接続されている。又、4層の絶縁体71を貫通するスルーホール74が形成され、スルーホール74には、例えば、銅が導電体73としてメッキされ導電性が付与されている。更に、スルーホール74は、充填材75として、例えば、エポキシ樹脂が用いられ封止されている。スルーホール74の形状及び大きさは、概ね円筒状であり、口径が約50〜100μm、軸長は、即ち、多層プリント配線板100の厚さであって約500〜1000μmであり、アスペクト比は概ね1:10である。
【0016】
このような多層プリント配線板は、例えば、次のように作製することが出来る。
(1)製造方法例1
従来の製造方法の工程の一例を、図7(a)〜図7(e)に示す。板状体の絶縁体71を4枚用意し(図7(a))、孔開け工程で、それぞれの絶縁体71にビアホール72と、積層してスルーホール74になるホール77を開ける(図7(b))。通常、孔開けは、打抜金型、レーザー、ドリルといった従来知られた加工方法により行われる。次いで、導通形成工程で、ビアホール72に導電体73を埋設し、ホール77内面には導電体73の膜を形成する(図7(c))。通常、導通形成は、スクリーン印刷、メッキ等の従来知られた方法が用いられる。そして、回路形成工程で、絶縁体71上に導電体73による所望の回路を形成する(図7(d))。回路形成は、レジスト塗布〜露光〜現像〜エッチングからなる化学処理(フォトエッチング)が一般的であるが、スクリーン印刷、メッキ等でもよい。積層工程で、図7(b)〜図7(d)によって予め設計された回路を形成した4枚の絶縁体71を積層すれば(図7(e))、表裏を貫通し導通したスルーホール74を有する多層プリント配線板70が得られる。
【0017】
多層プリント配線板は、製造方法例1とは工程順序を変更した次の方法でも作製することが出来る。
(2)製造方法例2
従来の製造方法の工程の他の例を、図8(a)〜図8(e)に示す。板状体の絶縁体71を4枚用意し(図8(a))、回路形成工程で、スルーホール74になるホール77は開けずに、ビアホール72のみを絶縁体71に開け、ビアホール72に導電体73を埋設し、絶縁体71上に導電体73による所望の回路を形成する(図8(b))。積層工程で、図8(b)によって予め設計された回路を形成した4枚の絶縁体71を積層し積層体78を得た後に(図8(c))、孔開け工程で、積層体78にスルーホール74を開ける(図8(d))。そして、導通形成工程で、スルーホール74内面に導電体73の膜を形成すれば(図8(e))、表裏を貫通し導通したスルーホール74を有する多層プリント配線板80が得られる。
【0018】
これらの従来の製造方法によれば、(1)製造方法例1では、ホール77加工後に積層してスルーホール74を得るので、ホール77の精度は高いものの、先に示した(D)孔加工後積層の問題点、を抱えていて、導電体73(回路)が形成された絶縁体71を積層する際に、段差部、即ち、ズレが生じてしまう。又、(2)製造方法例2では、積層され厚くなったものを孔加工するので、加工方法により、先に示した(A)打抜金型加工の問題点、(B)レーザー加工の問題点、(C)ドリル加工の問題点、の何れかの問題点を解決出来ていない。何れにしてもスルーホール74の精度には限界があった。
【0019】
従って、熱膨張や応力等の外力が生じれば、積層の段差部においてクラックや導体剥がれが発生し易く、導通不良や抵抗増大等が発生し、回路基板の寿命を縮め信頼性低下を招くことになる。特に、高密度化が進んだコンピュータに搭載される回路基板では、数十層にも積層されることもあるため、問題となり易い。
【0020】
又、スルーホールが、設計より実際には拡がったり狭くなったりしていれば、本来絶縁すべきところが導通したり、導通すべきところが絶縁したりして不良品となる。上記したような数十層にも積層されるプリント配線板では、必然的に所定の厚さを有するものとなるため、やはり問題となり易い。
【0021】
更には、積層の段差部が生じてスルーホール内面の平滑度が低下することから、導電体の抵抗が増加したり、インダクタンス、キャパシタンス成分によりノイズが発生してしまう。このようなノイズは、例えば、より省エネルギーが求められ回路を流れる電流が極弱いものとなっているコンピュータに使用される回路基板では、致命的な問題にもなり得る。
積層の段差部が小さく、高精度なスルーホールを有する回路基板においては、このような問題を回避することが出来る。
【0022】
【発明が解決しようとする課題】
上記の通り、例えば、微細で細長い高精度のスルーホールを有する多層プリント配線板が求められているように、孔加工したときに変形を生じるような寸法若しくは形状の軟質材料を用いた場合でも、高アスペクト比な貫通孔が高精度に開けられた所定の厚さを有する多層板が求められているが、従来、提案されていなかった。
【0023】
本発明は、以上の課題に鑑みてなされたものであり、その目的とするところは、従来技術の問題を解決するところにある。より詳細には、変形の可能性がある軟らかな材料を使用した場合においても、口径が、例えば、100μm以下と細く、口径に比べ軸長が一定比率以上の長さを有する、微細な貫通孔が、高い精度で開口されている、所定の厚さの多層板を提供することにある。又、より具体的には、例えば、高アスペクト比であっても高精度なスルーホールを有するプリント配線板等の回路基板を提供し、電子機器等の実装技術において、より一層の高密度化に寄与することにある。
【0024】
【課題を解決するための手段】
即ち、本発明によれば、複数の板状体が積層されてなり、高精度な貫通孔が複数開けられた多層板であって、貫通孔の面の輪郭度が、8μm以下であることを特徴とする高精度な貫通孔を有する多層板が提供される。この貫通孔の口径若しくは縁と対向する縁との最短距離と、軸長との比は、概ね1:1〜1:15であることが好ましく、又、隣接する貫通孔どうしの間隔と、貫通孔の軸長との比が、概ね1:1〜1:15であることが好ましい。
【0025】
本発明の多層板においては、貫通孔の口径若しくは縁と対向する縁との最短距離は、100μm以下であることが好ましく、貫通孔と隣接する貫通孔との間隔が、100μm以下であることが好ましい。
【0026】
本発明の多層板においては、板状体として、プラスチック樹脂若しくはセラミックスからなる絶縁材料、あるいは、プラスチック樹脂及びセラミックスを複合した絶縁材料を好適に用いることが出来る。尚、セラミックスには、焼結後のセラミックスのみではなく、セラミックス原料粉末に可塑性を加えて成形した成形体をも含む。
板状体は、ヤング率が3000kgf/mm2以下であり、且つ、引張強度が20kgf/mm2以下であることが好ましい。
【0027】
又、本発明によれば、複数の板状体が積層されてなり、打抜加工機により形成された複数の貫通孔を有し、貫通孔の面の輪郭度が8μm以下である多層板であって、板状体を所望枚数用意し、パンチにより第一の板状体に第一の孔部を開け、第一の孔部からパンチを抜かない状態で、第一の板状体をストリッパーに密着させて引き上げ、パンチにより第二の板状体に第二の孔部を開け、第二の孔部からパンチを抜かない状態で、第二の板状体を第一の板状体とともに引き上げ、以降、孔部を開けパンチを積層軸として板状体を積層することを繰り返して作製されることを特徴とする高精度な貫通孔を有する多層板が提供される。
【0028】
更に、本発明によれば、導電体と導電体を絶縁する絶縁体とが積層されてなり、全層を貫通する少なくとも一つのスルーホールを有し、スルーホールの面の輪郭度が、8μm以下であることを特徴とする回路基板が提供される。
【0029】
更に又、本発明によれば、導電体と導電体を絶縁する絶縁体とが積層されてなり、全層を貫通する少なくとも一つのスルーホールを有し、スルーホールは、打抜加工機により形成され、スルーホールの面の輪郭度が8μm以下である回路基板であって、絶縁材料からなり、それぞれ回路が形成された複数の配線板を用意し、パンチにより第一の配線板に第一のホールを開け、第一のホールからパンチを抜かない状態で、第一の配線板をストリッパーに密着させて引き上げ、パンチにより第二の配線板に第二のホールを開け、第二のホールからパンチを抜かない状態で、第二の配線板を第一の配線板とともに引き上げ、以降、ホールを開けパンチを積層軸として配線板を積層することを繰り返して作製されることを特徴とする回路基板が提供される。
【0030】
更に又、本発明によれば、導電体と導電体を絶縁する絶縁体とが積層されてなり、導電体及び絶縁体の全層を貫通する少なくとも一つのスルーホールを有するベース基板と、ベース基板の少なくとも片面において、それぞれ少なくとも一層が交互に積層された導電層と導電層を絶縁する絶縁層とから形成されるビルドアップ層と、からなり、スルーホールの面の輪郭度が、8μm以下であることを特徴とする回路基板が提供される。
【0031】
更に又、本発明によれば、導電体と導電体を絶縁する絶縁体とが積層されてなり、導電体及び絶縁体の全層を貫通する少なくとも一つのスルーホールを有するベース基板と、ベース基板の少なくとも片面において、それぞれ少なくとも一層が交互に積層された導電層と導電層を絶縁する絶縁層とから形成されるビルドアップ層と、からなり、スルーホールは、打抜加工機により形成され、スルーホールの面の輪郭度が8μm以下である回路基板であって、絶縁材料からなり、それぞれ回路が形成された複数の配線板を用意し、パンチにより第一の配線板に第一のホールを開け、第一のホールからパンチを抜かない状態で、第一の配線板をストリッパーに密着させて引き上げ、パンチにより第二の配線板に第二のホールを開け、第二のホールからパンチを抜かない状態で、第二の配線板を第一の配線板とともに引き上げ、以降、ホールを開けパンチを積層軸として配線板を積層することを繰り返してベース基板を作製した後に、ベース基板上にビルドアップ層を形成することを特徴とする回路基板が提供される。
【0032】
【発明の実施の形態】
以下に、本発明の高精度な貫通孔を有する多層板、及び、回路基板について、実施の形態を具体的に説明するが、本発明は、これらに限定されて解釈されるものではなく、本発明の範囲を逸脱しない限りにおいて、当業者の知識に基づいて、種々の変更、修正、改良を加え得るものである。
本明細書内において、貫通孔若しくはスルーホールとは、例えば、所定の厚さを有する複数の板状体、配線板、若しくは、絶縁体等における一の面から反対側の面につながり開けられた孔を指し、単に孔若しくはホールという場合には、一枚毎の板状体、配線板、若しくは、絶縁体等に開けられた孔を示す。高精度の貫通孔を含んでなる多層板、及び、高精度のスルーホールを含んでなる回路基板は、全て本発明の対象である。即ち、例えば、貫通孔若しくはスルーホールに蓋が設けられていたり、あるいは、高精度の貫通孔若しくはスルーホールを有する複数の板状体、配線板、若しくは、絶縁体等の、上面あるいは下面に、孔のない板状体、配線板、若しくは、絶縁体等が積層されていても構わず、これらは全て、本発明の高精度な貫通孔を有する多層板、及び、回路基板の範囲内である。
【0033】
本発明の高精度な貫通孔を有する多層板は、複数開けられた、その貫通孔の面の輪郭度が8μm以下であるところに特徴がある。本発明においては、例えば、貫通孔の口径若しくは縁と対向する縁との最短距離が、概ね100μm以下と微細であり、貫通孔の口径若しくは縁と対向する縁との最短距離と軸長との比が、概ね1:1〜1:15であるような高アスペクト比な貫通孔であっても、貫通孔の面の輪郭度は、上記精度を維持し得る。又、隣接する貫通孔どうしの間隔と貫通孔の軸長との比が、概ね1:1〜1:15であったり、貫通孔と隣接する貫通孔との間隔が100μm以下であったりするような、高密度な貫通孔であっても、同様に、貫通孔の面の輪郭度は、上記精度を維持し得る。
【0034】
(i)本発明の多層板の製造方法
本発明の高精度な貫通孔を有する多層板は、パンチとダイを用いて以下のように作製することが出来る。
図9(a)〜図9(e)は、本発明に係る打抜金型による多層板の製造方法の一例を示す工程説明図である。打抜加工機は、パンチ10とダイ12、及び、ストリッパー11を主な機器として構成され、ダイ12の上に一枚ずつ薄い板状体3を載せ、パンチ10で打ち抜くものである。
【0035】
図9(a)は、打抜準備のためにダイ12に1シート目の薄い板状体3を載せた状態を示している。次に、図9(b)に示すように、1シート目をパンチ10で板状体3を打ち抜く。その後、図9(c)に示す2シート目の打抜準備に入るが、打抜済の1シート目の板状体3を、パンチ10に差し込んだままストリッパー11に密着させ上方に移動する。又、2シート目の打抜準備に入るために、図9(c)に示すように、ダイ12からパンチ10、及び、ストリッパー11を引き上げるが、このときにパンチ10を、一緒に引き上げた1シート目の板状体3の孔部の中央部まで戻さない。板状体3の最下部より僅かに引き込むところで止めることが肝要である。ここで、僅かに引き込むとは、常に、少なくとも飛び出てはいない状態にすることを指す。このようにパンチ10自体を板状体3の積層軸として用い、又、パンチ10自体で開けた孔部の変形を防止する。
【0036】
図9(d)は、2シート目の板状体3の打抜工程を示す。次いで、図9(c)のような打抜準備を行い、これを繰り返して複数枚の板状体3を、打抜加工機内で順次積層する。そして、図9(e)に示すように、板状体3を全シート分について打ち抜いて、積層を終えたら、ストリッパー11より積層した板状体3を離す。
【0037】
このような製造方法によれば、パンチを軸として板状体を積層することによって、板状体がパンチを保持し固定する役目を果たすので、打ち抜く度にパンチの中心軸とストリッパーの穴の中心軸とのズレの方向及び大きさが変わらない。又、打抜で形成された板状体の孔部にはパンチが抜かれていないので、カスが板状体の孔部に入ることはなく、当然ながら打抜によって生じるカスが加工した孔を通って排出されない。従って、より高精度な貫通孔を板状体に開けることが可能となる。
【0038】
上記したように、孔部を開けた板状体をパンチに積層しながら打抜工程を繰り返すことで、孔部を、より高精度に開けることが出来るが、板状体として、軟らかく、変形し易い材料を使用した場合には、孔部の精度低下を招くことがあり得る。
打ち抜き時において、パンチが孔部を開ける前にストリッパーがダイ上の板状体に当たり、板状体はストリッパーとダイとの間に挟まれ、既に孔部が開けられストリッパーに積層された板状体、及び、これから孔部が開けられるダイ上に置かれた板状体に圧縮力が加わる。このとき、この圧縮力で変形し易い材料を使用した場合には、ストリッパーに積層された板状体が、押し潰され変形することがあるが、積層軸となっているパンチは固定されているので、相対的に変位が生じ、既に開けられた孔部の形状精度が低下してしまう。一方、ダイ上に置かれた板状体は、ストリッパーが当たり押し潰された状態でパンチにより孔部が開けられるので、打抜後に生じる弾性変形の形状戻りの分だけ、孔部の位置精度及び形状精度が低下する。
【0039】
軟らかい板状体に、より高精度な孔部を開けるためには、ダイとストリッパーとの間にスペーサを介して打ち抜きを行うことが好ましい。図12(a)〜図12(f)、図13(a)〜図13(f)、図14(a)〜図14(f)は、多層板の製造方法の一例を示す工程説明図であり、ダイとストリッパーとの間にスペーサを介して打ち抜きを行う方法を表している。スペーサを介することでストリッパーが直接板状体に当たり、板状体に圧縮力が加わることを防止出来る。
【0040】
図12(a)〜図12(f)は、例えば、スペーサとして外挿シム6を用いた製造工程を示す図である。
図12(a)は、打抜準備のためにダイ12に1シート目の薄い板状体3を載せた状態を示している。又、ダイ12上には、例えば、図15に示すような形状の外挿シム6も載置される。外挿シム6の厚さは、ダイ12上の板状体3の厚さより、概ね5〜15μm厚いものとすることが好ましい。次に、図12(b)に示すように、1シート目の板状体3をパンチ10で打ち抜く。このとき、ストリッパー11は、板状体3に直接当たらずに、板状体3の厚さより僅かに厚い外挿シム6に当たる。従って、板状体3が極軟らかい材料であっても打ち抜き時に変形することがなく、打ち抜いて板状体3に形成される孔部は高精度なものとなる。その後、図12(c)に示す2シート目の打抜準備に入り、打抜済の1シート目の板状体3をパンチ10に差し込んだままストリッパー11に密着させ上方に移動する。ダイ12上には、外挿シム6が載置される。外挿シム6の厚さは、既に打ち抜いてパンチ10に差し込んだまま引き上げられた板状体3と、これから打ち抜くダイ12上に置かれた板状体3の厚さの合計より、概ね5〜15μm厚くすることが好ましい。
【0041】
図12(d)は、2シート目の板状体3の打抜工程を示す。1シート目の図12(b)と同様に、ストリッパー11は、板状体3には直接当たらず、外挿シム6に当たり、板状体3が変形することを防止する。同じく板状体3に形成される孔部は高精度なものとなる。次いで、図12(e)で3シート目の打抜準備に入る。ダイ12上には、同様に、既に打ち抜いてパンチ10に差し込んだまま引き上げられた板状体3と、これから打ち抜くダイ12上に置かれた板状体3の厚さの合計より、好ましくは概ね5〜15μm厚い外挿シム6が置かれ、打ち抜き時に、ストリッパー11が板状体3に直接当たることを防止する。これを繰り返して複数枚の板状体3を、打抜加工機内で順次積層する。図12(f)に示すように、板状体3を全シート分について打ち抜いて、積層を終えたら、ストリッパー11より積層した板状体3を離して打抜完了となる。
【0042】
パンチ10で板状体3を打ち抜く際にダイ12上に載置する外挿シム6の厚さを、常に、ダイ12とストリッパー11との間に存在する板状体3の厚さの合計、言い換えれば、既に打ち抜いてパンチ10に差し込んだまま引き上げられた板状体3と、これから打ち抜くダイ12上に置かれた板状体3の厚さの合計より、概ね5〜15μm厚くするという条件に適う限り、板状体3の積層数が増えて必要な外挿シム6の厚さが厚くなる毎に、それぞれに用意した厚さの異なる外挿シムに入れ替えてもよく、又、外挿シムを積層していっても構わない。
【0043】
上記した外挿シム6を一例とするスペーサの形状は限定されない。例えば、上記した外挿シム6の場合に、板状体3を挟む複数の角棒や平板であってもよく、板状体3の四隅に置かれる薄い円柱や角柱であってもよい。しかしながら、同じ厚さ(高さ)に加工し易く、よりダイ12とストリッパー11の傾きを抑えることが容易であることから、図15に示すような枠形状であることが好ましい。
【0044】
スペーサの他の例として、昇降シムを用いた製造工程を、図13(a)〜図13(f)に示す。
図13(a)〜図13(f)に示す昇降シム5は、ダイ12中を上下に移動してダイ12の上面から突出する高さを調節し、パンチ10を打ち抜くときにダイ12とストリッパー11との間に空間を形成し、ストリッパー11が直接板状体3に当たり、板状体3に圧縮力が加わることを防止する。
【0045】
図13(a)は、打抜準備のためにダイ12に1シート目の薄い板状体3を載せた状態を示している。このとき、昇降シム5を、ダイ12の上面から、ダイ12上の板状体3の厚さより、概ね5〜15μm高く突出するよう上に移動させる。次に、図13(b)に示すように、1シート目の板状体3をパンチ10で打ち抜く。このとき、ストリッパー11は、板状体3に直接当たらずに、板状体3の厚さより僅かに突出した昇降シム5に当たる。従って、板状体3が極軟らかい材料であっても打ち抜き時に変形することがなく、打ち抜いて板状体3に形成される孔部は高精度なものとなる。その後、図13(c)に示す2シート目の打抜準備に入り、打抜済の1シート目の板状体3をパンチ10に差し込んだままストリッパー11に密着させ上方に移動する。ダイ12の上面から突出する昇降シム5の高さは、既に打ち抜いてパンチ10に差し込んだまま引き上げられた板状体3と、これから打ち抜くダイ12上に置かれた板状体3の厚さの合計より、概ね5〜15μm高く突出するよう調節される。
【0046】
図13(d)は、2シート目の板状体3の打抜工程を示す。1シート目の図13(b)と同様に、ストリッパー11は、板状体3には直接当たらず、昇降シム5に当たり、板状体3が変形することを防止する。同じく板状体3に形成される孔部は高精度なものとなる。次いで、図13(e)で3シート目の打抜準備に入る。同様に、既に打ち抜いてパンチ10に差し込んだまま引き上げられた板状体3と、これから打ち抜くダイ12上に置かれた板状体3の厚さの合計より、概ね5〜15μm高く突出するように、ダイ12の上面から突出する昇降シム5の高さを調節し、打ち抜き時に、ストリッパー11が板状体3に直接当たることを防止する。これを繰り返して複数枚の板状体3を、打抜加工機内で順次積層する。図13(f)に示すように、板状体3を全シート分について打ち抜いて、積層を終えたら、ストリッパー11より積層した板状体3を離して打抜完了となる。
【0047】
スペーサとして昇降シム5を用いる場合も、その形状は限定されない。又、スペーサとして用いる昇降シムは、図13(a)〜図13(f)に示すようにダイ12中を上下に移動する昇降シム5に限定されず、図14(a)〜図14(f)に示すように、ストリッパー11中を上下に移動する昇降シム4であってもよい。昇降シム4を用いた製造工程を、図14(a)〜図14(f)に示す。
図14(a)〜図14(f)に示す昇降シム4は、ストリッパー11中を上下に移動してストリッパー11の下面から突出する長さを調節し、パンチ10を打ち抜くときにダイ12とストリッパー11との間に空間を形成し、ストリッパー11が直接板状体3に当たり、板状体3に圧縮力が加わることを防止する。
尚、昇降シム4のスペーサとしての役割、及び、製造工程の詳細は、先に説明した図13(a)〜図13(f)に示す昇降シム5を用いた製造工程に準じるので、製造工程の説明は省略する。
【0048】
以下に、本発明の多層板において好適に用いることが出来る材料について説明する。
従来の打抜金型加工、レーザー加工、ドリル加工等で開けられた貫通孔は、所定の厚さを有する板状体においては、精度に限界があり、板状体の厚さが厚いほどに貫通孔の精度は低下した。特に、ドリル加工では、打抜によって生じるカスが加工した孔を通って排出されるため、軟性の材料、あるいは、塑性変形し易い材料では、精度が大きく低下したが、上記した製造方法で作製される本発明の高精度な貫通孔を有する多層板においては、ヤング率が3000kgf/mm2以下であり、且つ、引張強度が20kgf/mm2以下であるような、軟らかく、変形し易い材料、例えば、プラスチック樹脂若しくはセラミックスからなる絶縁材料、あるいは、プラスチック樹脂及びセラミックスを複合した絶縁材料を用いても、その貫通孔の面の輪郭度は8μm以下という優れた精度になり得る。尚、セラミックスは、セラミックス原料粉末に可塑性を加えて成形しそれを焼結させる製造工程をもつが、本明細書内でいうセラミックスとは、焼結後のセラミックスのみではなく、セラミックス原料粉末に可塑性を加えて成形した成形体をも含む。
【0049】
例えば、ポリエチレン(ヤング率310kgf/mm2、引張強度3kgf/mm2)、ポリイミド(ヤング率430kgf/mm2、引張強度18.3kgf/mm2)、強化プラスチック(ヤング率2500kgf/mm2、引張強度19kgf/mm2)、グリーンシート(ヤング率7.1kgf/mm2、引張強度0.7kgf/mm2)等が該当する。又、ヤング率が3000kgf/mm2以上の材料、あるいは、引張強度が20kgf/mm2以上である材料であっても、例えば、極薄い板状の金属等、打抜後の取扱により変形を生じるような寸法、若しくは形状の材料は、全て本発明の対象となり得る。
【0050】
以下に、貫通孔について、詳細に説明する。
本発明の多層板においては、貫通孔が高アスペクト比、あるいは、高密度であっても高精度足り得るが、ここで、高アスペクト比、あるいは、高密度な貫通孔とは、図2に示す次のような貫通孔である。本発明に係る高精度な貫通孔を有する多層板の一例を図2に示す。図2(a)は多層板の斜視図を示しており、その一部を拡大した図が、図2(b)である。
【0051】
高精度であることを示す、面の輪郭度は、日本工業規格B0621「幾何偏差の定義及び表示」に示されている。面の輪郭とは機能上定められた形状をもつように指定した表面であって、面の輪郭度とは理論的に正確な寸法によって定められた幾何学的輪郭からの面の輪郭の狂いの大きさをいう。
【0052】
換言すれば、高精度の貫通孔とは、貫通孔軸長Lの全ての区間において、貫通孔口径Dがほぼ一定であり、且つ、位置がずれていないものをいう。板状体の厚さを真っ直ぐに貫通した孔であり、貫通孔2断面を、例えば、円とすれば貫通孔2がほぼ円筒となるような孔である。貫通孔2断面形状は必ずしも円である必要はなく、例えば、図6に示すような断面が細長い楕円であってもよく、その形状は問わない。貫通孔の精度が低い場合に高密度に貫通孔2を形成すれば、貫通孔間隔Nがなくなって2つ以上の貫通孔2が合体したり、貫通孔間隔Nが少なくて強度不足となり、貫通孔2と貫通孔2の間の壁部Wが曲がる等の変形が起きたり破損する等が生じ、多層板1としての信頼性が著しく損なわれるが、本発明の高精度な貫通孔を有する多層板によれば、上記の壁部Wが薄くても、このような問題は起こらない。
【0053】
図2(b)における多層板1において、貫通孔口径Dと貫通孔軸長Lとの比でアスペクト比が示され、貫通孔間隔Nと貫通孔軸長Lとの比によって、密度が表される。貫通孔口径Dに対して貫通孔軸長Lが大きければ、より高アスペクト比な貫通孔であるといえ、貫通孔間隔Nに対して貫通孔軸長Lが大きければ、より高い密度の貫通孔であるといえる。
【0054】
次に、具体的な例として、回路基板を挙げて説明する。より詳細に、先ず、プリント配線板を例に説明する。
図10に断面図を示す多層プリント配線板110は、従来の多層プリント配線板100と同じ構造をなす回路基板である。スルーホール74の形状及び大きさは、概ね円筒状であり、口径が約50〜100μm、軸長は約500〜1000μmであり、アスペクト比は概ね1:10である。多層プリント配線板110においては、全層を貫通するスルーホール74の面の輪郭度が8μm以下であるところが、従来の多層プリント配線板100と異なる。
【0055】
スルーホール74は導電性が付与され、積層された導電体73の最外層どうしを接続するものであり、回路基板の寿命を延ばし信頼性を高めるために、導通不良や抵抗増大等が発生することを防止することが求められるが、従来の多層プリント配線板100では、絶縁体71の積層のズレによりスルーホール74内面に段差部を有しているので、製造中あるいは使用中における熱膨張や応力等の外力によりクラック等が発生し易く、歩留まり向上の限界があり、又、製品寿命、即ち、長期の信頼性に問題を残していた。
【0056】
本発明に係る多層プリント配線板110においては、スルーホール74の面の輪郭度が8μm以下で示されるように、内面に殆ど段差のない高精度なスルーホールであり、スルーホール74が、軸長方向おいて設計より実際に拡がったり狭くなったりすることがないので、熱膨張や応力等の外力によっても、クラックや導体剥がれが発生し難く、又、導通不良や抵抗増大、絶縁不良等を招くことがない。更には、スルーホール74の内面の平滑度が優れていることにもなり、スルーホール74における導電体73の抵抗が増加したり、インダクタンス回路、キャパシタンス回路の形成もなく、ノイズ発生が防止される。従って、回路基板の寿命が伸び、長期の信頼性が向上するとともに、数十層に積層することも可能であるため、より高密度実装化が進んだコンピュータに搭載される回路基板として、適用することが可能である。
【0057】
(ii)本発明の回路基板の製造方法例1
このような多層プリント配線板110は、上記した(i)本発明の多層板の製造方法に倣い、打抜加工機により、次のように作製することが出来る。
本発明の製造方法の工程の一例を、図11(a)〜図11(f)に示す。準備工程で、例えば、エポキシ樹脂とガラスクロスからなる板状体の絶縁体71を所望枚数用意する(図11(a))。絶縁体71には、例えば、Br系難燃化剤を混合し難燃性を付与することも好ましい。回路形成工程で、ビアホール72を絶縁体71に開け、ビアホール72に導電体73を埋設する等を施し、それぞれの絶縁体71上に導電体73による所望の回路を形成し、所望枚数の単層の配線板79を得る(図11(b))。導電体73として、例えば、銅、銅合金、アルミニウム、アルミニウム合金が好適に用いられ、又、回路形成は、既知のレジスト塗布〜露光〜現像〜エッチングからなる化学処理(フォトエッチング)、スクリーン印刷、メッキ等により行うことが出来る。
【0058】
図11(c)〜図11(d)積層孔開け工程で、図11(b)によって予め設計された回路を形成した単層の配線板79(絶縁体71)を積層し積層体108を得る。このとき、パンチ10とダイ12による打抜加工機を用いて、パンチ10により第一の配線板79に第一のホールを開け、第一のホールからパンチ10を抜かない状態で、第一の配線板79をストリッパー11に密着させて引き上げ(図11(c))、パンチ10により第二の配線板79に第二のホールを開け、第二のホールからパンチ10を抜かない状態で、第二の配線板79を第一の配線板79とともに引き上げ、ホールを開けパンチ10を積層軸として配線板79を積層することを繰り返して(図11(d))、打抜積層完了工程で、積層体108を得る(図11(e))。
絶縁体71として、軟らかく、変形し易い材料を使用した場合には、(i)本発明の多層板の製造方法に倣い、ダイ12とストリッパー11との間にスペーサを介して打ち抜きを行うことが好ましい。
【0059】
そして、導通形成工程で、スルーホール74内面に、例えば銅をメッキして、導電体73の膜を形成すれば、表裏を貫通し導通したスルーホール74を有する多層プリント配線板110が得られる(図11(f))。この後、充填材として、例えば、エポキシ樹脂を用いて、スルーホール74を封止することも好ましい。
【0060】
さて、上記した多層プリント配線板のみに止まらず、面の輪郭度が8μm以下という高精度なスルーホールによる、歩留まり向上、長期信頼性の向上といった効果は、他の種々の回路基板においても付与し得るものである。例えば、ビルドアップ配線板、半導体パッケージ、パッケージ用プリント配線板、マルチアップモジュール、金属コアプリント配線板、多層フレキシブルプリント配線板、薄板多層プリント配線板、両面配線板等の回路基板においても、高精度なスルーホールは有用である。
【0061】
又、これらの回路基板の絶縁体として用いられる絶縁材料には、エポキシ、ガラスエポキシの他、ポリイミド、ガラスポリイミド、ガラスビスマレイミドトリアジン、トリアジン、セラミックス、ポリエチレンテレフタレート、ポリフルオロエチレン等があるが、これらの材料、あるいは、これらのうち何れか2種以上を混合してなるコンポジット材料は、上記した(ii)本発明の回路基板の製造方法例1により、積層し打ち抜きされる材料として好適である。
【0062】
以下に、更なる回路基板の例として、ビルドアップ配線板を挙げて、図1を参照しながら説明する。
回路基板においては、半導体チップのベアチップ実装、及び、チップと基板との接続を面で行うフリップチップ技術の導入に伴い、より高密度化が必要になってきた。図1に断面図を示すビルドアップ配線板101は、例えば、コンピュータに搭載される回路基板として、高密度化の限界を打開することが出来、従来の多層プリント配線板に取って代わる回路基板である。
【0063】
ビルドアップ配線板101は、ベース基板22と、ベース基板22の少なくとも片面に、通常は図1に示すように両面に、設けられたビルドアップ層21とからなる。ベース基板22は、通常の多層プリント配線板と、殆ど同じ構造をなす。即ち、ベース基板22は、導電体73と導電体73を絶縁する絶縁体71とが複数積層されてなり、絶縁体71として、例えば、エポキシ樹脂とガラスクロス等からなる板状体が用いられ、導電体73として、例えば、銅、アルミニウム等が用いられて回路が形成されている。
【0064】
ベース基板22には、ベース基板22の全層を貫通するスルーホール74が形成され、そのスルーホール74は、例えば、銅が導電体73としてメッキされ導電性が付与され、ベース基板22の最外層どうしを導通し接続する。スルーホール74には、充填材75として、例えば、エポキシ樹脂が用いられ封止されることが多い。スルーホール74の形状及び大きさは、概ね円筒状であり、口径が約50〜100μm、軸長は、即ち、ベース基板22の厚さであって約500〜1000μmであり、スルーホール74のアスペクト比は概ね1:10である。
【0065】
本発明のビルドアップ配線板101においては、ベース基板22の全層を貫通するスルーホール74が高精度であって、その面の輪郭度が8μm以下であるところに特徴がある。従って、上記した多層プリント配線板110と同様に、スルーホール74において内面に殆ど段差がなく、又、スルーホール74が、軸長方向おいて設計より実際に拡がったり狭くなったりすることがない。ビルドアップ配線板の製造中あるいは使用中における熱膨張や応力等の外力発生によっても、クラックや導体剥がれが発生し難く、導通不良や抵抗増大、絶縁不良等を招き難い。更には、スルーホール74の内面の平滑度が優れていることにもなり、スルーホール74における導電体73の抵抗が増加したり、インダクタンス回路、キャパシタンス回路の形成もなく、ノイズ発生が防止される。従って、微弱な電流が流れるコンピュータ用の回路基板として好適である。
【0066】
ビルドアップ層21は、それぞれ少なくとも一層が交互に積層された導電層83と、導電層83を絶縁する絶縁層81とからなり、ベース基板22より高密度な回路が形成される。ビルドアップ層21の最内層は、ベース基板22の最外層と接続され、ベース基板22のスルーホール74を介して、反対側のビルドアップ層21と導通しており、ビルドアップ層21〜ベース基板22〜ビルドアップ層21(反対側)を一体として、回路が形成される。
【0067】
(iii)本発明の回路基板の製造方法例2
このようなビルドアップ配線板101は、次のように作製することが出来る。先ず、上記した(ii)本発明の回路基板の製造方法例1に倣い、打抜加工機(図示しない)により、ベース基板を作製する。エポキシ樹脂とガラスクロス等からなる板状体の絶縁体を所望枚数用意し、それぞれの絶縁体上に導電体による所望の回路を、フォトエッチング、スクリーン印刷、メッキ等により形成し、所望枚数の単層の配線板を得る。その予め設計された回路を形成した単層の配線板を、打抜加工機を用いて、ホールを開けパンチを積層軸として配線板を積層することを繰り返して、スルーホールを有する積層体を得る。そして、スルーホール内面に、例えば銅、アルミニウム等によりメッキし、導電体の膜を形成すれば、表裏を貫通し導通したスルーホールを有するベース基板が得られる。
【0068】
次いで、得られたベース基板上に、半導体製造技術によって、例えば、絶縁材塗布〜露光/現像〜エッチング〜メッキといった主に化学工程によって、導電層と絶縁層を逐次積層しながら、ビルドアップ層を形成する。半導体製造技術に基づくので、ベース基板より高密度に回路形成を行うことが出来、従って、通常、ビルドアップ層には、より密度の高い回路を形成し、ベース基板には、より密度の低い電源回路が形成することが多く、このような回路設計において、通常の多層プリント配線板と異なる。
【0069】
【発明の効果】
以上説明したように、本発明によれば、変形の可能性がある軟らかな材料を使用した場合においても、口径が、例えば、100μm以下と細く、口径に比べ軸長が一定比率以上の長さを有する、微細な貫通孔、即ち、小さく且つ高アスペクト比な貫通孔が、高い精度で開口されている、所定の厚さの多層板を提供することが出来、又、例えば、高アスペクト比であっても高精度なスルーホールを有するプリント配線板等の回路基板を提供することが出来、部品等の実装の、一層の高密度化に寄与するといった優れた効果が発揮される。
【図面の簡単な説明】
【図1】 回路基板の一例を示す断面図である。
【図2】 本発明に係る高精度な貫通孔を有する多層板を示す図であり、
図2(a)は、高精度な貫通孔を有する多層板の一例を示す斜視図で、
図2(b)は、図2(a)における貫通孔の拡大図である。
【図3】 従来方法に係る打抜金型による貫通孔開口を示す図で、
図3(a)は、クラックの発生状況を示す模式図で、
図3(b)は、打抜後の板状体の貫通孔の断面形状を示す説明図である。
【図4】 従来方法に係るレーザー加工による貫通孔開口を示す図で、
図4(a)は、レーザー光線による加工状況を示す模式図で、
図4(b)は、レーザー加工後の貫通孔の断面形状を示す説明図である。
【図5】 本発明に係る高精度な貫通孔を有する多層板を示す図で、
図5(a)は、貫通孔の最短距離の一例を示す説明図で、
図5(b)は、貫通孔の最短距離の他の一例を示す説明図である。
【図6】 本発明に係る高精度な貫通孔の断面形状の一例を示す説明図である。
【図7】 従来方法に係る回路基板の製造方法の一例を示す工程説明図である。
【図8】 従来方法に係る回路基板の製造方法の他の一例を示す工程説明図である。
【図9】 本発明に係る打抜金型による高精度な貫通孔を有する多層板の製造方法の一例を示す工程説明図であり、
図9(a)は、ダイに1シート目の薄い板状体を載せた1シート目準備工程を示し、
図9(b)は、1シート目をパンチで打ち抜く1シート目打抜工程を示し、
図9(c)は、2シート目準備工程を示し、
図9(d)は、2シート目打抜工程を示し、
図9(e)は、全シートの打抜、積層を終えて、ストリッパーより積層した板状体を離すシート打抜完了工程を示す。
【図10】 回路基板の一例を示す断面図である。
【図11】 本発明に係る打抜金型による高精度なスルーホールを有する回路基板の製造方法の一例を示す工程説明図であり、
図11(a)は、絶縁体を用意する準備工程を示し、
図11(b)は、それぞれの絶縁体に導電体による回路を形成し単層の配線板を得る回路形成工程を示し、
図11(c)は、積層孔開け工程を示し、一枚目の配線板にホールを開け、二枚目の配線板をダイ上においたところを表し、
図11(d)は、積層孔開け工程を示し、三枚の配線板にホールを開け、四枚目の配線板をダイ上においたところを表し、
図11(e)は、全配線板の打抜、積層を終え、積層体を得る打抜積層完了工程を示し、ストリッパーより積層された配線板を離しダイ上においたところを表し、
図11(f)は、得られた積層体のスルーホールに導電性を付与する導通形成工程を示す。
【図12】 本発明に係る打抜金型による高精度な貫通孔を有する多層板の製造方法の一例を示す工程説明図であり、
図12(a)は、ダイに1シート目の薄い板状材料を載せた1シート目準備工程を示し、
図12(b)は、1シート目をパンチで打ち抜く1シート目打抜工程を示し、
図12(c)は、2シート目準備工程を示し、
図12(d)は、2シート目打抜工程を示し、
図12(e)は、3シート目準備工程を示し、
図12(f)は、全シートの打抜、積層を終えて、ストリッパーより積層した板状材料を離すシート打抜完了工程を示す。
【図13】 本発明に係る打抜金型による高精度な貫通孔を有する多層板の製造方法の一例を示す工程説明図であり、
図13(a)は、ダイに1シート目の薄い板状材料を載せた1シート目準備工程を示し、
図13(b)は、1シート目をパンチで打ち抜く1シート目打抜工程を示し、
図13(c)は、2シート目準備工程を示し、
図13(d)は、2シート目打抜工程を示し、
図13(e)は、3シート目準備工程を示し、
図13(f)は、全シートの打抜、積層を終えて、ストリッパーより積層した板状材料を離すシート打抜完了工程を示す。
【図14】 本発明に係る打抜金型による高精度な貫通孔を有する多層板の製造方法の一例を示す工程説明図であり、
図14(a)は、ダイに1シート目の薄い板状材料を載せた1シート目準備工程を示し、
図14(b)は、1シート目をパンチで打ち抜く1シート目打抜工程を示し、
図14(c)は、2シート目準備工程を示し、
図14(d)は、2シート目打抜工程を示し、
図14(e)は、3シート目準備工程を示し、
図14(f)は、全シートの打抜、積層を終えて、ストリッパーより積層した板状材料を離すシート打抜完了工程を示す。
【図15】 図12(a)〜図12(f)に工程が示される多層板の製造方法で使用される外挿シムを示す斜視図である。
【符号の説明】
1…多層板、2…貫通孔、3…板状体、4,5…昇降シム、6…外挿シム、7…剥離治具、8…真空吸引、9…真空破壊、10…パンチ、11…ストリッパー、12…ダイ、13…板状体、14…エッジ、15…クラック、16…クリアランス、17…平行ビーム光、18…集光レンズ、19…レーザー光幅、20…焦点距離、21…ビルドアップ層、22…ベース基板、70,80,100,110…多層プリント配線板、71…絶縁体、72…ビアホール、73…導電体、74,84…スルーホール、75…充填材、76…導通ビア、77…ホール、78,108…積層体、79…配線板(単層)、81…絶縁層、83…導電層、101…ビルドアップ配線板、D…貫通孔口径、L…貫通孔軸長、N…貫通孔間隔、W…壁部、S…最短距離。
Claims (13)
- 複数の板状体が積層されてなり、パンチとダイから構成される打抜加工機により形成された複数の貫通孔が開けられた多層板であって、
板状体を所望枚数用意し、
前記パンチにより第一の板状体に第一の孔部を開け、その第一の孔部から前記パンチを抜かない状態で、前記第一の板状体をストリッパーに密着させて引き上げ、
前記パンチにより第二の板状体に第二の孔部を開け、その第二の孔部から前記パンチを抜かない状態で、前記第二の板状体を前記第一の板状体とともに引き上げ、
以降、孔部を開けパンチを積層軸として板状体を積層することを繰り返して作製され、
前記貫通孔の面の輪郭度が、8μm以下であることを特徴とする高精度な貫通孔を有する多層板。 - 前記貫通孔の口径若しくは縁と対向する縁との最短距離と、軸長との比が、略1:1〜1:15である請求項1に記載の高精度な貫通孔を有する多層板。
- 隣接する前記貫通孔どうしの間隔と、前記貫通孔の軸長との比が、略1:1〜1:15である請求項1又は2に記載の高精度な貫通孔を有する多層板。
- 前記貫通孔の口径若しくは縁と対向する縁との最短距離が、100μm以下である請求項1〜3の何れか1項に記載の高精度な貫通孔を有する多層板。
- 前記貫通孔と隣接する貫通孔との間隔が、100μm以下である請求項1〜4の何れか1項に記載の高精度な貫通孔を有する多層板。
- 前記板状体が、プラスチック樹脂若しくはセラミックスからなる絶縁材料、あるいは、プラスチック樹脂及びセラミックスを複合した絶縁材料である請求項1に記載の高精度な貫通孔を有する多層板。
- 前記板状体は、ヤング率が3000kgf/mm2以下であり、且つ、引張強度が20kgf/mm2以下である請求項1又は6に記載の高精度な貫通孔を有する多層板。
- 導電体と前記導電体を絶縁する絶縁体とが積層されてなり、全層を貫通する少なくとも一つのスルーホールを有し、そのスルーホールは、パンチとダイから構成される打抜加工機により形成される回路基板であって、
絶縁材料からなり、それぞれ回路が形成された複数の配線板を用意し、
前記パンチにより第一の配線板に第一のホールを開け、その第一のホールから前記パンチを抜かない状態で、前記第一の配線板をストリッパーに密着させて引き上げ、
前記パンチにより第二の配線板に第二のホールを開け、その第二のホールから前記パンチを抜かない状態で、前記第二の配線板を前記第一の配線板とともに引き上げ、
以降、ホールを開けパンチを積層軸として配線板を積層することを繰り返して作製され、
前記スルーホールの面の輪郭度が、8μm以下であることを特徴とする回路基板。 - 前記スルーホールの口径若しくは縁と対向する縁との最短距離と、軸長との比が、略1:1〜1:15である請求項8に記載の回路基板。
- 隣接する前記スルーホールどうしの間隔と、前記スルーホールの軸長との比が、略1:1〜1:15である請求項8又は9に記載の回路基板。
- 導電体と前記導電体を絶縁する絶縁体とが積層され、前記導電体及び前記絶縁体の全層を貫通する少なくとも一つのスルーホールを有するベース基板と、そのベース基板の少なくとも片面において、それぞれ少なくとも一層が交互に積層された導電層と前記導電層を絶縁する絶縁層とから形成されるビルドアップ層と、からなり、前記スルーホールは、パンチとダイから構成される打抜加工機により形成される回路基板であって、
絶縁材料からなり、それぞれ回路が形成された複数の配線板を用意し、
前記パンチにより第一の配線板に第一のホールを開け、その第一のホールから前記パンチを抜かない状態で、前記第一の配線板をストリッパーに密着させて引き上げ、
前記パンチにより第二の配線板に第二のホールを開け、その第二のホールから前記パン チを抜かない状態で、前記第二の配線板を前記第一の配線板とともに引き上げ、
以降、ホールを開けパンチを積層軸として配線板を積層することを繰り返してベース基板を作製した後に、前記ベース基板上にビルドアップ層を形成して作製され、
前記スルーホールの面の輪郭度が、8μm以下であることを特徴とする回路基板。 - 前記スルーホールの口径若しくは縁と対向する縁との最短距離と、軸長との比が、略1:1〜1:15である請求項11に記載の回路基板。
- 隣接する前記スルーホールどうしの間隔と、前記スルーホールの軸長との比が、略1:1〜1:15である請求項11又は12に記載の回路基板。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001172188A JP4034046B2 (ja) | 2001-06-07 | 2001-06-07 | 高精度な貫通孔を有する多層板、及び、回路基板 |
US10/160,998 US20030056980A1 (en) | 2001-06-07 | 2002-06-03 | Multilayer board having precise perforations and circuit substrate having precise through-holes |
EP02253946A EP1265467A3 (en) | 2001-06-07 | 2002-06-06 | Multilayer board having precise perforations and circuit substrate having precise through-holes |
US10/784,558 US6894888B2 (en) | 2001-06-07 | 2004-02-23 | Multilayer board having precise perforations and circuit substrate having precise through-holes |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001172188A JP4034046B2 (ja) | 2001-06-07 | 2001-06-07 | 高精度な貫通孔を有する多層板、及び、回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002368424A JP2002368424A (ja) | 2002-12-20 |
JP4034046B2 true JP4034046B2 (ja) | 2008-01-16 |
Family
ID=19013850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001172188A Expired - Lifetime JP4034046B2 (ja) | 2001-06-07 | 2001-06-07 | 高精度な貫通孔を有する多層板、及び、回路基板 |
Country Status (3)
Country | Link |
---|---|
US (2) | US20030056980A1 (ja) |
EP (1) | EP1265467A3 (ja) |
JP (1) | JP4034046B2 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020053734A1 (en) * | 1993-11-16 | 2002-05-09 | Formfactor, Inc. | Probe card assembly and kit, and methods of making same |
US20100065963A1 (en) * | 1995-05-26 | 2010-03-18 | Formfactor, Inc. | Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out |
US7262611B2 (en) * | 2000-03-17 | 2007-08-28 | Formfactor, Inc. | Apparatuses and methods for planarizing a semiconductor contactor |
US6729019B2 (en) * | 2001-07-11 | 2004-05-04 | Formfactor, Inc. | Method of manufacturing a probe card |
JP3999759B2 (ja) * | 2004-04-02 | 2007-10-31 | 富士通株式会社 | 基板及び電子機器 |
JP4079120B2 (ja) * | 2004-06-04 | 2008-04-23 | 株式会社村田製作所 | 積層型セラミックコンデンサの製造方法 |
US7071097B2 (en) * | 2004-07-09 | 2006-07-04 | International Business Machines Corporation | Method for improved process latitude by elongated via integration |
KR100610144B1 (ko) * | 2004-11-03 | 2006-08-09 | 삼성전자주식회사 | 플립 칩 조립 구조를 가지는 칩-온-보드 패키지의 제조 방법 |
US20060289202A1 (en) * | 2005-06-24 | 2006-12-28 | Intel Corporation | Stacked microvias and method of manufacturing same |
US20080099232A1 (en) * | 2006-10-25 | 2008-05-01 | Silicon Test Systems, Inc. | Three-dimensional printed circuit board for use with electronic circuitry |
WO2009008066A1 (ja) * | 2007-07-10 | 2009-01-15 | Ibiden Co., Ltd. | 配線基板及びその製造方法 |
US8221635B2 (en) * | 2009-03-03 | 2012-07-17 | Raytheon Company | Process for multiple platings and fine etch accuracy on the same printed wiring board |
KR101473267B1 (ko) * | 2009-04-02 | 2014-12-16 | 가부시키가이샤 무라타 세이사쿠쇼 | 회로 기판 |
CN101699933B (zh) * | 2009-11-02 | 2011-11-30 | 广东达进电子科技有限公司 | 一种铜面光亮高导热陶瓷电路板的生产方法 |
JP2011142831A (ja) * | 2010-01-13 | 2011-07-28 | Nagamine Seisakusho:Kk | 多孔プレート、機能的透過膜および人工臓器 |
JP2014167950A (ja) * | 2013-02-28 | 2014-09-11 | Kyocera Circuit Solutions Inc | 印刷配線板及びその製造方法 |
DE102016119825A1 (de) * | 2016-10-18 | 2018-04-19 | HELLA GmbH & Co. KGaA | Leiterplatte |
CN108995322B (zh) * | 2018-08-06 | 2021-07-09 | 重庆科技学院 | 一种无卤抗镀覆铜板 |
CN112291951A (zh) * | 2020-11-10 | 2021-01-29 | 深圳市昶东鑫线路板有限公司 | 盲埋孔线路板加工工艺 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1690274A1 (de) * | 1967-06-28 | 1971-05-13 | Telefunken Patent | Verfahren zur Herstellung von mehr als zwei Leitungsebenen aufweisende Verdrahtungsplatten (Mehrschichtleiterplatten) |
FR2567684B1 (fr) * | 1984-07-10 | 1988-11-04 | Nec Corp | Module ayant un substrat ceramique multicouche et un circuit multicouche sur ce substrat et procede pour sa fabrication |
JPH023631Y2 (ja) | 1984-12-28 | 1990-01-29 | ||
JPH0475399A (ja) * | 1990-07-17 | 1992-03-10 | Matsushita Electric Ind Co Ltd | 多層回路部材およびその製造方法 |
JP2739726B2 (ja) * | 1990-09-27 | 1998-04-15 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 多層プリント回路板 |
JP3004071B2 (ja) | 1991-04-16 | 2000-01-31 | 日本特殊陶業株式会社 | 集積回路用パッケージ |
JPH0661648A (ja) | 1992-08-07 | 1994-03-04 | Hitachi Ltd | 多層配線基板 |
US5320721A (en) * | 1993-01-19 | 1994-06-14 | Corning Incorporated | Shaped-tube electrolytic polishing process |
US5487218A (en) * | 1994-11-21 | 1996-01-30 | International Business Machines Corporation | Method for making printed circuit boards with selectivity filled plated through holes |
JPH0919914A (ja) * | 1995-07-07 | 1997-01-21 | Hitachi Ltd | グリ−ンシ−ト積層装置 |
US6880441B1 (en) | 1996-06-06 | 2005-04-19 | International Business Machines Corporation | Precision punch and die design and construction |
US5628502A (en) * | 1996-08-08 | 1997-05-13 | Xerox Corporation | Low force sheet hole punching system in output compiler of reproduction apparatus |
US5965043A (en) | 1996-11-08 | 1999-10-12 | W. L. Gore & Associates, Inc. | Method for using ultrasonic treatment in combination with UV-lasers to enable plating of high aspect ratio micro-vias |
JPH10242617A (ja) * | 1997-02-28 | 1998-09-11 | Murata Mfg Co Ltd | セラミックグリーンシートの加工方法及びレーザ加工装置 |
US6549395B1 (en) * | 1997-11-14 | 2003-04-15 | Murata Manufacturing Co., Ltd | Multilayer capacitor |
FI982568A (fi) * | 1997-12-02 | 1999-06-03 | Samsung Electro Mech | Menetelmä monikerroksisen painetun piirilevyn valmistamiseksi |
DE69918205T2 (de) * | 1998-03-18 | 2005-06-30 | Mitsubishi Gas Chemical Co., Inc. | Ein Verfahren zur Herstellung von Durchgangslöchern mittels Laser, kupferkaschiertes Laminat geeignet zur Herstellung von Löchern, und Zusatzmaterial zur Herstellung von Löchern |
US6323435B1 (en) * | 1998-07-31 | 2001-11-27 | Kulicke & Soffa Holdings, Inc. | Low-impedance high-density deposited-on-laminate structures having reduced stress |
JP2000101245A (ja) | 1998-09-24 | 2000-04-07 | Ngk Spark Plug Co Ltd | 積層樹脂配線基板及びその製造方法 |
JP3826620B2 (ja) | 1999-05-24 | 2006-09-27 | 株式会社日立製作所 | エキシマレーザ加工方法 |
US6452117B2 (en) | 1999-08-26 | 2002-09-17 | International Business Machines Corporation | Method for filling high aspect ratio via holes in electronic substrates and the resulting holes |
TWI226814B (en) * | 1999-12-16 | 2005-01-11 | Matsushita Electric Ind Co Ltd | A removable film, a substrate with film, a process for forming the removable film and a process for the manufacturing of the circuit board |
US6502302B2 (en) | 2000-07-19 | 2003-01-07 | Ngk Insulators, Ltd. | Process for producing an industrial member having throughholes of high aspect ratio |
US6637102B2 (en) | 2000-07-19 | 2003-10-28 | Ngk Insulators, Ltd. | Process for producing an industrial member having throughholes of high aspect ratio |
JP4172920B2 (ja) | 2001-04-27 | 2008-10-29 | 日本碍子株式会社 | 打抜加工のカス取り方法及び打抜加工品の製造方法 |
-
2001
- 2001-06-07 JP JP2001172188A patent/JP4034046B2/ja not_active Expired - Lifetime
-
2002
- 2002-06-03 US US10/160,998 patent/US20030056980A1/en not_active Abandoned
- 2002-06-06 EP EP02253946A patent/EP1265467A3/en not_active Withdrawn
-
2004
- 2004-02-23 US US10/784,558 patent/US6894888B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1265467A3 (en) | 2004-10-27 |
US20030056980A1 (en) | 2003-03-27 |
JP2002368424A (ja) | 2002-12-20 |
US6894888B2 (en) | 2005-05-17 |
EP1265467A2 (en) | 2002-12-11 |
US20040163849A1 (en) | 2004-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4034046B2 (ja) | 高精度な貫通孔を有する多層板、及び、回路基板 | |
JP4061318B2 (ja) | メッキによるチップ内蔵型プリント回路基板およびその製造方法 | |
EP1154480A2 (en) | Wiring board and semiconductor device including it | |
US20120273116A1 (en) | Heat disspiating substrate and method of manufacturing the same | |
KR20040040443A (ko) | 감소된 배전 임피던스를 갖는 인터커넥트 모듈 | |
JPH06268381A (ja) | 多層配線構造体及びその製造方法 | |
JP4597631B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
KR20090096809A (ko) | 반도체 부품 내장형 인쇄회로기판 제조 방법 | |
KR100965341B1 (ko) | 인쇄회로기판의 제조방법 | |
US6638858B2 (en) | Hole metal-filling method | |
US20060282999A1 (en) | Electrodes, inner layers, capacitors and printed wiring boards and methods of making thereof - part II | |
JP2000312063A (ja) | 配線基板及びその製造方法 | |
TWI293015B (en) | Multilayered printed wiring board and method for manufacturing the multilayered printed wiring board | |
US6582616B2 (en) | Method for preparing ball grid array board | |
JP4750541B2 (ja) | 配線基板内蔵用ビアアレイキャパシタ、ビアアレイキャパシタ内蔵配線基板及びその製造方法 | |
US20040028888A1 (en) | Three dimensional multilayer RF module having air cavities and method fabricating same | |
TW407447B (en) | Printed circuit boards with solid interconnect and method of producing the same | |
JP4841234B2 (ja) | ビアアレイキャパシタ内蔵配線基板の製造方法 | |
EP1175978B1 (en) | Method for fabrication of industrial parts having high-aspect-ratio through-hole sections | |
KR100298896B1 (ko) | 인쇄회로기판및그제조방법 | |
JP3593957B2 (ja) | 多層配線板およびその製造方法 | |
TW566070B (en) | Structure and manufacture of multi-layer board | |
KR20000025528A (ko) | 다층 인쇄 회로 기판의 층간 전기 접속 방법 | |
TW200522823A (en) | Multilayered printed wiring board and multilayered printed wiring board manufacturing method | |
KR20030071112A (ko) | 빌드업 인쇄회로기판 및 이의 제조공정 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071023 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071024 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4034046 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
EXPY | Cancellation because of completion of term |