JPH023631Y2 - - Google Patents
Info
- Publication number
- JPH023631Y2 JPH023631Y2 JP1984198910U JP19891084U JPH023631Y2 JP H023631 Y2 JPH023631 Y2 JP H023631Y2 JP 1984198910 U JP1984198910 U JP 1984198910U JP 19891084 U JP19891084 U JP 19891084U JP H023631 Y2 JPH023631 Y2 JP H023631Y2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- power supply
- holes
- ground
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000010410 layer Substances 0.000 description 57
- 238000005553 drilling Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09327—Special sequence of power, ground and signal layers in multilayer PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は、多数の信号層、電源層及びグランド
層を有する高密度多層配線基板に関するものであ
る。
層を有する高密度多層配線基板に関するものであ
る。
近年、電子計算機の高速化に伴い、LSI等が実
装されているプリント回路基板は高密度化、多層
化が要求されて来ている。即ち、1個のプリント
回路基板において、以前は数層の信号層で充分で
あつたものが、10層以上の信号層を必要とし、こ
の信号層の層数増大に伴つて電源層、グランド層
の数も増し、これにより基板の板厚が著しく厚く
なる。
装されているプリント回路基板は高密度化、多層
化が要求されて来ている。即ち、1個のプリント
回路基板において、以前は数層の信号層で充分で
あつたものが、10層以上の信号層を必要とし、こ
の信号層の層数増大に伴つて電源層、グランド層
の数も増し、これにより基板の板厚が著しく厚く
なる。
そこで、従来上記多層配線基板で信号層と電源
層のみの場合を第3図により説明すると、1つの
層1が絶縁板2にに導体パターンのランド3等を
有して成り、かかる構成の信号層Cと電源層Bが
表面層Aに下に交互に配置して多層積層される。
そして、すべての層にわたり孔4を貫通して明け
且つメツキ導体5を施すことでスルーホール6が
形成され、このスルーホール6で各層のランド3
が導通する。
層のみの場合を第3図により説明すると、1つの
層1が絶縁板2にに導体パターンのランド3等を
有して成り、かかる構成の信号層Cと電源層Bが
表面層Aに下に交互に配置して多層積層される。
そして、すべての層にわたり孔4を貫通して明け
且つメツキ導体5を施すことでスルーホール6が
形成され、このスルーホール6で各層のランド3
が導通する。
ここで、各電源層Bの電源が同種の場合には、
電源用スルーホール6′が1本設けられ、このス
ルーホール6′で各電源層Bのランド3′のすべて
が導通するようになつている。これにより、各電
源層Bのスルーホール部の導体パターンは全く同
一にし得るという利点を有する。
電源用スルーホール6′が1本設けられ、このス
ルーホール6′で各電源層Bのランド3′のすべて
が導通するようになつている。これにより、各電
源層Bのスルーホール部の導体パターンは全く同
一にし得るという利点を有する。
ところで、上記構成のものにあつては、電源用
スルーホール6′にすべての電源層Bのランド
3′が集中している。そのため、基板製造時にス
ルーホール6′を形成する孔をドリルで明ける場
合に、多数の絶縁板の外に多数のランド3′にも
孔明け加工しなければならない。そのため、ドリ
ルには特にランド3′の金属の負荷が大きく加わ
り、ドリルの折損、孔の曲がり等の不具合を生じ
るという問題がある。
スルーホール6′にすべての電源層Bのランド
3′が集中している。そのため、基板製造時にス
ルーホール6′を形成する孔をドリルで明ける場
合に、多数の絶縁板の外に多数のランド3′にも
孔明け加工しなければならない。そのため、ドリ
ルには特にランド3′の金属の負荷が大きく加わ
り、ドリルの折損、孔の曲がり等の不具合を生じ
るという問題がある。
一方、信号層の数を更に増大する場合には、隣
接する信号層が干渉してノイズを生じるのを防ぐ
ため、その電源層相互の間にグランド層を配置し
ている。このような構成では、数層毎にグランド
層が配置され、このグランド層は全く共通化し得
ることから、上述の電源層と同様にそのランドを
集中することが可能になる。従つて、このグラン
ド層の場合にも上述と同様の問題を生じる。
接する信号層が干渉してノイズを生じるのを防ぐ
ため、その電源層相互の間にグランド層を配置し
ている。このような構成では、数層毎にグランド
層が配置され、このグランド層は全く共通化し得
ることから、上述の電源層と同様にそのランドを
集中することが可能になる。従つて、このグラン
ド層の場合にも上述と同様の問題を生じる。
本考案は、上記従来技術における問題点に鑑
み、電源又はグランド用スルーホールの孔明け加
工を容易化し、信頼性の向上を図るようにした高
密度多層配線基板を提供することを目的とする。
み、電源又はグランド用スルーホールの孔明け加
工を容易化し、信頼性の向上を図るようにした高
密度多層配線基板を提供することを目的とする。
その手段は、信号層、電源層及びグランド層か
ら構成される多層配線基板において、同種の電源
又はグランドのスルーホールを相互に導通させて
複数本設け、各電源層又はグランド層のランドを
上記複数本のスルーホールに分散させたことを特
徴とするものである。
ら構成される多層配線基板において、同種の電源
又はグランドのスルーホールを相互に導通させて
複数本設け、各電源層又はグランド層のランドを
上記複数本のスルーホールに分散させたことを特
徴とするものである。
上記基板の構成に基づき、同種の電源又はグラ
ンドの層のランドは、複数本のスルーホールに分
散して1本のスルーホールに集中しなくなり、ス
ルーホールに形成のための孔明け加工の際にドリ
ル等にかかる負担が軽減する。
ンドの層のランドは、複数本のスルーホールに分
散して1本のスルーホールに集中しなくなり、ス
ルーホールに形成のための孔明け加工の際にドリ
ル等にかかる負担が軽減する。
以下、本考案の一実施例を図面に基づいて具体
的に説明する。
的に説明する。
第1図において、信号層と電源層のみの場合の
多層配線基板について説明すると、符号Aは表面
層、Cは信号層、B,B1,B2……は同種の電源
層であり、信号層Cと各電源層B,B1,B2,…
…が交互に配置して積層されている。
多層配線基板について説明すると、符号Aは表面
層、Cは信号層、B,B1,B2……は同種の電源
層であり、信号層Cと各電源層B,B1,B2,…
…が交互に配置して積層されている。
そこで、電源供給用として3本のスルーホール
6a,6b,6cが設けられ、最も上の電源層B
においてランド3a,3b,3cにより各スルー
ホール6a,6b,6cが接続して導通する。そ
して、2番目の電源層B1ではランド3aにより
3本のうちの1本のスルーホール6aに導通し、
3番目の電源層B2ではランド3bにより他のス
ルーホール6bに導通し、4番目の電源層B3で
はランド3cにより更に他のスルーホール6cに
導通する。以下、5番目以降の電源層B4,……
でも上述と同様のパターンで3本のスルーホール
に分散して導通するのであり、こうして1本のス
ルーホールにおけるランドの数は略1/3になる。
6a,6b,6cが設けられ、最も上の電源層B
においてランド3a,3b,3cにより各スルー
ホール6a,6b,6cが接続して導通する。そ
して、2番目の電源層B1ではランド3aにより
3本のうちの1本のスルーホール6aに導通し、
3番目の電源層B2ではランド3bにより他のス
ルーホール6bに導通し、4番目の電源層B3で
はランド3cにより更に他のスルーホール6cに
導通する。以下、5番目以降の電源層B4,……
でも上述と同様のパターンで3本のスルーホール
に分散して導通するのであり、こうして1本のス
ルーホールにおけるランドの数は略1/3になる。
第2図aないしdは信号層相互の間にグランド
層が配置された場合の多層配線基板であり、グラ
ンド層G,G1,……が信号層Cの間に配置され
ている。そして、この実施例でもグランド用とし
て3本のスルーホール7a,7b,7cを有し、
グランド層Dでランド8a,8b,8cにより、
3本のスルーホール7a,7b,7cに導通す
る。そして、2番目のグランド層G1ではランド
8bによりスルーホール7bに導通し、3番目の
グランド層G2では8a,8cによりスルーホー
ル7a,7cに導通し、4番目のグランド層G3
以降も同様のパターンで分散して導通する。
層が配置された場合の多層配線基板であり、グラ
ンド層G,G1,……が信号層Cの間に配置され
ている。そして、この実施例でもグランド用とし
て3本のスルーホール7a,7b,7cを有し、
グランド層Dでランド8a,8b,8cにより、
3本のスルーホール7a,7b,7cに導通す
る。そして、2番目のグランド層G1ではランド
8bによりスルーホール7bに導通し、3番目の
グランド層G2では8a,8cによりスルーホー
ル7a,7cに導通し、4番目のグランド層G3
以降も同様のパターンで分散して導通する。
以上、本考案の一実施例について述べたが、ス
ルーホールの数、グループ化に関しては上記実施
例以外に種々のものが考えられる。
ルーホールの数、グループ化に関しては上記実施
例以外に種々のものが考えられる。
以上の説明から明らかなように、本考案の多層
配線基板によると、同種の電源層又はグランド層
のランドが複数本のスルーホールに分散して、1
本当りのスルーホールにおけるランド数が少なく
なるので、スルーホールを形成する孔明け加工が
容易になつて、ドリルの折損、交換、孔の曲がり
等の不具合が減じる。また、同種電源、グランド
のスルーホールの数が多くなることで、配線の自
由度が増し、多層化において配線が容易になる。
配線基板によると、同種の電源層又はグランド層
のランドが複数本のスルーホールに分散して、1
本当りのスルーホールにおけるランド数が少なく
なるので、スルーホールを形成する孔明け加工が
容易になつて、ドリルの折損、交換、孔の曲がり
等の不具合が減じる。また、同種電源、グランド
のスルーホールの数が多くなることで、配線の自
由度が増し、多層化において配線が容易になる。
第1図は本考案の第1の実施例を示す断面図、
第2図aは同第2の実施例を示す断面図、b,
c,dはaのB−B,C−C,D−Dの各断面
図、第3図は従来の例を示す断面図である。 図中、Cは信号層、B,B1,B2,……は電源
層、G,G2,G2,……はグランド層、6a,6
b,6cは電源供給用スルーホール、3a,3
b,3cはランド、7a,7b,7cはグランド
用スルーホール、8a,8b,8cはランド、を
それぞれ示す。
第2図aは同第2の実施例を示す断面図、b,
c,dはaのB−B,C−C,D−Dの各断面
図、第3図は従来の例を示す断面図である。 図中、Cは信号層、B,B1,B2,……は電源
層、G,G2,G2,……はグランド層、6a,6
b,6cは電源供給用スルーホール、3a,3
b,3cはランド、7a,7b,7cはグランド
用スルーホール、8a,8b,8cはランド、を
それぞれ示す。
Claims (1)
- 信号層、電源層及びグランド層から構成される
多層配線基板において、同種の電源又はグランド
のスルーホールを相互に導通させて複数本設け、
各電源層又はグランド層のランドを上記複数本の
スルーホールに分散させたことを特徴とする高密
度多層配線基板。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1984198910U JPH023631Y2 (ja) | 1984-12-28 | 1984-12-28 | |
US06/811,355 US4675789A (en) | 1984-12-28 | 1985-12-20 | High density multilayer printed circuit board |
EP85309399A EP0186485B1 (en) | 1984-12-28 | 1985-12-23 | High density multilayer printed circuit board |
DE8585309399T DE3586532T2 (de) | 1984-12-28 | 1985-12-23 | Mehrschichtleiterplatte mit hoher dichte. |
AU51562/85A AU569186B2 (en) | 1984-12-28 | 1985-12-23 | High density multilayer printed circuit board |
BR8506566A BR8506566A (pt) | 1984-12-28 | 1985-12-27 | Placa de circuito impresso em multi-camadas de alta densidade |
KR2019900006890U KR910003175Y1 (ko) | 1984-12-28 | 1990-05-22 | 고밀도 다층 인쇄 회로기판 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1984198910U JPH023631Y2 (ja) | 1984-12-28 | 1984-12-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61114879U JPS61114879U (ja) | 1986-07-19 |
JPH023631Y2 true JPH023631Y2 (ja) | 1990-01-29 |
Family
ID=16398979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1984198910U Expired JPH023631Y2 (ja) | 1984-12-28 | 1984-12-28 |
Country Status (6)
Country | Link |
---|---|
US (1) | US4675789A (ja) |
EP (1) | EP0186485B1 (ja) |
JP (1) | JPH023631Y2 (ja) |
AU (1) | AU569186B2 (ja) |
BR (1) | BR8506566A (ja) |
DE (1) | DE3586532T2 (ja) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4799128A (en) * | 1985-12-20 | 1989-01-17 | Ncr Corporation | Multilayer printed circuit board with domain partitioning |
US5136123A (en) * | 1987-07-17 | 1992-08-04 | Junkosha Co., Ltd. | Multilayer circuit board |
US5066831A (en) * | 1987-10-23 | 1991-11-19 | Honeywell Inc. | Universal semiconductor chip package |
US4854038A (en) * | 1988-03-16 | 1989-08-08 | International Business Machines Corporation | Modularized fabrication of high performance printed circuit boards |
US4864722A (en) * | 1988-03-16 | 1989-09-12 | International Business Machines Corporation | Low dielectric printed circuit boards |
US5159536A (en) * | 1988-05-13 | 1992-10-27 | Mupac Corporation | Panel board |
US4928061A (en) * | 1989-03-29 | 1990-05-22 | International Business Machines Corporation | Multi-layer printed circuit board |
ZA905327B (en) * | 1989-07-07 | 1992-03-25 | Sandoz Ltd | Sustained release formulations of water soluble peptides |
JPH05219729A (ja) * | 1992-02-07 | 1993-08-27 | Sony Corp | 直流電源装置 |
US5418689A (en) * | 1993-02-01 | 1995-05-23 | International Business Machines Corporation | Printed circuit board or card for direct chip attachment and fabrication thereof |
JPH06268381A (ja) * | 1993-03-11 | 1994-09-22 | Hitachi Ltd | 多層配線構造体及びその製造方法 |
US5641988A (en) * | 1993-12-22 | 1997-06-24 | Vlsi Technology, Inc. | Multi-layered, integrated circuit package having reduced parasitic noise characteristics |
US6191475B1 (en) * | 1997-11-26 | 2001-02-20 | Intel Corporation | Substrate for reducing electromagnetic interference and enclosure |
JP3206561B2 (ja) * | 1998-10-01 | 2001-09-10 | 日本電気株式会社 | 多層配線基板 |
US6184477B1 (en) * | 1998-12-02 | 2001-02-06 | Kyocera Corporation | Multi-layer circuit substrate having orthogonal grid ground and power planes |
JP3368870B2 (ja) * | 1999-06-25 | 2003-01-20 | 日本電気株式会社 | パッケージ基板及びこれを備えた半導体装置 |
JP3562568B2 (ja) * | 1999-07-16 | 2004-09-08 | 日本電気株式会社 | 多層配線基板 |
US6441313B1 (en) * | 1999-11-23 | 2002-08-27 | Sun Microsystems, Inc. | Printed circuit board employing lossy power distribution network to reduce power plane resonances |
US6335494B1 (en) * | 2000-06-23 | 2002-01-01 | International Business Machines Corporation | Multiple power distribution for delta-I noise reduction |
US6834426B1 (en) * | 2000-07-25 | 2004-12-28 | International Business Machines Corporation | Method of fabricating a laminate circuit structure |
US6734369B1 (en) * | 2000-08-31 | 2004-05-11 | International Business Machines Corporation | Surface laminar circuit board having pad disposed within a through hole |
US6548858B2 (en) | 2001-03-06 | 2003-04-15 | Mitac International Corp. | Multi-layer circuit board |
US6326557B1 (en) | 2001-03-06 | 2001-12-04 | Mitac International Corp. | Multi-layer circuit board |
US6489570B2 (en) * | 2001-03-06 | 2002-12-03 | Mitac International Corp. | Multi-layer circuit board |
US6384340B1 (en) * | 2001-03-06 | 2002-05-07 | Mitac International Corp. | Multi-layer circuit board |
US6417460B1 (en) * | 2001-03-06 | 2002-07-09 | Mitac International Corp. | Multi-layer circuit board having signal, ground and power layers |
JP4034046B2 (ja) * | 2001-06-07 | 2008-01-16 | 日本碍子株式会社 | 高精度な貫通孔を有する多層板、及び、回路基板 |
US7270845B2 (en) * | 2004-03-31 | 2007-09-18 | Endicott Interconnect Technologies, Inc. | Dielectric composition for forming dielectric layer for use in circuitized substrates |
US7078816B2 (en) * | 2004-03-31 | 2006-07-18 | Endicott Interconnect Technologies, Inc. | Circuitized substrate |
US7145221B2 (en) * | 2004-03-31 | 2006-12-05 | Endicott Interconnect Technologies, Inc. | Low moisture absorptive circuitized substrate, method of making same, electrical assembly utilizing same, and information handling system utilizing same |
US20050225955A1 (en) * | 2004-04-09 | 2005-10-13 | Hewlett-Packard Development Company, L.P. | Multi-layer printed circuit boards |
JP4916300B2 (ja) * | 2006-12-19 | 2012-04-11 | 新光電気工業株式会社 | 多層配線基板 |
US9545003B2 (en) * | 2012-12-28 | 2017-01-10 | Fci Americas Technology Llc | Connector footprints in printed circuit board (PCB) |
WO2017154167A1 (ja) * | 2016-03-10 | 2017-09-14 | 三井金属鉱業株式会社 | 多層積層板及びこれを用いた多層プリント配線板の製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3519959A (en) * | 1966-03-24 | 1970-07-07 | Burroughs Corp | Integral electrical power distribution network and component mounting plane |
US3680005A (en) * | 1966-03-24 | 1972-07-25 | Burroughs Corp | Integral electrical power distribution network having stacked plural circuit planes of differing characteristic impedance with intermediate ground plane for separating circuit planes |
FR1552207A (ja) * | 1967-11-22 | 1969-01-03 | ||
US3740678A (en) * | 1971-03-19 | 1973-06-19 | Ibm | Strip transmission line structures |
ZA804558B (en) * | 1979-08-18 | 1981-09-30 | Int Computers Ltd | Multilayer circuit structures |
GB2060266B (en) * | 1979-10-05 | 1984-05-31 | Borrill P L | Multilayer printed circuit board |
US4498122A (en) * | 1982-12-29 | 1985-02-05 | At&T Bell Laboratories | High-speed, high pin-out LSI chip package |
-
1984
- 1984-12-28 JP JP1984198910U patent/JPH023631Y2/ja not_active Expired
-
1985
- 1985-12-20 US US06/811,355 patent/US4675789A/en not_active Expired - Lifetime
- 1985-12-23 EP EP85309399A patent/EP0186485B1/en not_active Expired
- 1985-12-23 AU AU51562/85A patent/AU569186B2/en not_active Ceased
- 1985-12-23 DE DE8585309399T patent/DE3586532T2/de not_active Expired - Fee Related
- 1985-12-27 BR BR8506566A patent/BR8506566A/pt not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE3586532D1 (de) | 1992-09-24 |
EP0186485A2 (en) | 1986-07-02 |
EP0186485A3 (en) | 1988-01-07 |
EP0186485B1 (en) | 1992-08-19 |
AU569186B2 (en) | 1988-01-21 |
AU5156285A (en) | 1986-07-03 |
DE3586532T2 (de) | 1993-01-14 |
JPS61114879U (ja) | 1986-07-19 |
US4675789A (en) | 1987-06-23 |
BR8506566A (pt) | 1986-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH023631Y2 (ja) | ||
JPS6156493A (ja) | 多層回路基板の電源配線構造 | |
JPS63211692A (ja) | 両面配線基板 | |
JPS58180094A (ja) | 多層プリント配線板の製造方法 | |
JP2503725B2 (ja) | 多層配線基板 | |
US4479991A (en) | Plastic coated laminate | |
JPH06181389A (ja) | 多層印刷配線板 | |
JPH04340795A (ja) | プリント配線板 | |
JPH0211033B2 (ja) | ||
JPH088417B2 (ja) | 多層プリント配線板 | |
KR910003175Y1 (ko) | 고밀도 다층 인쇄 회로기판 | |
JPH05152702A (ja) | プリント配線板 | |
JPS61131598A (ja) | 集積回路及びその製造方法 | |
JPH0786752A (ja) | 電子部品搭載用基板 | |
JPS634694A (ja) | 多層プリント基板 | |
JPS6324696A (ja) | 高多層配線基板 | |
JPS60127797A (ja) | 多層プリント配線基板 | |
JP4176283B2 (ja) | 可撓性微細多層回路基板の製造法 | |
JPH0191487A (ja) | プリント配線板 | |
JPH07106720A (ja) | 電子部品搭載用基板 | |
JPS62241396A (ja) | 多層プリント配線板 | |
JPH0534139Y2 (ja) | ||
JPH0370398B2 (ja) | ||
JPS6124298A (ja) | 多層プリント板の製造方法 | |
JPS6298698A (ja) | 多層配線板 |