JPS6156493A - 多層回路基板の電源配線構造 - Google Patents

多層回路基板の電源配線構造

Info

Publication number
JPS6156493A
JPS6156493A JP59177534A JP17753484A JPS6156493A JP S6156493 A JPS6156493 A JP S6156493A JP 59177534 A JP59177534 A JP 59177534A JP 17753484 A JP17753484 A JP 17753484A JP S6156493 A JPS6156493 A JP S6156493A
Authority
JP
Japan
Prior art keywords
power supply
supply wiring
circuit board
wiring layer
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59177534A
Other languages
English (en)
Other versions
JPH047599B2 (ja
Inventor
龍雄 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59177534A priority Critical patent/JPS6156493A/ja
Priority to DE8585306020T priority patent/DE3583422D1/de
Priority to US06/768,755 priority patent/US4685033A/en
Priority to EP85306020A priority patent/EP0176245B1/en
Priority to CA000489481A priority patent/CA1226374A/en
Priority to AU46802/85A priority patent/AU573152B2/en
Publication of JPS6156493A publication Critical patent/JPS6156493A/ja
Publication of JPH047599B2 publication Critical patent/JPH047599B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は多層回路基板の構造、特に内層に電源配線を有
する多層回路基板の構造に関するものである。
〔従来技術の概要〕
従来の内層に電源配線を有する多層回路基板においては
、電源配線層は各電源に対して１層が割当てられていて
２表裏両面に通じるスルーホールによシ表裏同じ位置に
露出するか、又は片部だけに露出するヴィアホールによ
り表面もしくは裏面の成る位置に露出するか、又は前記
の２つの構成を伴せ用いるかしていた。しかし上記のよ
うな構成においては、あとに詳しく説明するが、基板の
表面又は裏面のスルーホール又はヴィアホールの露出可
能な位置に関し、希望する露出位置に希望する電源を露
出させることが不可能な場合があった。
したがって２本発明の目的は、複数種の電源を供給する
配線を有する多層回路基板において、任意の基板表面（
および基板裏面）の任意の電源露出可能位置に、任意の
電源をスルーホールまたはヴィアホールによシ露出させ
得るような多層回路基板の電源配線構造を提供しようと
するものである。
〔発明の構成〕
本発明によれば、複数種の電源を供給する配線を有する
多層回路基板の電源配線構造に於いて。
該回路基板の一方の面の側に各電源に少なくとも１層の
電源配線層が対応する第１の電源配線層群を有し、該回
路基板の他方の面の側に各電源に少なくとも１層の電源
配線層が対応する第２の電源配線層群を有している事を
特徴とする多層回路基板の電源配線構造が得られる。
の所望の位置に露出する個々のヴィアホールに接続し、
前記第２の電源配線層群の各電源配線が該回路基板の他
方の面の所望の位置に露出する個々のヴィアホールに接
続し、而して前記第１の電源配線層群に属する電源配線
と前記第２の電源配線層群に属する電源配線のうち同種
の電源を供給される電源配線がヴィアホールによって接
続されていることを特徴とする多層回路基板の配線構造
が得られる。
〔従来技術の具体例〕
第１図は従来の多層回路基板の側面から示した　　　□
′ｉ断面図の一例を示した図である。図において配線層
は水平方向に、スルーホールは垂直方向に示されている
が、後者のスルーホールは断面図とじては左右２つの導
体壁が２本の線であられさるはずであるが２分シ易くす
るためホール全体が中実の導体棒で出来ているかのよう
に画いである。この第１図において、従来の内層に電源
配線を有する多層回路基板は、基板の表面には露出部２
１を有するスルーホールに接続する第１の電源配線１１
゜表面に露出部２２を有するスルーホールに接続する第
２の電源配線１２２表面に露出部２３を有するスルーホ
ールに接続する第３の電源配線１３゜表面に露出部２４
を有するスルーホールに接続する第４の電源配線１４と
を有し、基板の裏面には表面に露出するスルーホールに
ちょうど対向する位置に同一の電源配線スルーホール３
１，３２゜３３．３４が露出している。
第２図は従来の多層配線基板の他の例を示した図であっ
て２片面だけに露出するプイアボールに接続する電源配
線４１．４２及び両面に露出部を有するスルーホールに
も接続する電源配線４３゜４４とを有するような構造に
なってぃた。この図でも第１図に説明したと同じ理由で
ヴィアホールを中実体のように取扱っている０ 第１図に示した例においては２表面のある位置の露出部
２１と同じ位置の裏面の露出部３１とは同一の電源配線
でなければならず、第２図に示した例においては、ある
電源配線（例えば電源配線４２）がヴィアホールによっ
て表面のある位置に露出している場合（例えば露出部５
２）それより表面に近い層に配置された電源配線（この
例では電源配線４１）は、その同じ位置の裏面（この例
では露出部６３）に露出部をもつヴィアホールに接続す
ることはできないので、スルーホールやヴィアホールを
設置することのできる任意の基板表面（および基板裏面
）の位置に任意の電源を露出させることができないとい
う欠点があった。
〔実施例〕
第３図は本発明の一実施例の断面を示す図であって、多
層配線基板７０にはいくつかの信号配線スルーホール８
５と、第１の電源配線ａとｅに接続するスルーホール８
６と、第２の電源配線すとｆに接続するスルーホール８
７と、基板表面に露出し第１の電源配線ｅに接続するヴ
ィアホール８１と、基板表面に露出し第２の電源配線ｆ
に接続するヴイア１ホール８２と、基板表面に露出し第
３の電源配線ｇに接続するヴィアホール８３と。
基板表面に露出し第４の電源配線りに接続するヴィアホ
ール８４と、基板裏面に露出し第１の電源配線ａに接続
するヴ（アホール９１と、基板裏面に露出し第２の電源
配線すとｆに接続するヴィアホール９２と、基板裏面に
露出し第３の電源配線Ｃに接続するヴィアホール９３と
、基板裏面に露出０第４の電源配線ｄに接続するヴィア
ホール９４とが配置されている。又同種の電源配線間例
えばａと６．ｃとｇは各スルーホールまたは内層ヴィア
ホール９８によって相互に接続されている。
なお電源配線のａ、ｂ、ｃおよびｄはまとめて１つの電
源配線層群を形成し、ｅ＋ｆｔｇおよびｈも１つの電源
配線層群を形成する。
上記の様な構成により２表面から深い配線層ｅに配置さ
れた第１の配線がヴィアホール８１によって表面に露出
している位置の裏面にはグイアホ一ル９３と配線層Ｃに
配置された配線とり゛イアホール９８とを介して、よ９
表面に近い配線層ｇに配置された第３の配線を巷≠≠露
出させることが可能になっている。
上記において基板の表面側の電源配線と裏面側の電源配
線は、第１ないし第４の番号順にいずれも裏面から表面
に向って進む形で配列されているが、一方の側の４つの
配線を図とは逆にしてもよく、又番号順に従わなくても
よい。又１つの電源についていえば、その配線は表面側
と裏面側に各もない。
第４図は本発明の第２の実施例を示す図であって、多層
回路基板１００の表面近傍には、４種類の電源からなる
一群の電源配線層１０１，１０２，１０３および１０４
が配置され、この多層配線基板の裏面　　１１の近傍に
は他の一群の電源配線層１０５．１０６　。
１０７および１０８が配置されている。電源配線層１０
１と電源配線層１０５．電源配線層１０２と電源配線層
１０６．電源配線層１０３と電源配線層１０７゜電源配
線層１０４と電源配線層１０８とはそれぞれ同種の電源
配線となっており、それぞれの電源配線は、第１群の電
源配線層に接続するヴィアホール１１１，１１２，１１
３．１１４によシ多層配線基板の表面に２ミリメートル
ピッチの間隔を置いて露出している。また、第２群の電
源配線層に接続するヴィアホール１２１，１２２．１−
２３，１２４によってそれぞれの電源配線は、多層回路
基板の裏面には２．５４ミリメートルピッチの間隔を置
いて露出している。
以上の説明から分るように２本発明の構成によれば、多
層回路基板の表面と裏面とでヴィアホールを設置するピ
ッチが異なる場合でも、任意の位置に任意の種類の電源
配線を露出させることが可板の表面にも裏面にも、任意
の位置に任意の種類の電源配線を露出させることができ
るという効果がある。
【図面の簡単な説明】
第１図は従来技術の多層回路基板の電源配線構造の第１
の例を側面から示した断面図、第２図は従来技術の第２
の例を側面から示した断面図、第３図は本発明の第１の
実施例を側面から示した断面図と各配線パターンを示す
平面図、第４図は本発明の第２の実施例を側面から示し
た断面図である。 記号の説明：１０，４０，７０，１００は多層回路基板
、２０．５０．８０，１１０は絶縁材、１１〜１４　、
４１〜４４　、　ａ　〜ｈ　、　１０１〜１０８は電源
配線、２１〜２４．３１〜３４．５１〜５５゜６１〜６
４は電源配線露出部、８５〜８７はスルーホール、８１
〜８４．９１〜９４　、１１１〜１１４゜１２１〜１２
４はヴィアホールをそれぞれあられしている。 第１区 麻２区 第３図 スルーホール又はヴイア水−ル

Claims (2)

    【特許請求の範囲】
  1. （１）複数種の電源を供給する配線を有する多層回路基
    板の電源配線構造に於いて、該回路基板の一方の面の側
    に各電源に少なくとも１層の電源配線層が対応する第１
    の電源配線層群を有し、該回路基板の他方の面の側に各
    電源に少なくとも１層の電源配線層が対応する第２の電
    源配線層群を有している事を特徴とする多層回路基板の
    電源配線構造。
  2. （２）複数種の電源を供給する配線を多層回路基板の電
    源配線構造に於いて、該回路基板の一方の面の側に各電
    源に少なくとも１層の電源配線層が対応する第１の電源
    配線層群を有し、該回路基板の他方の面の側に各電源に
    少なくとも１層の電源配線層が対応する第２の電源配線
    層群を有し、前記第１の電源配線層群の各電源配線が該
    回路基板の一方の面の所望の位置に露出する個々のヴィ
    アホールに接続し、前記第２の電源配線層群の各電源配
    線が該回路基板の他方の面の所望の位置に露出する個々
    のヴィアホールに接続し、而して前記第１の電源配線層
    群に属する電源配線と前記第２の電源配線層群に属する
    電源配線のうち同種の電源を供給される電源配線がヴィ
    アホールによって接続されていることを特徴とする多層
    回路基板の配線構造。
JP59177534A 1984-08-28 1984-08-28 多層回路基板の電源配線構造 Granted JPS6156493A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP59177534A JPS6156493A (ja) 1984-08-28 1984-08-28 多層回路基板の電源配線構造
DE8585306020T DE3583422D1 (de) 1984-08-28 1985-08-23 Mehrschichtleitersubstrat.
US06/768,755 US4685033A (en) 1984-08-28 1985-08-23 Multilayer wiring substrate
EP85306020A EP0176245B1 (en) 1984-08-28 1985-08-23 Multilayer wiring substrate
CA000489481A CA1226374A (en) 1984-08-28 1985-08-27 Multilayer wiring substrate
AU46802/85A AU573152B2 (en) 1984-08-28 1985-08-27 Multilayer wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59177534A JPS6156493A (ja) 1984-08-28 1984-08-28 多層回路基板の電源配線構造

Publications (2)

Publication Number Publication Date
JPS6156493A true JPS6156493A (ja) 1986-03-22
JPH047599B2 JPH047599B2 (ja) 1992-02-12

Family

ID=16032612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59177534A Granted JPS6156493A (ja) 1984-08-28 1984-08-28 多層回路基板の電源配線構造

Country Status (6)

Country Link
US (1) US4685033A (ja)
EP (1) EP0176245B1 (ja)
JP (1) JPS6156493A (ja)
AU (1) AU573152B2 (ja)
CA (1) CA1226374A (ja)
DE (1) DE3583422D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63132478U (ja) * 1987-02-20 1988-08-30

Families Citing this family (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6276640A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 半導体集積回路装置
US4874721A (en) * 1985-11-11 1989-10-17 Nec Corporation Method of manufacturing a multichip package with increased adhesive strength
CA1261481A (en) * 1986-03-13 1989-09-26 Kazumasa Eguchi Printed circuit board capable of preventing electromagnetic interference
JPS62287658A (ja) * 1986-06-06 1987-12-14 Hitachi Ltd セラミックス多層回路板
JPS6366993A (ja) * 1986-09-08 1988-03-25 日本電気株式会社 多層配線基板
GB2253308B (en) * 1986-09-26 1993-01-20 Gen Electric Co Plc Semiconductor circuit arrangements
JPS63249394A (ja) * 1987-04-06 1988-10-17 日本電気株式会社 多層回路基板
JPS6489349A (en) * 1987-06-17 1989-04-03 Tandem Computers Inc Improved vlsi package having a plurality of power plane
US5066831A (en) * 1987-10-23 1991-11-19 Honeywell Inc. Universal semiconductor chip package
JPH0828557B2 (ja) * 1987-10-29 1996-03-21 株式会社日立製作所 基板の電源配線構造
FR2625042B1 (fr) * 1987-12-22 1990-04-20 Thomson Csf Structure microelectronique hybride modulaire a haute densite d'integration
US4963697A (en) * 1988-02-12 1990-10-16 Texas Instruments Incorporated Advanced polymers on metal printed wiring board
US4926241A (en) * 1988-02-19 1990-05-15 Microelectronics And Computer Technology Corporation Flip substrate for chip mount
US5039628A (en) * 1988-02-19 1991-08-13 Microelectronics & Computer Technology Corporation Flip substrate for chip mount
US5117069A (en) * 1988-03-28 1992-05-26 Prime Computer, Inc. Circuit board fabrication
US4935584A (en) * 1988-05-24 1990-06-19 Tektronix, Inc. Method of fabricating a printed circuit board and the PCB produced
JPH0247892A (ja) * 1988-08-10 1990-02-16 Hitachi Ltd セラミック多層配線基板
JP2760829B2 (ja) * 1989-01-13 1998-06-04 株式会社日立製作所 電子基板
JP3090453B2 (ja) * 1989-07-10 2000-09-18 株式会社日立製作所 厚膜薄膜積層基板およびそれを用いた電子回路装置
US5036163A (en) * 1989-10-13 1991-07-30 Honeywell Inc. Universal semiconductor chip package
US5185502A (en) * 1989-12-01 1993-02-09 Cray Research, Inc. High power, high density interconnect apparatus for integrated circuits
US5127986A (en) * 1989-12-01 1992-07-07 Cray Research, Inc. High power, high density interconnect method and apparatus for integrated circuits
JP2510747B2 (ja) * 1990-02-26 1996-06-26 株式会社日立製作所 実装基板
KR930010063B1 (ko) * 1990-03-19 1993-10-14 가부시끼가이샤 히다찌세이사꾸쇼 다층배선기판 및 그 제조 방법
US5229550A (en) * 1990-10-30 1993-07-20 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination
JPH0714024B2 (ja) * 1990-11-29 1995-02-15 川崎製鉄株式会社 マルチチップモジュール
US5146674A (en) * 1991-07-01 1992-09-15 International Business Machines Corporation Manufacturing process of a high density substrate design
EP0526992B1 (en) * 1991-07-25 1996-05-01 Ncr International Inc. Multilayer carrier for mounting an integrated circuit and method of making the same
US5749049A (en) * 1991-11-01 1998-05-05 Worp; Nicholas Jacob Method and apparatus for measuring the inherent capacitance of a circuit supporting substrate
JP3026465B2 (ja) * 1992-03-10 2000-03-27 株式会社日立製作所 セラミック薄膜混成配線基板および製造方法
JP2960276B2 (ja) * 1992-07-30 1999-10-06 株式会社東芝 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
US5272600A (en) * 1992-09-02 1993-12-21 Microelectronics And Computer Technology Corporation Electrical interconnect device with interwoven power and ground lines and capacitive vias
US5285018A (en) * 1992-10-02 1994-02-08 International Business Machines Corporation Power and signal distribution in electronic packaging
US5937515A (en) * 1995-04-25 1999-08-17 Johnson; Morgan T. Reconfigurable circuit fabrication method
JP2833521B2 (ja) * 1995-05-18 1998-12-09 日本電気株式会社 配線基板
JP2734447B2 (ja) * 1995-09-14 1998-03-30 日本電気株式会社 多層プリント基板
US5847324A (en) * 1996-04-01 1998-12-08 International Business Machines Corporation High performance electrical cable
US5811883A (en) * 1996-09-30 1998-09-22 Intel Corporation Design for flip chip joint pad/LGA pad
US6229161B1 (en) 1998-06-05 2001-05-08 Stanford University Semiconductor capacitively-coupled NDR device and its applications in high-density high-speed memories and in power switches
US6242814B1 (en) 1998-07-31 2001-06-05 Lsi Logic Corporation Universal I/O pad structure for in-line or staggered wire bonding or arrayed flip-chip assembly
JP3206561B2 (ja) * 1998-10-01 2001-09-10 日本電気株式会社 多層配線基板
US6426466B1 (en) * 2000-02-09 2002-07-30 International Business Machines Corporation Peripheral power board structure
JP3531573B2 (ja) * 2000-03-17 2004-05-31 株式会社村田製作所 積層型セラミック電子部品およびその製造方法ならびに電子装置
US6396149B1 (en) 2000-06-13 2002-05-28 Sun Microsystems, Inc. Method for double-layer implementation of metal options in an integrated chip for efficient silicon debug
US6433286B1 (en) 2000-09-29 2002-08-13 Intel Corporation Method of making higher impedance traces on a low impedance circuit board
JP3877132B2 (ja) * 2000-11-20 2007-02-07 富士通株式会社 多層配線基板及び半導体装置
US7334326B1 (en) 2001-06-19 2008-02-26 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded passive components
US6987661B1 (en) 2001-06-19 2006-01-17 Amkor Technology, Inc. Integrated circuit substrate having embedded passive components and methods therefor
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US6831371B1 (en) 2002-03-16 2004-12-14 Amkor Technology, Inc. Integrated circuit substrate having embedded wire conductors and method therefor
US7399661B2 (en) * 2002-05-01 2008-07-15 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded back-side access conductors and vias
US7670962B2 (en) 2002-05-01 2010-03-02 Amkor Technology, Inc. Substrate having stiffener fabrication method
US7028400B1 (en) 2002-05-01 2006-04-18 Amkor Technology, Inc. Integrated circuit substrate having laser-exposed terminals
US20080043447A1 (en) * 2002-05-01 2008-02-21 Amkor Technology, Inc. Semiconductor package having laser-embedded terminals
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US6930257B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laminated laser-embedded circuit layers
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US6842344B1 (en) * 2003-03-17 2005-01-11 Unisys Corporation Multi-layer printed circuit board and signal routing therein
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US7145238B1 (en) 2004-05-05 2006-12-05 Amkor Technology, Inc. Semiconductor package and substrate having multi-level vias
US7494923B2 (en) 2004-06-14 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of wiring substrate and semiconductor device
US7145782B2 (en) * 2004-07-16 2006-12-05 Intel Corporation Reducing loadline impedance in a system
US8826531B1 (en) 2005-04-05 2014-09-09 Amkor Technology, Inc. Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
JP2006310663A (ja) * 2005-04-28 2006-11-09 Toshiba Corp 演算処理装置
DE102006018874A1 (de) * 2006-04-24 2007-10-25 Infineon Technologies Ag Schaltungsanordnung zur Koppelung einer Spannungsversorgung an ein Halbleiterbauelement, Verfahren zur Herstellung der Schaltungsanordnung sowie Datenverarbeitungsgerät umfassend die Schaltungsanordnung
US7446403B2 (en) * 2006-06-14 2008-11-04 Entorian Technologies, Lp Carrier structure stacking system and method
US7589398B1 (en) 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US7750250B1 (en) 2006-12-22 2010-07-06 Amkor Technology, Inc. Blind via capture pad structure
US7752752B1 (en) 2007-01-09 2010-07-13 Amkor Technology, Inc. Method of fabricating an embedded circuit pattern
US8323771B1 (en) 2007-08-15 2012-12-04 Amkor Technology, Inc. Straight conductor blind via capture pad structure and fabrication method
KR101385094B1 (ko) 2007-09-11 2014-04-14 삼성디스플레이 주식회사 인쇄회로기판, 이를 갖는 표시장치 및 이의 제조방법
US8872329B1 (en) 2009-01-09 2014-10-28 Amkor Technology, Inc. Extended landing pad substrate package structure and method
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
US8623753B1 (en) 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
US9238367B2 (en) * 2013-03-15 2016-01-19 Ricoh Company, Ltd. Droplet discharging head and image forming apparatus
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
CN109429427B (zh) 2017-08-24 2020-12-15 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5883172U (ja) * 1981-11-30 1983-06-06 京セラ株式会社 多層配線基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1552207A (ja) * 1967-11-22 1969-01-03
US3726002A (en) * 1971-08-27 1973-04-10 Ibm Process for forming a multi-layer glass-metal module adaptable for integral mounting to a dissimilar refractory substrate
JPS55130198A (en) * 1979-03-30 1980-10-08 Hitachi Ltd Hybrid integrated circuit board for tuner
US4245273A (en) * 1979-06-29 1981-01-13 International Business Machines Corporation Package for mounting and interconnecting a plurality of large scale integrated semiconductor devices
US4237522A (en) * 1979-06-29 1980-12-02 International Business Machines Corporation Chip package with high capacitance, stacked vlsi/power sheets extending through slots in substrate
DE2940593A1 (de) * 1979-10-06 1981-04-16 Ibm Deutschland Gmbh, 7000 Stuttgart Mehrlagen-modul mit konstantem wellenwiderstand
US4322778A (en) * 1980-01-25 1982-03-30 International Business Machines Corp. High performance semiconductor package assembly
US4302625A (en) * 1980-06-30 1981-11-24 International Business Machines Corp. Multi-layer ceramic substrate
US4386116A (en) * 1981-12-24 1983-05-31 International Business Machines Corporation Process for making multilayer integrated circuit substrate
US4453176A (en) * 1981-12-31 1984-06-05 International Business Machines Corporation LSI Chip carrier with buried repairable capacitor with low inductance leads
US4450029A (en) * 1982-01-13 1984-05-22 Elxsi Backplane fabrication method
US4430365A (en) * 1982-07-22 1984-02-07 International Business Machines Corporation Method for forming conductive lines and vias
US4498122A (en) * 1982-12-29 1985-02-05 At&T Bell Laboratories High-speed, high pin-out LSI chip package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5883172U (ja) * 1981-11-30 1983-06-06 京セラ株式会社 多層配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63132478U (ja) * 1987-02-20 1988-08-30

Also Published As

Publication number Publication date
CA1226374A (en) 1987-09-01
EP0176245A2 (en) 1986-04-02
US4685033A (en) 1987-08-04
EP0176245B1 (en) 1991-07-10
DE3583422D1 (de) 1991-08-14
EP0176245A3 (en) 1987-03-11
AU573152B2 (en) 1988-05-26
JPH047599B2 (ja) 1992-02-12
AU4680285A (en) 1986-03-06

Similar Documents

Publication Publication Date Title
JPS6156493A (ja) 多層回路基板の電源配線構造
JPH023631Y2 (ja)
JPS63211692A (ja) 両面配線基板
JPS58180094A (ja) 多層プリント配線板の製造方法
JPS61292341A (ja) 半導体集積回路
JPH06181389A (ja) 多層印刷配線板
JPH04340795A (ja) プリント配線板
JPS584193Y2 (ja) 多層配線装置
JPS60127797A (ja) 多層プリント配線基板
JPS634694A (ja) 多層プリント基板
JPH0191487A (ja) プリント配線板
JPS61137394A (ja) 多層プリント板
JP2901311B2 (ja) 半導体集積回路
KR100519161B1 (ko) 부분 다층 구조의 연성 인쇄회로기판
JPH0223031Y2 (ja)
JPS593573U (ja) 多層プリント基板
JPS61161797A (ja) 多層プリント板
JPS60953U (ja) 多層プリント基板
JPS5897890A (ja) プリント配線基板
JPS5879736A (ja) 配線構体
JPS61214498A (ja) プリント配線板
JPH0287693A (ja) 分割構造スルーホールを有する印刷配線板
JPS58164263U (ja) 多層プリント配線板構造
JPS582091A (ja) 印刷配線基板
JPS6298698A (ja) 多層配線板