JP2734447B2 - 多層プリント基板 - Google Patents

多層プリント基板

Info

Publication number
JP2734447B2
JP2734447B2 JP8137904A JP13790496A JP2734447B2 JP 2734447 B2 JP2734447 B2 JP 2734447B2 JP 8137904 A JP8137904 A JP 8137904A JP 13790496 A JP13790496 A JP 13790496A JP 2734447 B2 JP2734447 B2 JP 2734447B2
Authority
JP
Japan
Prior art keywords
power supply
circuit board
printed circuit
insulating material
supply layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8137904A
Other languages
English (en)
Other versions
JPH09139573A (ja
Inventor
弘和 遠矢
史郎 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8137904A priority Critical patent/JP2734447B2/ja
Priority to KR1019960039897A priority patent/KR100203033B1/ko
Priority to US08/713,619 priority patent/US6075211A/en
Priority to EP96114730A priority patent/EP0763967A3/en
Priority to CNB961227818A priority patent/CN1149905C/zh
Publication of JPH09139573A publication Critical patent/JPH09139573A/ja
Application granted granted Critical
Publication of JP2734447B2 publication Critical patent/JP2734447B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09263—Meander
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は多層プリント基板に
係り、特にトランジスタ、集積回路（ＩＣ）、大規模集
積回路（ＬＳＩ）などのような回路素子が搭載された多
層プリント基板に関する。
【０００２】
【従来の技術】トランジスタ、ＩＣ、ＬＳＩなどのよう
な回路素子が搭載された多層プリント基板は電磁ノイズ
を発生するため、そのプリント基板が電子機器自身にあ
るいは他の電子機器に誤動作を引き起こす問題があるこ
とはよく知られている。
【０００３】特に大きなウェートを占めるのは、コモン
モードといわれる、回路の寄生容量や寄生相互インダク
タンスによって流れる電流（廻り込み電流）や電源供給
線に流れ込む高周波電流による放射であり、その発生機
構が複雑なため、発生源に近い所での有効な対策方法が
なかった。そのため、従来は電子機器全体を金属筐体で
電磁遮蔽をする対策がとられている。
【０００４】従来、図１０に示すようにプリント基板の
電源層１６による電源供給線とグランド層１７によるグ
ランド線との間に接続された、高周波電源電流発生源で
あるＩＣ／ＬＳＩ３の近傍にデカップリングコンデンサ
４を並列に接続することがよく行われている。これは、
ＩＣ／ＬＳＩ３のスイッチング動作に伴って、電源層１
６に流れる高周波電源電流をＩＣ／ＬＳＩ３近傍でデカ
ップリングコンデンサ４を介してバイパスさせると共
に、ＩＣ／ＬＳＩ３のスイッチング動作に伴うＩＣ／Ｌ
ＳＩ３の電源端子部の電圧変動を抑制しようとするため
である。
【０００５】一方、従来の多層プリント基板の電源供給
線となる電源層１６は、全面導電膜の層で構成された、
いわゆる全面平板の電源層である。これにより、電流の
流れる面を最大にして電源供給線の抵抗値を小さくし、
直流電源電圧変動を抑圧する効果を得ている。
【０００６】
【発明が解決しようとする課題】しかるに、上記の従来
の多層プリント基板では、ＩＣ／ＬＳＩの動作に伴いデ
カップリングコンデンサを介して電源層に流れ込む高周
波電源電流を設計者がコントロールできないという問題
がある。
【０００７】すなわち、全面平板の場合、電源層のイン
ピーダンスが小さいことから、ＩＣ／ＬＳＩの高周波電
源電流は、一つのＩＣ／ＬＳＩの近傍に配置したデカッ
プリングコンデンサだけでなく、その他のＩＣ／ＬＳＩ
の近傍に配置したデカップリングコンデンサにも流れ込
むことにより、多層プリント基板全体では、高周波電源
電流の分布は非常に複雑であり、解析が困難であった。
このため、ＩＣ／ＬＳＩ毎に配置するデカップリングコ
ンデンサの容量値を決定することができなかった。
【０００８】また、電源層に流れ込んだ高周波電源電流
は、電源層自身が全面平板となっているため、その経路
が複雑であり、場合によっては、大きなループを形成
し、電磁放射やイミュニティ劣化の要因になるという問
題がある。
【０００９】例えば、図１１に示すように、高周波電源
電流が大であるＩＣ／ＬＳＩ３ｃと、高周波電源電流が
中程度であるＩＣ／ＬＳＩ３ｄと、高周波電源電流が小
であるＩＣ／ＬＳＩ３ｅがそれぞれ電源供給線１６及び
グランド１７に並列に接続されており、また、それぞれ
のＩＣ／ＬＳＩ３ｃ〜３ｅの高周波電源電流量に応じ
て、ＩＣ／ＬＳＩ３ｃの近傍には容量の大きな（インピ
ーダンスＺが小さな）デカップリングコンデンサ４ｄ
が、ＩＣ／ＬＳＩ３ｄの近傍には容量が中程度の（イン
ピーダンスＺが中程度の）デカップリングコンデンサ４
ｅが、ＩＣ／ＬＳＩ３ｅの近傍には容量の小さな（イン
ピーダンスＺが大きな）デカップリングコンデンサ４ｆ
が、それぞれ配置されている場合は次のような問題があ
る。
【００１０】すなわち、例えば、ＩＣ／ＬＳＩ３ｅの近
傍に配置したデカップリングコンデンサ４ｆのインピー
ダンスが大きいため、ＩＣ／ＬＳＩ３ｅからのすべての
高周波電源電流が、デカップリングコンデンサ４ｆでグ
ランド１７にバイパスされず、一部がＩＣ／ＬＳＩ３ｃ
又は３ｄに流れ込んでしまい、電流ループ面積が大きく
なり、結果として、放射電磁ノイズが増大し、イミュニ
ティが劣化する問題が起こり得る。
【００１１】また、ＩＣ／ＬＳＩ３ｅの高周波電源電流
が、近傍に配置されたデカップリングコンデンサ４ｆで
バイパスされない場合、高周波電源電流の他経路への流
れ込みにより、経路のインピーダンスが大きくなり、そ
の結果、交流電圧変動も大きくなり、ＩＣ／ＬＳＩ自身
の安定動作にも影響することするあり得る。
【００１２】そのため、前記したように、従来は電子機
器全体を金属筐体内に収納することにより、電磁遮蔽を
しているが、金属筐体には電子機器の操作部その他を設
ける必要上、開口部を設けなければならないために、完
全に電磁ノイズの外部への漏れを防止することは困難で
ある。
【００１３】本発明は以上の点に鑑みなされたもので、
デカップリングコンデンサに流れ込んでしまうＩＣ／Ｌ
ＳＩ動作に伴う高周波電源電流を従来に比べて小さくで
きる多層プリント基板を提供することを目的とする。
【００１４】また、本発明の他の目的は、放射の原因と
なる電源層に廻り込むＩＣ／ＬＳＩの高周波電源電流を
コントロールできる多層プリント基板を提供することに
ある。
【００１５】また、本発明の他の目的は、搭載されたＩ
Ｃ／ＬＳＩの動作安定化を可能とする多層プリント基板
を提供することにある。
【００１６】更に、本発明の他の目的は、放射ノイズの
発生を大幅に低減し得る多層プリント基板を提供するこ
とにある。
【００１７】
【課題を解決するための手段】本発明は上記の目的を達
成するため、電源層とグランド層と信号層がそれぞれ絶
縁材を介在して積層された多層プリント基板において、
電源層を配線化したインピーダンス付加回路が形成され
た構成としたものである。
【００１８】また、本発明は上記の目的を達成するた
め、電源層を絶縁材を介在してグランド層に両側から挟
まれていることを特徴とし、電源層の上下両側の絶縁材
を、磁性体を含む磁性体混合絶縁材で形成し、電源層の
上下両側の絶縁材を除く他の絶縁材は、誘電体特性のみ
を有する絶縁材で形成したものである。
【００１９】ここで、電源層を絶縁材を介在して両側か
ら挟むグランド層は、スルーホール及びヴィアホール以
外の孔及び配線を含まない全面平板であることが、信号
線のリターンパス、すなわち信号の帰路電流のルートを
最短に確保する意味で望ましい。また、インピーダンス
付加回路は、限られた領域で大なるインダクタンスが得
られる線路パターンで形成されている。このインピーダ
ンス付加回路は、つづら折り状や交差状の線路パターン
であることが、経路長を長くできる点で望ましい。
【００２０】すなわち、本発明では、電源層には配線化
したインピーダンス付加回路が形成されている。このイ
ンピーダンス付加回路としては、例えば図４（ａ）に示
すようにつづら折り状に形成した線路パターン１１があ
る。この線路パターン１１は単純に２点間を結ぶ直線状
の線路パターンよりも経路長が長い。線路パターンのイ
ンダクタンスは経路長に比例するので、この線路パター
ン１１で構成されるインピーダンス付加回路はインダク
タンスが直線状パターンで構成した場合よりも大きくな
り、結果的に実際の部品を使用せずに大きな値のインダ
クタンスを確保することができる。
【００２１】また、インピーダンス付加回路の応用例と
して、特に大きな線路インダクタンスを得たい場合にお
いて、基板配線領域上の制約を受ける場合には、図４
（ｃ）に示すような、スパイラル状線路パターン１３が
有効である。つづら折りに代表される配線例では、配線
インダクタンスは線路長に応じて大きくなるが、スパイ
ラル状に配線した場合は、巻数の二乗に応じた大きなイ
ンダクタンスを得られるという利点がある。
【００２２】この場合、スパイラル状配線の内側の端点
１８よりの配線は、グランド層にヴィアホールを介して
引き出して、できる限り短い線長で配線パターンを形成
するか、ヴィアホールを介して部品を搭載している表面
層まで配線を引き出して、その引き出し点に、コンデン
サを低インピーダンスで接続した上で、電源層に戻すと
いう配線処理が必要となる。
【００２３】従来の全面平板電源層と、本発明のインピ
ーダンス付加回路が形成された電源層とを比較すると、
インピーダンス付加回路が形成された電源層の方が、電
流の流れる経路を設計者が特定でき、高周波電源電流の
発生源であるＩＣ／ＬＳＩ毎に最適デカップリングコン
デンサを決定できるという特徴がある。
【００２４】なお、インピーダンス付加回路として、図
４（ｂ）に示すような交差状の線路パターン１２を用い
ることもでき、また、この線路パターン１２と線路パタ
ーン１１又は線路パターン１３と組み合わせて用いるこ
ともできるし、線路パターンの形状も図４に示されるも
のに限定されない。線路パターン１２は線路パターン１
１を簡単化した線路パターンである。
【００２５】ところで、図５に示すように、金属板１４
の面上に平板状磁性体１５を重ねた構造体のＡ−Ａ’間
の単位面積当りのインピーダンスＺは次式で求められ
る。
【００２６】 Ｚ＝Ｐｓｄ＋ｊωμ０（μａ−１）ｄ （１） Ｐｓｄ：表皮効果によるインピーダンス ｊωμ０（μａ−１）ｄ：磁性体１５の効果によるイン
ピーダンス μ０：真空の透磁率 μａ：磁性体１５の比透磁率 ｄ ：磁性体１５の厚さ 従って、本発明のように、インピーダンス付加回路が形
成された電源層を仮に図５の金属板とし、その電源層の
上下両側の絶縁材を磁性体１５に相当する磁性体混合磁
性材料で形成することにより、電源層のインピーダンス
Ｚが高くなり、その結果、電源層の線路インピーダンス
を高くできると共に、磁性体１５により電源層の配線イ
ンダクタンスをより高くできる。
【００２７】次に、本発明において、インピーダンス付
加回路を用いて電源層の配線分布インダクタンスを確保
する理由について説明する。図７に示すように、高周波
電源電流が大であるＩＣ／ＬＳＩ３ｃと、高周波電源電
流が中程度であるＩＣ／ＬＳＩ３ｄと、高周波電源電流
が小であるＩＣ／ＬＳＩ３ｅがそれぞれ電源供給線１６
及びグランド１７に並列に接続されており、また、それ
ぞれのＩＣ／ＬＳＩ３ｃ〜３ｅの高周波電源電流量に応
じて、ＩＣ／ＬＳＩ３ｃの近傍には容量の大きな（イン
ピーダンスＺが小さな）デカップリングコンデンサ４ｄ
が、ＩＣ／ＬＳＩ３ｄの近傍には容量が中程度の（イン
ピーダンスＺが中程度の）デカップリングコンデンサ４
ｅが、ＩＣ／ＬＳＩ３ｅの近傍には容量の小さな（イン
ピーダンスＺが大きな）デカップリングコンデンサ４ｆ
が、それぞれ配置されているものとする。
【００２８】この場合、インダクタンス１０ａ、１０ｂ
及び１０ｃを図示のように接続しない場合は、図１１と
共に説明したように、それぞれのデカップリングコンデ
ンサ４ｄ〜４ｆのインピーダンスが異なるため、例えば
ＩＣ／ＬＳＩ３ｅの近傍に配置したデカップリングコン
デンサ４ｆのインピーダンスが大きいため、ＩＣ／ＬＳ
Ｉ３ｅからのすべての高周波電源電流が、デカップリン
グコンデンサ４ｆでグランド１７にバイパスされず、Ｉ
Ｃ／ＬＳＩ３ｃ又は３ｄの流れ込んでしまうことがあり
得る。すなわち、デカップリングコンデンサ４ｄ〜４ｆ
だけでは、個々のＩＣ／ＬＳＩ３ｃ〜３ｅを高周波的に
分離するには不十分である。
【００２９】これに対し、図７に示すように、電源層１
６にインダクタンス１０ａ、１０ｂ及び１０ｃを設ける
ことにより、ＩＣ／ＬＳＩ３ｃ〜３ｅの各高周波電源電
流を近傍に配置したデカップリングコンデンサ４ｄ〜４
ｆでバイパスさせ、電流ループを小さくし、他のＩＣ／
ＬＳＩへの流れ込みを遮断することができるため、個々
のＩＣ／ＬＳＩ３ｃ〜３ｅを高周波的に分離することが
できる。
【００３０】更に、本発明は前記目的を達成するため、
電源層は、直流電圧降下を抑えつつプリント基板全体に
直流を分配することを目的とする幹配線と、搭載された
独立と見なされる回路間を高周波的に分離するために高
周波インピーダンスを高くすることを目的とする枝配線
とで構成されることを特徴とする。前記枝配線を構成す
るものが上述のインピーダンス付加回路である。
【００３１】また、本発明は、上記の枝配線と独立と見
なされる回路との接続点には回路の高周波電源電流特性
に適合する第１のコンデンサ（デカップリングコンデン
サ）が接続され、幹配線と枝配線との接続点に第１のコ
ンデンサの作用を補完するための第２のコンデンサ（デ
カップリングコンデンサ）が接続されていることを特徴
とする。
【００３２】また、本発明は、前記目的を達成するた
め、使用する磁性体混合絶縁材の透磁率の実数部は設定
した周波数帯域内において低下せず、磁性体混合絶縁材
の透磁率の虚数部は上記設定した周波数対域内において
一定な特性を有しているものが効果的である。すなわ
ち、図６（ａ）に示すように、使用する磁性体混合絶縁
材の透磁率μの実数部μ’は、高い周波数（数百ＭＨ
ｚ）での低下傾向が小さく、一方、使用する磁性体混合
絶縁材の透磁率の虚数部μ″は高い周波数（数百ＭＨｚ
以上）での増加傾向が大きくないものが効果的である。
【００３３】これは、前記したようなインピーダンス付
加回路による分布インダクタンス値が十分でないような
場合、上記の特性の磁性体混合絶縁材を使用すると、透
磁率の実数部μ’に比例して、分布インダクタンスが大
きくなるという効果があるからである。更に、この磁性
体混合絶縁材の透磁率μの実数部μ’に関しては、電源
配線に流れ込むＩＣ／ＬＳＩの電源高周波成分を、ＩＣ
又は他の能動素子によって構成される独立と見なされる
回路間で高周波的に分離する目的で、高い周波数（数百
ＭＨｚ）での低下傾向が小さいことが必要である。
【００３４】一方、使用する磁性体混合絶縁材の透磁率
の虚数部μ″は、抵抗成分であり、インダクタンスを補
完する作用とは逆に、高周波でのインピーダンスを低下
させる作用があるので、高い周波数（数百ＭＨｚ以上）
での増加傾向が大きくないものが必要である。
【００３５】また、本発明は前記目的を達成するため、
磁性体混合絶縁材は、搭載された独立と見なされる回路
を流れる直流電流で飽和せず、励磁可能なヒステリシス
特性の磁性体を含有している。すなわち、使用する磁性
体混合絶縁材は、十分大きな値の飽和磁束密度Ｂｓと、
十分小さな残留磁束密度Ｂｒを有する磁性体を含有して
おり、搭載された独立と見なされる回路をある程度の電
流（数アンペア）での励磁が可能であるという特性を有
するものが望ましい。すなわち、図６（ｂ）に示すよう
な、Ｂ−Ｈ曲線と言われる磁化曲線におけるヒステリシ
ス特性が、ある程度の電流（数アンペア）で飽和せず、
励磁可能であることが必要である。ここで、Ｂは磁束密
度を示し、Ｈは磁界を表し、電流値に比例している。
【００３６】インピーダンス付加回路に流れる高周波電
源電流は、ＩＣ／ＬＳＩのスイッチング動作時に流れる
貫通電流に代表されるように、瞬時にある程度の大きな
電流が流れることがあり、その場合にも励磁可能な磁性
体混合絶縁材である必要がある。
【００３７】
【発明の実施の形態】図１は本発明の要部の一実施の形
態の平面図、図２は本発明の一実施の形態の断面図を示
す。本発明の実施の形態は、図２の断面図に示すよう
に、信号層５とグランド層６と電源層７が計８層、絶縁
材８又は９を介在して積層された８層プリント基板であ
る。
【００３８】すなわち、図２では上から下方向に順番に
信号層５、グランド層６、信号層５、信号層５、グラン
ド層６、電源層７、グランド層６及び信号層５が形成さ
れており、信号層５と信号層５又はグランド層６との間
は誘電特性のみを有する絶縁材８が介在されているが、
電源層７の上下両側の絶縁材のみは磁性体混合絶縁材９
が用いられている。絶縁材９の磁性体として例えば、セ
ンダスト粉砕物を用い得る。
【００３９】また、電源層７には図１の平面図に示すよ
うに、銅箔パターンにより、直流電圧降下を抑えつつプ
リント基板全体に直流を分配することを目的とする幹配
線１と、搭載された独立と見なされる回路３間を高周波
的に分離するために高周波インピーダンスを高くするこ
とを目的とする枝配線２が形成されている。枝配線２を
構成するインピーダンス付加回路は、図４（ａ）に示し
たつづら折り状の線路パターン１１及び図４（ｂ）に示
した交差状の線路パターン１２とが組み合わされた構成
である。
【００４０】なお、図１において、ＩＣ又は他の能動素
子によって構成される独立と見なされる回路３及びデカ
ップリングコンデンサ４、４’は、電源層７ではなく、
表面の部品面（表面層）に実装されており、ヴィアホー
ルを介して電源層７に接続されている。
【００４１】ここで、枝配線２と独立と見なされる回路
３との接続点には回路の高周波電源電流特性に適合する
第１のコンデンサであるデカップリングコンデンサ４が
低インピーダンスで接続され、幹配線１と枝配線２との
接続点にもデカップリングコンデンサ４の作用を補完す
るための第２のコンデンサであるデカップリングコンデ
ンサ４’が接続されている。
【００４２】この実施の形態では、配線化したインピー
ダンス付加回路が形成されている電源層７の上下両側の
絶縁材に磁性体混合絶縁材９が用いられていることか
ら、従来の全面平板の電源層に比べて電源層７の線路イ
ンピーダンスを高くできる。更に、電源層７の上下両側
の絶縁材９は磁性体材料で構成されているため、前記し
たように、電源層７の配線インダクタンスをより高くで
きる。
【００４３】従って、この多層プリント基板上に図３に
示すように、電源層７によるＩＣ／ＬＳＩ３ａ及び３ｂ
をそれぞれ電源層７による電源供給線とグランド層６に
よる接地との間に共通接続するように搭載し、これらの
ＩＣ／ＬＳＩ３ａ及び３ｂのそれぞれの近傍に別々にデ
カップリングコンデンサ４ａ及び４ｂを配置し、更に、
デカップリングコンデンサ４ｃに共通接続した構成の電
源回路を設けた場合は、電源層７のインピーダンス付加
回路の配線により分布インダクタンス１０が確保され
る。
【００４４】この分布インダクタンス１０はデカップリ
ングコンデンサ４ａ、４ｂ、４ｃと共にフィルタを構成
し、電源供給線に流れ込むＩＣ／ＬＳＩ動作に伴う高周
波電源電流を抑制する効果がある。分布インダクタンス
１０の値は、電源層７のインピーダンス付加回路の構成
により調整することができるため、上記のフィルタの定
数を調整できる。
【００４５】このため、スイッチング動作するＩＣ／Ｌ
ＳＩ３ａ、３ｂの近傍に配置したデカップリングコンデ
ンサ４ａ、４ｂを介して、電源供給線に流れ込んでしま
うＩＣ／ＬＳＩ動作に伴う高周波電源電流を従来に比べ
て大幅に小さくでき、このため、多層プリント基板から
の電磁放射を抑制することができる。従って、従来の金
属筐体から外部へ漏れる電磁放射を十分に抑制でき、場
合によっては金属筐体をも不要にできる。
【００４６】なお、本発明は上記の実施の形態に限定さ
れるものではなく、例えばインピーダンス付加回路は図
４（ａ）〜（ｃ）に示した形状のものに限定されるもの
ではないし、プリント基板の層数や層の構成も図２に示
したものに限定されるものではない。
【００４７】
【実施例】図８は全面平板の電源層をインピーダンス付
加回路を用いて配線化し、デカップリング回路を強化し
た電子機器（ＥＷＳ：エンジニアリングワークステーシ
ョン）の放射磁界の測定結果を示し、同図（ａ）は電源
層が全面平板であるオリジナル基板の測定結果、同図
（ｂ）は電源層を本発明により配線化した基板の測定結
果である。
【００４８】オリジナル基板と電源層配線化基板の測定
結果を比較すると、電源層配線化基板の方が、クロック
周波数（４０ＭＨｚ）の逓倍波のスペクトラム（３２０
ＭＨｚ、３６０ＭＨｚ、４８０ＭＨｚ、８００ＭＨｚ、
９２０ＭＨｚ）が顕著に抑制されており、放射磁界の低
減効果があることが分かる。
【００４９】また、図９は電源層が全面平板であるオリ
ジナル基板と電源層を配線化した基板（ＥＷＳ）の基板
上に磁界測定プローブを走査して得られた近傍磁界分布
の測定結果を示し、同図（ａ）がオリジナル基板の測定
結果、同図（ｂ）が電源層配線化基板の測定結果であ
る。周波数はクロック周波数の２倍波である８０ＭＨｚ
にて測定した。図１１の分布図において、色の濃い個所
は磁界強度の強い個所を表し、色が薄くなるにつれて磁
界強度が弱くなっていくことを示す。近傍磁界分布図の
中の左下部分で色の濃い個所にノイズ発生源であるＣＰ
Ｕ及び大きなＬＳＩが配置された基板である。
【００５０】図９（ａ）の電源層が全面平板のオリジナ
ル基板の測定結果である近傍磁界分布図と、同図（ｂ）
の電源層を配線化した基板の測定結果である近傍磁界分
布図とを比較すると、電源層配線化基板の近傍磁界分布
図の方が左下のＣＰＵ、大きなＬＳＩを配置した個所の
磁界強度が強く、逆に右上等の周辺の磁界強度が弱くな
っている（周りへの拡散が減少している）ことが分か
る。
【００５１】これは、ノイズの発生源であるＣＰＵ、大
きなＬＳＩからの高周波電源電流が近傍に配置したデカ
ップリングコンデンサによって、グランドに効率良くバ
イパスされ、他のＬＳＩ／ＩＣ等への廻り込みが減った
ことを意味し、配線化によるＬＳＩ／ＩＣ単位でのアイ
ソレーションによるデカップリング効果が高まったこと
を示している。
【００５２】
【発明の効果】以上説明したように、本発明によれば、
電源層をインピーダンス付加回路が形成された構成とす
ることにより、実際の部品を使用せずに比較的大きな値
のインダクタンスを確保することができるため、広い範
囲にわたって実装されているデカップリングコンデンサ
に流れ込んでしまうＩＣ／ＬＳＩ動作に伴う高周波電源
電流を従来に比べて小さくできる。また、本発明によれ
ば、従来にくらべて、電源層に廻り込む電流の流れる経
路を設計者が特定でき、高周波電源電流の発生源である
ＩＣ／ＬＳＩ毎に最適デカップリングコンデンサを決定
できる。
【００５３】また、本発明によれば、電源層の上下両側
の絶縁材を磁性体を含む絶縁材で形成することにより、
電源層のインピーダンスが更に大きな値となり、上記の
効果をより一層高めることができる。同時に、ＩＣ／Ｌ
ＳＩ毎に最適のデカップリングコンデンサ容量を決定す
ることができるため、ＩＣ／ＬＳＩ電源端子部の交流電
圧変動を小さくすることが容易となり、この結果、ＩＣ
／ＬＳＩの動作安定化が図られる。
【００５４】また、本発明によれば、電源層のインピー
ダンス付加回路による配線化によって、デカップリング
コンデンサのフィルタ効果を高めるようにしたため、放
射ノイズを抑制することができ、これに電源層の上下両
側の絶縁材を磁性体を含む絶縁材で形成することと相ま
って、多層プリント基板からの電磁放射を大幅に抑制す
ることができる。
【図面の簡単な説明】
【図１】本発明の要部（電源層）の一実施の形態の平面
図である。
【図２】本発明の一実施の形態の断面図である。
【図３】本発明多層プリント基板上に搭載した電源回路
の一例を示す図である。
【図４】インピーダンス付加回路の各例を示す図であ
る。
【図５】本発明の作用説明図である。
【図６】本発明に使用される磁性体の一例の特性図であ
る。
【図７】本発明のインダクタンスの意味を説明する図で
ある。
【図８】電源層配線化による放射磁界の抑制効果を示す
図である。
【図９】電源層配線化による近傍磁界測定結果を示す図
である。
【図１０】ＩＣ／ＬＳＩ近傍にデカップリングコンデン
サを配置した例を示す図である。
【図１１】従来の課題説明図である。
【符号の説明】
１ 幹配線 ２ 枝配線 ３、３ａ〜３ｅ ＩＣ／ＬＳＩ又は他の能動素子からな
る独立と見なされる回路 ４、４’、４ａ〜４ｆ デカップリングコンデンサ ５ 信号層 ６ グランド層 ７ 電源層 ８ 誘電体特性のみを有する絶縁材 ５ 磁性体混合絶縁材 ７、７’、８ 線路パターン １０、１０ａ〜１０ｃ 分布インダクタンス １１、１２、１３ 線路パターン １４ 金属板 １５ 磁性体 １６ 電源層による電源供給線 １７ グランド １８ スパイラル状パターンの内側端点

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項１】 電源層とグランド層と信号層がそれぞれ
    絶縁材を介在して積層された多層プリント基板におい
    て、 前記電源層は配線化したインピーダンス付加回路が形成
    され、かつ、前記電源層の上下両側の前記絶縁材は、磁
    性体を含む磁性体混合絶縁材で形成されていることを特
    徴とする多層プリント基板。
  2. 【請求項２】 前記電源層は、前記絶縁材を介在してグ
    ランド層に両側から挟まれていることを特徴とする請求
    項１記載の多層プリント基板。
  3. 【請求項３】 前記絶縁材のうち前記電源層の上下両側
    の絶縁材を除く他の絶縁材は、誘電体特性のみを有する
    絶縁材で形成されていることを特徴とする請求項１記載
    の多層プリント基板。
  4. 【請求項４】 前記電源層を前記絶縁材を介在して両側
    から挟むグランド層は、スルーホール及びヴィアホール
    以外の孔及び配線を含まない全面平板であることを特徴
    とする請求項１又は２記載の多層プリント基板。
  5. 【請求項５】 前記インピーダンス付加回路は、限られ
    た領域で大なるインダクタンスが得られる線路パターン
    で形成されていることを特徴とする請求項１又は２記載
    の多層プリント基板。
  6. 【請求項６】 前記インピーダンス付加回路は、つづら
    折り状、交差状及びスパイラル状のうちのいずれか一又
    はそれらの二以上の組み合わせの線路パターンであるこ
    とを特徴とする請求項１又は２記載の多層プリント基
    板。
  7. 【請求項７】 前記スパイラル状の線路パターンは、一
    端が前記電源層に直接接続され、他端が前記グランド層
    又は表面層を経由して該電源層に接続されることを特徴
    とする請求項６記載の多層プリント基板。
  8. 【請求項８】 前記電源層は、直流電圧降下を抑えつつ
    プリント基板全体に直流を分配することを目的とする幹
    配線と、搭載された独立と見なされる回路間を高周波的
    に分離するために高周波インピーダンスを高くすること
    を目的とする枝配線とで構成されることを特徴とする請
    求項１又は２記載の多層プリント基板。
  9. 【請求項９】 前記電源層は、直流電圧降下を抑えつつ
    プリント基板全体に直流を分配することを目的とする幹
    配線と、搭載された独立と見なされる回路間を高周波的
    に分離するために高周波インピーダンスを高くすること
    を目的とする枝配線とで構成され、該枝配線と該独立と
    見なされる回路との接続点には該回路の高周波電源電流
    特性に適合する第１のコンデンサが接続され、該幹配線
    と枝配線との接続点に該第１のコンデンサの作用を補完
    するための第２のコンデンサが接続されていることを特
    徴とする請求項１又は２記載の多層プリント基板。
  10. 【請求項１０】 前記磁性体混合絶縁材の透磁率の実数
    部は設定した周波数帯域内において低下せず、該磁性体
    混合絶縁材の透磁率の虚数部は上記設定した周波数対域
    内において一定な特性を有していることを特徴とする請
    求項１記載の多層プリント基板。
  11. 【請求項１１】 前記磁性体混合絶縁材は、搭載された
    独立と見なされる回路を流れる直流電流で飽和せず、励
    磁可能なヒステリシス特性の磁性体を含有していること
    を特徴とする請求項１記載の多層プリント基板。
JP8137904A 1995-09-14 1996-05-31 多層プリント基板 Expired - Lifetime JP2734447B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP8137904A JP2734447B2 (ja) 1995-09-14 1996-05-31 多層プリント基板
KR1019960039897A KR100203033B1 (ko) 1995-09-14 1996-09-13 다층인쇄배선기판
US08/713,619 US6075211A (en) 1995-09-14 1996-09-13 Multi-layered printed wiring board
EP96114730A EP0763967A3 (en) 1995-09-14 1996-09-13 Multi-layered printed wiring board
CNB961227818A CN1149905C (zh) 1995-09-14 1996-09-14 多层印刷电路板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP23648895 1995-09-14
JP7-236488 1995-09-14
JP8137904A JP2734447B2 (ja) 1995-09-14 1996-05-31 多層プリント基板

Publications (2)

Publication Number Publication Date
JPH09139573A JPH09139573A (ja) 1997-05-27
JP2734447B2 true JP2734447B2 (ja) 1998-03-30

Family

ID=26471068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8137904A Expired - Lifetime JP2734447B2 (ja) 1995-09-14 1996-05-31 多層プリント基板

Country Status (5)

Country Link
US (1) US6075211A (ja)
EP (1) EP0763967A3 (ja)
JP (1) JP2734447B2 (ja)
KR (1) KR100203033B1 (ja)
CN (1) CN1149905C (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111479A (en) * 1997-03-03 2000-08-29 Nec Corporation Laminate printed circuit board with a magnetic layer
US6365828B1 (en) 1999-10-22 2002-04-02 Nec Corporation Electromagnetic interference suppressing device and circuit
US6937480B2 (en) 2001-05-14 2005-08-30 Fuji Xerox Co., Ltd. Printed wiring board

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US7301748B2 (en) 1997-04-08 2007-11-27 Anthony Anthony A Universal energy conditioning interposer with circuit architecture
JPH1140915A (ja) * 1997-05-22 1999-02-12 Nec Corp プリント配線板
JP3782577B2 (ja) * 1998-04-15 2006-06-07 キヤノン株式会社 多層プリント配線板及び該配線板を備えた電子機器
JP2970660B1 (ja) * 1998-06-30 1999-11-02 日本電気株式会社 プリント基板
JP3214472B2 (ja) 1998-12-04 2001-10-02 日本電気株式会社 多層プリント回路基板
JP3267274B2 (ja) 1999-08-13 2002-03-18 日本電気株式会社 多層プリント基板
JP2001125943A (ja) 1999-10-28 2001-05-11 Nec Corp 電源デカップリング回路の設計方法および設計支援システム
US6441313B1 (en) * 1999-11-23 2002-08-27 Sun Microsystems, Inc. Printed circuit board employing lossy power distribution network to reduce power plane resonances
JP2001167139A (ja) 1999-12-06 2001-06-22 Nec Corp 電源デカップリング設計方法及び設計支援システム
KR100336455B1 (ko) * 2000-03-29 2002-05-11 문규 이중층 파워라인 구조를 갖는 뮤추얼 인덕터를 이용한파워라인 동시 동작 노이즈 최소화장치
EP1295517A1 (en) * 2000-06-26 2003-03-26 3M Innovative Properties Company Vialess printed circuit board
JP4599678B2 (ja) * 2000-07-19 2010-12-15 日本電気株式会社 多層プリント回路基板
DE10035584A1 (de) * 2000-07-21 2002-01-31 Philips Corp Intellectual Pty Mobilfunkgerät
JP3877132B2 (ja) * 2000-11-20 2007-02-07 富士通株式会社 多層配線基板及び半導体装置
JP2002164713A (ja) * 2000-11-28 2002-06-07 Tdk Corp 被覆シート、該シートを用いたトリプレート線路、該シートを用いたコンピュータ用信号バス及び該シートを用いた電子回路被覆構造
JP2002259478A (ja) 2001-02-28 2002-09-13 Nec Corp 統合デジタル回路設計システム及び設計方法
JP3586435B2 (ja) * 2001-03-30 2004-11-10 ユーディナデバイス株式会社 高周波半導体装置
JP2002335107A (ja) 2001-05-08 2002-11-22 Nec Corp 伝送線路型コンポーネント
US6933800B2 (en) * 2001-08-16 2005-08-23 Dell Products L.P. Printed circuit suppression of high-frequency spurious signals
KR100842643B1 (ko) * 2002-05-10 2008-06-30 삼성전자주식회사 인쇄회로 기판에서 캐패시터들을 형성하는 장치 및 방법
US6995322B2 (en) 2003-01-30 2006-02-07 Endicott Interconnect Technologies, Inc. High speed circuitized substrate with reduced thru-hole stub, method for fabrication and information handling system utilizing same
WO2004082065A1 (ja) * 2003-03-12 2004-09-23 Nec Corporation 電源分配回路
US20040197284A1 (en) * 2003-04-04 2004-10-07 Frederic Auguste Cosmetic composition comprising a volatile fatty phase
CN1819763A (zh) * 2003-07-30 2006-08-16 名古屋勉 具有自动供水功能的花盆
KR20060120683A (ko) 2003-12-22 2006-11-27 엑스2와이 어테뉴에이터스, 엘.엘.씨 내부적으로 차폐된 에너지 컨디셔너
US7353421B1 (en) * 2004-04-08 2008-04-01 Sun Microsystems, Inc. Method and apparatus for determining and allocating clock frequencies for plurality of processing units on system start-up or resetting of the system
JP4273098B2 (ja) 2004-09-07 2009-06-03 キヤノン株式会社 多層プリント回路板
JP4717598B2 (ja) 2004-12-16 2011-07-06 キヤノン株式会社 レーザー回路基板
US7817397B2 (en) 2005-03-01 2010-10-19 X2Y Attenuators, Llc Energy conditioner with tied through electrodes
US7630188B2 (en) 2005-03-01 2009-12-08 X2Y Attenuators, Llc Conditioner with coplanar conductors
JP4624415B2 (ja) 2005-04-13 2011-02-02 ルネサスエレクトロニクス株式会社 電子装置
JP4047351B2 (ja) 2005-12-12 2008-02-13 キヤノン株式会社 多層プリント回路板
JP2007234851A (ja) * 2006-03-01 2007-09-13 Daikin Ind Ltd 基板及び装置
CN101395683A (zh) 2006-03-07 2009-03-25 X2Y衰减器有限公司 能量调节装置结构
KR101228925B1 (ko) * 2006-06-02 2013-02-01 엘지이노텍 주식회사 서지 전압 방지용 인쇄회로기판
JP5196868B2 (ja) 2006-06-16 2013-05-15 キヤノン株式会社 プリント回路板
US7329958B1 (en) 2006-09-28 2008-02-12 Integrated Device Technology, Inc. Method and apparatus with power and ground strips for connecting to decoupling capacitors
DE102007055291A1 (de) * 2006-11-22 2008-06-26 Nec Tokin Corp., Sendai Mehrschichtige gedruckte Leiterplatte
CN101534601B (zh) * 2008-03-10 2010-09-22 英业达股份有限公司 用于印刷电路板的走线载体
JP5031696B2 (ja) * 2008-08-22 2012-09-19 シャープ株式会社 半導体装置
US8572840B2 (en) 2010-09-30 2013-11-05 International Business Machines Corporation Method of attaching an electronic module power supply
KR101179399B1 (ko) * 2010-10-04 2012-09-04 삼성전기주식회사 크로스토크를 저감하기 위한 인쇄회로기판
JP5893484B2 (ja) * 2012-04-09 2016-03-23 キヤノン株式会社 プリント回路板及びプリント配線板
JP6108887B2 (ja) * 2013-03-13 2017-04-05 キヤノン株式会社 半導体パッケージ及びプリント回路板
DE102014014776A1 (de) * 2014-10-04 2016-04-07 Paragon Ag Ablage zur Lagerung von aufladbaren Endgeräten mit einer Schaltungsträgeranordnung
JP6389132B2 (ja) * 2015-03-04 2018-09-12 本田技研工業株式会社 電子装置
EP3102010A1 (en) * 2015-06-02 2016-12-07 Tyco Electronics Svenska Holdings AB Power delivery network for a plurality of transceivers implemented on an integrated circuit
CN108696801B (zh) * 2017-04-05 2020-09-22 鹏鼎控股(深圳)股份有限公司 电路板及其制造方法，以及包含所述电路板的扬声器
US10798818B2 (en) 2017-04-13 2020-10-06 Astec International Limited Power supplies including shielded multilayer power transmission boards
JP2020054661A (ja) * 2018-10-03 2020-04-09 株式会社サンセイアールアンドディ 遊技機
CN110087391B (zh) * 2019-04-02 2022-05-06 成都兴仁科技有限公司 一种ltcc本振源模块及其制备方法
KR20210075667A (ko) * 2019-12-13 2021-06-23 삼성전기주식회사 노이즈 제거부를 갖는 회로 기판
CN116705756B (zh) * 2023-08-03 2023-12-12 之江实验室 一种晶圆集成系统基板及直流压降优化方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6138970A (ja) * 1984-07-31 1986-02-25 Fuji Photo Optical Co Ltd 経内視鏡用ホログラム作成装置
JPS6156493A (ja) * 1984-08-28 1986-03-22 日本電気株式会社 多層回路基板の電源配線構造
JPS61173167A (ja) * 1985-01-28 1986-08-04 Matsushita Electric Ind Co Ltd チツプ抵抗器の抵抗値測定方法
JPS6369295A (ja) * 1986-09-10 1988-03-29 日本電信電話株式会社 配線基板
US5136471A (en) * 1987-02-26 1992-08-04 Nec Corporation Laminate wiring board
JPS63300593A (ja) * 1987-05-29 1988-12-07 Nec Corp セラミック複合基板
JPS6425497A (en) * 1987-07-21 1989-01-27 Matsushita Electric Ind Co Ltd Inductance element
JP2760829B2 (ja) * 1989-01-13 1998-06-04 株式会社日立製作所 電子基板
US5039964A (en) * 1989-02-16 1991-08-13 Takeshi Ikeda Inductance and capacitance noise filter
DE3908902A1 (de) * 1989-03-15 1990-09-20 Siemens Ag Vorrichtung zur unterdrueckung von leitungsgefuehrten stoersignalen bei einem elektronik-modul
JP2980629B2 (ja) * 1990-01-10 1999-11-22 ティーディーケイ株式会社 混成集積回路部品の構造
JP2741090B2 (ja) * 1990-03-23 1998-04-15 キヤノン株式会社 プリント基板
JPH043489A (ja) * 1990-04-20 1992-01-08 Hitachi Denshi Techno Syst Kk プリント基板における伝送線路の形成方法
JPH0831705B2 (ja) * 1990-08-02 1996-03-27 インターナショナル・ビジネス・マシーンズ・コーポレイション Ｅｍｉ抑制回路カード
JPH04302498A (ja) * 1991-03-29 1992-10-26 Tatsuta Electric Wire & Cable Co Ltd プリント配線基板
JP2772184B2 (ja) * 1991-11-07 1998-07-02 株式会社東芝 半導体装置
JP3212657B2 (ja) * 1991-12-26 2001-09-25 シャープ株式会社 プリント回路基板
JPH05219729A (ja) * 1992-02-07 1993-08-27 Sony Corp 直流電源装置
JPH05235679A (ja) * 1992-02-21 1993-09-10 Murata Mfg Co Ltd 回路基板
JP2898814B2 (ja) * 1992-02-25 1999-06-02 株式会社日立製作所 印刷インダクタ付き多層配線板
US5272600A (en) * 1992-09-02 1993-12-21 Microelectronics And Computer Technology Corporation Electrical interconnect device with interwoven power and ground lines and capacitive vias
US5285018A (en) * 1992-10-02 1994-02-08 International Business Machines Corporation Power and signal distribution in electronic packaging
JPH0652170U (ja) * 1992-12-16 1994-07-15 住友金属工業株式会社 セラミックス多層回路基板
JPH06291216A (ja) * 1993-04-05 1994-10-18 Sony Corp 基板及びセラミックパッケージ
JP3113153B2 (ja) * 1994-07-26 2000-11-27 株式会社東芝 多層配線構造の半導体装置
US5574630A (en) * 1995-05-11 1996-11-12 International Business Machines Corporation Laminated electronic package including a power/ground assembly
US5796587A (en) * 1996-06-12 1998-08-18 International Business Machines Corporation Printed circut board with embedded decoupling capacitance and method for producing same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111479A (en) * 1997-03-03 2000-08-29 Nec Corporation Laminate printed circuit board with a magnetic layer
US6365828B1 (en) 1999-10-22 2002-04-02 Nec Corporation Electromagnetic interference suppressing device and circuit
US6937480B2 (en) 2001-05-14 2005-08-30 Fuji Xerox Co., Ltd. Printed wiring board

Also Published As

Publication number Publication date
US6075211A (en) 2000-06-13
CN1154645A (zh) 1997-07-16
EP0763967A3 (en) 1999-03-24
KR100203033B1 (ko) 1999-07-01
KR970077608A (ko) 1997-12-12
CN1149905C (zh) 2004-05-12
EP0763967A2 (en) 1997-03-19
JPH09139573A (ja) 1997-05-27

Similar Documents

Publication Publication Date Title
JP2734447B2 (ja) 多層プリント基板
JP2877132B2 (ja) 多層プリント基板とその製造方法
JP3055488B2 (ja) 多層プリント基板及びその製造方法
TW473751B (en) Multi-layer capacitor, wiring board, and high-frequency circuit
JP3058121B2 (ja) プリント基板
JP3255151B2 (ja) 多層プリント回路基板
EP0880150B1 (en) Printed wiring board
KR100382804B1 (ko) 다층 프린트 기판
US6365828B1 (en) Electromagnetic interference suppressing device and circuit
US6603668B2 (en) Interlayer structure with multiple insulative layers with different frequency characteristics
US6297965B1 (en) Wiring arrangement including capacitors for suppressing electromagnetic wave radiation from a printed circuit board
JP2001119110A (ja) プリント基板
JP2988421B2 (ja) Ｅｍｉ抑制多層プリント基板
JP2001127387A (ja) プリント配線基板
JP2991136B2 (ja) 多層プリント基板及びその製造方法
JP2005340577A (ja) 多層プリント基板
EP1061577B1 (en) High frequency multi-layered circuit component
JP3697382B2 (ja) 多層配線基板
JP3514221B2 (ja) プリント配線基板
JP2988431B2 (ja) 多層プリント基板の配線構造
JP3116782B2 (ja) 誘導相殺コンデンサを備えた回路基板
JP2000332507A (ja) フィルタ
JP2002368355A (ja) プリント配線板
JP2000031650A (ja) プリント基板
JPH07321429A (ja) プリント配線板および設計方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080109

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 15

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term