JP2005340577A - 多層プリント基板 - Google Patents

多層プリント基板 Download PDF

Info

Publication number
JP2005340577A
JP2005340577A JP2004158887A JP2004158887A JP2005340577A JP 2005340577 A JP2005340577 A JP 2005340577A JP 2004158887 A JP2004158887 A JP 2004158887A JP 2004158887 A JP2004158887 A JP 2004158887A JP 2005340577 A JP2005340577 A JP 2005340577A
Authority
JP
Japan
Prior art keywords
coil wiring
multilayer printed
coil
wiring
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004158887A
Other languages
English (en)
Inventor
Seiji Hamada
清司 濱田
Koji Fusayasu
浩嗣 房安
Shiyouichi Mimura
詳一 三村
Miyoko Nyuraiin
美代子 入来院
Akira Matsubara
亮 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004158887A priority Critical patent/JP2005340577A/ja
Publication of JP2005340577A publication Critical patent/JP2005340577A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】 伝送品質を劣化させることがないように配線によるインダクタが効果的に配置された多層プリント基板を提供する。
【解決手段】 インダクタが形成された多層プリント基板であって、インダクタは、コイル配線と、そのコイル配線とは分離された金属膜が内壁に形成された第1のビアホールとを含んでなり、コイル配線を流れる高周波電流により金属膜に誘導電流が流れるようにした。
【選択図】図1

Description

本発明は、トランジスタ、IC、LSIなどの回路素子が搭載される多層プリント基板に関する。
高速の半導体集積回路が搭載されたプリント基板においては、回路素子の動作時に電磁ノイズを発生することはよく知られている。この電磁ノイズの主要な発生要因は、電源供給線に流れ込む高周波電流に起因した放射である。これらの電磁ノイズを防ぐため、その発生源である半導体集積回路の近傍にバイパスコンデンサを配置することがよく行われている。これはプリント基板に搭載された半導体集積回路のスイッチング動作に伴って電源層に流れる高周波電流を、その半導体集積回路近傍でバイパスコンデンサを介してグランドにバイパスさせると共に、半導体集積回路のスイッチング動作に伴う半導体集積回路の電源端子部の電圧変動を抑制するためのものである。
また、電源供給源となる電源プレーンは、電源供給源の抵抗を小さくするために、電流の流れる面積をできるだけ大きくして直流電源電圧変動を抑制している。
しかし、電源プレーンのインピーダンスが小さいことから、半導体集積回路の高周波電流はバイパスコンデンサを流れるだけでなく電源プレーンに流れ込みやすくなっており、電源端子と電源プレーン間で長いループが形成されることで放射ノイズを発生したり、電源プレーンとグランドプレーン間の共振の励振源となったりすることがある。また、電源プレーンを共有している複数の半導体集積回路がある場合、一方から出た高周波電流が他方へ伝わり悪影響を及ぼす恐れがある。さらに、電源配線がコネクタで接続されている場合には、コネクタを介して他の基板までノイズが広がったり、ケーブルを介して放射ノイズが放射される恐れがある。
これらの電磁ノイズを防ぐため、電源配線にはバイパスコンデンサの他に電源デカップリング用のインダクタ素子を配置することが望ましいが、近年の半導体集積回路は高性能化により、非常に多くの電源端子を備えている上、プリント基板に使用される半導体集積回路の数は数十個にもなる場合があり、これら全てに電源デカップリング素子を配置することは、部品点数の増加によるコストの増加を招き、基板の小型・薄型化の妨げとなる。
そこで、多層プリント基板の電源配線を、電源デカップリング素子を使用することなく、配線形状、基板構成を工夫することでインダクタンスを持たせる方法が、例えば特許文献1のような多層プリント基板が提案されている。
特開平09−139573号公報
しかしながら、従来の方法では配線面積が非常に大きくなってしまうことや、層間の誘電体に磁性材料を付加することから他の配線のインピーダンスも増加させることから伝送品質を劣化させる恐れがあるという問題点があった。
そこで、本発明は、伝送品質を劣化させることがないように配線によるインダクタが効果的に配置された多層プリント基板を提供することを目的とする。
上記目的を達成するために、本発明に係る多層プリント基板は、インダクタが形成された多層プリント基板であって、上記インダクタは、コイル配線と、そのコイル配線とは分離された金属膜が内壁に形成された第1のビアホールとを含んでなり、上記コイル配線を流れる高周波電流により上記金属膜に誘導電流が流れるようにしたことを特徴とする。
以上の様に構成された本発明に係る多層プリント基板は、渦巻き状にコイル配線することによりインダクタを形成し、そのコイル配線を第1のビアホールを囲むように形成することで、ビアホールの孔内壁金属膜に渦電流を発生させ、それにより生じる逆起電力により、高周波帯でより大きなインピーダンスを得ることができる。
本発明に係る多層プリント基板よれば、伝送品質を劣化させることがないように高周波ノイズを効果的に除去できるインダクタ等の部品を配線構造により形成することができ、部品コスト削減、製品の小型化に有効な多層プリント基板を提供でき、良好なEMC設計が施されたより完成度の高いプリント基板を設計することが可能となる。
以下、図面を参照しながら、本発明に係る実施の形態について説明する。
(実施の形態1)
本発明に係る実施の形態1の多層プリント基板は、搭載されるIC2の電源端子3と電源プレーン9とを接続する配線の一部に、コイル配線4a,4bを含む電磁ノイズ除去用のインダクタが形成された多層プリント基板であり、そのインダクタが第1のビアホール11とその内壁に形成された金属膜11aを含んで構成されていることを特徴としている。これにより、コイル配線4a,4bに流れる高周波電流により金属膜11aに誘導電流が流れるようにして電磁ノイズの電源プレーンへの流入を防止している。
以下、図1及び図2を参照しながら、実施の形態1の多層プリント基板について詳細に説明する。
本実施の形態1の多層プリント基板1は、2つの主表面(上面と下面)に形成された2つの信号層5と基板内部に形成された電源層6及びグランド(GND)層7の4つの電極層を有する4層の多層プリント基板であり、各電極層は次のように形成されている。
実施の形態1の多層プリント基板1において、IC2が搭載される基板の一方の主面に形成された信号層5には、コイル配線4aが渦巻き状に形成されており、そのコイル配線4aの一端はIC2の電源端子3に接続され、渦の内側に位置するコイル配線4aの他端は第2ビアホール8に形成された金属膜に接続されている。
尚、コイル配線4aの電源端子3に近い位置にはバイパスコンデンサ10が接続される。
また、電源層6には、コイル配線4bが渦巻き状に形成され、その一端が第2ビアホール8に形成された金属膜に接続され、他端が電源プレーン9に接続される。
ここで、コイル配線4aとコイル配線4bとは、それらを流れる電流により同方向に磁界が形成されるように同方向に巻かれている。
また、電源プレーン9は、インピーダンスが低くなるように広い幅に形成されている。
そして、渦巻き状のコイル配線4aとコイル配線4bの中心には、コイル配線4a,4bとは電気的に分離され、インダクタ12のコアの役割を果たす第1のビアホール11が形成されてその第1のビアホール11の内壁は銅メッキ膜等の金属膜11aが形成されている。尚、第1のビアホール11の直径は例えば1mmに設定される。
以上のように構成されたインダクタ12において、コイル配線4a,4bを流れる高周波電流が第1のビアホール11の内壁の金属膜11a上に渦電流を発生させ逆起電力が発生されるので、コイル配線4a,4bを高周波電流が流れにくくなる。従って、本実施の形態1では、第1のビアホール11とその内壁の金属膜11aにより、第1のビアホール11がない場合に比べて特に高周波帯域で高いインピーダンスを得ることができ、電源ノイズに対応した高周波電流の電源プレーン9への流入をより小さくできる。
以上のように実施の形態1の多層プリント基板では、IC2の電源端子3と電源プレーン9を接続する配線において、高周波に対するインピーダンスの高いインダクタ12を形成し、そのインダクタ12よりその電源端子3に近い部分にバイパスコンデンサ10を設けるようにしているので、バイパスコンデンサ10を介して高周波ノイズを効果的に接地でき、IC2の電源端子3から電源プレーン9へ流れ込む高周波ノイズを低減できる。
また、本実施の形態1の多層プリント基板によれば、インダクタンス部品であるコイル12を多層プリント基板中に一体で構成しているので、別体で、インダクタンス部品を取り付ける必要がなく、安価でかつ小型、薄型化が可能である。
さらに、本実施の形態1の多層プリント基板は、そのコイル形成やコアの形成に特別の設備が必要となることもなく、従来の製造工程を利用して製造可能である。
さらに、本実施の形態1の多層プリント基板は、多層にわたって同方向のコイル配線を形成して互いに接続することにより、1つの層にコイル配線を形成した場合に比べてインダクタのインダクタンスを大きくすることができる。
また、本実施の形態1の多層プリント基板では、第1のビアホール11の内部にはんだを充填し、空芯コアをはんだ芯コアにすることができる。
これにより、空芯のビアホールに比べ比較的大きな渦電流を発生させることができ、高周波帯でのインピーダンスを更に大きくすることができるので、IC2の電源端子3から電源プレーン9へ流れ込む高周波ノイズの低減効果を更に向上させることができる。
このとき第1のビアホール2の直径を1mm以上とすることではんだの充填が容易となる。なお、第1のビアホール2の直径が1mmより小さい場合、あるいは1mmより大きい場合でもコイルの形成は可能である。
(実施の形態2)
本発明に係る実施の形態2の多層プリント基板は、図2Bに示すように、実施の形態1の多層プリント基板において、第1ビアホール11の中(銅メッキ膜の内側)に磁性材料13を充填した以外は実施の形態1と同様に構成される。
このように第1のビアホール中に磁性材料13を充填することにより、透磁率μの高いコアを持ったコイルを形成することができ、実施の形態1に比べてより大きなインダクタンスを得ることが可能となり、より高周波に対するインピーダンスの高いインダクタ12aを形成することが可能となる。
すなわち、実施の形態1に比べてインダクタ12aのインダクタンスを大きくでき、かつ第1のビアホール内の磁束密度が高くなって逆起電力が大きくなり、コイル配線4a,4bを高周波電流がより流れにくくなるので、インダクタ12aにおける高周波に対するインピーダンスをより高くできる。
従って、実施の形態2では、実施の形態1に比較して、インダクタ12aによって高周波ノイズをより効果的にバイパスコンデンサ10を介して接地でき、IC2の電源端子3から電源プレーン9へ流れ込む高周波ノイズをより確実に低減できる。
ここで、磁性材料13として、例えばNi−Zn系フェライト、Mn−Zn系フェライト、Li系フェライト、センダスト、アモルファス、パーマロイ系磁性体などを用いることができる。高周波特性の優れたものとしては、Fe−poor組成Mn−Zn−Tiフェライト等がある。また、これらの磁性材料を含んだ磁性体混合材料であってもよい。
(実施の形態3)
本発明に係る実施の形態3の多層プリント基板は、図3に示すように、実施の形態1の多層プリント基板において、第1ビアホール11の内壁に形成されている金属膜11aをなくし、替わりに第1ビアホール11の中に磁性材料13を充填した以外は実施の形態1と同様に構成される。
このように磁性材料13で充填することにより、透磁率μの高いコアを持ったコイルを形成することができ、磁性材料が無い場合に比較してより大きなインダクタンスを得ることが可能となる。その結果、インダクタ12bの高周波に対するインピーダンスを高くでき、実施の形態2と同様の作用効果が得られる。
尚、本実施の形態3において、インダクタ12bのインダクタンスLは、次の式(1)で計算することができる。なお、実施の形態1および実施の形態2においても、インダクタ12およびインダクタ12aのインダクタンスLを式(1)と同様の計算式で算出することができる。
Figure 2005340577
ここで、K:長岡係数,μ:透磁率,N:コイルの巻数,S:コイルの断面積,d:コイルの軸方向の長さ、である。尚、Kはコイルの直径とコイルの長さで決まる定数である。
従って、実施の形態3では、単にインピーダンスを高くするだけではなく、IC2で発生される主要な高周波ノイズの周波数を考慮して、効果的に高周波ノイズの電源プレーンへの流入を阻止できるようにインダクタンス値を求め、それを実現するようにインダクタ12bを設計することが可能である。
実施の形態3の構成において、磁性材料13として、例えば、100MHzでの透磁率μが約30であるフェライトを用い、主要な高周波ノイズの周波数を100MHz、第1のビアホール11のビア径が1mm、各層での巻き数を3回、4層基板における基板厚を1.6mmであるとすると、(式1)より約3.7μHのインダクタンスが得られる。更に大きなインダクタンスが必要な場合は、巻き数を増やしたり、磁性材料13をより透磁率の高い材料に変えたりして実現可能である。
磁性材料13として、例えばNi−Zn系フェライト、Mn−Zn系フェライト、Li系フェライト、センダスト、アモルファス、パーマロイ系磁性体などを用いることができる。高周波特性の優れたものとしては、Fe−poor組成Mn−Zn−Tiフェライト等がある。また、これらの磁性材料を含んだ磁性体混合材料であってもよい。
(実施の形態4)
本発明の実施の形態4の多層プリント基板は、3つの電極層にわたってコイル配線を形成してインダクタ12cを構成し、各コイル配線間を層間ビアホールを用いて接続したものである。図4は、実施の形態4に係る多層プリント基板におけるインダクタ12cの斜視図であり、図5はそのインダクタ12cが形成された部分の断面図を示している。
すなわち、実施の形態4では、コイル配線が3つの電極層に形成されたコイル配線4a,4b,4cからなっており、コイル配線4aとコイル配線4bが第2ビアホール8aの内壁に形成された金属膜によって接続され、コイル配線4bとコイル配線4cが第2ビアホール8bの内壁に形成された金属膜によって接続されている。ここで、第2ビアホール8aは基板全体を貫通するスルーホールではなく、コイル配線4aが形成された電極層とコイル配線4bが形成された電極層の間に設けられている絶縁層のみを貫通するように形成された層間ビアホール(IVH(Interstitial Via Hole))であり、第2ビアホール8bもコイル配線4bが形成された電極層とコイル配線4cが形成された電極層の間に設けられている絶縁層のみを貫通するように形成された層間ビアホールである。
以上のように実施の形態4の多層プリント基板では、第2のビアホール8a,8bを、多層プリント基板の全層を貫通するスルーホールではなく、各層ごとに接続できる層間ビアホールとして用いている。
従って、不要なビアホールによりコイル配線の形成位置が制限されることがなく、ビアホールがスルーホールである場合に比べて、コイル配線パターン設計の自由度が向上し、多層の渦巻き配線間の接続が容易になりかつ高密度配線が可能になる。
また、実施の形態4の多層プリント基板では、3つの電極層にわたってコイル配線を形成しているので、より大きなインダクタンスを得ることができる。
尚、本実施の形態4では、第1のビアホール11の内壁に金属膜を形成してその内部に磁性材料13を充填する構造(実施の形態2の構造)としたが、本実施の形態4は該構造に限られるものではなく、第1のビアホール11の内壁に金属膜のみを形成した実施の形態1と同様の構成であってもよいし、第1のビアホール11の内側に磁性材料13のみを設けた実施の形態3と同様の構成であってもよい。
(実施の形態5)
本発明に係る実施の形態5の多層プリント基板では、図6に示すように、コイル配線が2つの電極層に形成されたコイル配線4d,4eからなっており、そのコイル配線4dとコイル配線4eが基板内部の電極層に形成されており、コイル配線4dとコイル配線4eが、コイル配線4dが形成された電極層とコイル配線4eが形成された電極層の間の絶縁層を貫通する層間ビアホール8cを用いて接続されている。
そして、本実施の形態5の多層プリント基板では、第1のビアホール11もコイル配線4aが形成された電極層とコイル配線4bが形成された電極層の間の絶縁層のみを貫通する層間ビアホールとし、コイル配線4aとコイル配線4eの外側(一方の主面に近い側と他方の主面に近い側の両方)の電極層にコイル配線4d及びコイル配線4eにそれぞれ対向するように接地導体7aを形成している。このように、コイル配線を挟み込むようにシールド用の接地導体を形成することにより、インダクタ12dの磁束の漏れを抑えることができ、より大きなインダクタンスを得ることができる。
なお、上下の電極層は、接地導体層(GND層)以外の電極層であってもよい。
以上の実施の形態1〜5では、多層プリント基板のICの電源端子に接続される配線に適用した場合について述べた。このように、搭載されるICまたはLSIの電源端子につながる電源配線にインダクタを形成することにより、IC/LSIの電源端子から流れ出て他の回路に流入する電磁ノイズを低減することができ、放射ノイズの少ない多層プリント基板を実現することが可能となる。
しかしながら、本発明は、電源端子に接続される配線に限られるものではなく、他の配線に適用することも可能である。
また、ここでは複数の電極層(例えば、信号層5と電源層6の2層)でコイル配線4を形成した例を示したが、本発明はこれに限られるものではなく、1つの電極層にコイル配線を形成した構造であってもよい。
(実施の形態6)
本発明に係る実施の形態6は、図7の上面図に示すように、実施の形態1等に示したインダクタ12(1),12(2)を用いて構成したコモンモードフィルタを含む多層プリント基板である。
すなわち、本実施の形態6では、4層の多層プリント基板21の一方の主面の信号層に、LVDS(Low Voltage Differential Signaling)ドライバー22に接続される線路として、隣接する+側配線24と−側配線25とからなる差動信号線路23が形成され、その差動信号線路23にコモンモードフィルタが接続されている。尚、LVDSドライバー22は、高速の信号伝送に用いられる差動伝送方式に用いられるドライバーである。
具体的には、本実施の形態6では、+側配線24の先端部分を渦巻き形状のコイル配線とし、−側配線25の先端部分を+側配線24とは逆方向の渦巻き形状のコイル配線として、それぞれのコイル配線の中央部に実施の形態1と同様にして第1のビアホール11(1)と11(2)を形成する。
以上のようにして、+側配線24の先端部分と−側配線25の先端部分にそれぞれ実施の形態1で示したインダクタを構成し、この2つのインダクタ12(1),12(2)によりコモンモードフィルタを構成している。
以上のように構成されたコモンモードフィルタにおいて、差動信号線路23を流れる信号成分は+側配線24と−側配線25で電流の向きが逆であるから、+側配線24のコイル配線により発生する磁束と、−側配線25のコイル配線で発生する磁束は互いに打ち消しあうようになり、磁束の影響を受けずに電流が流れる。ところがノイズ成分は+側配線24と−側配線25で同じ向きで流れる(コモンモード)ので、磁束が合成されて強くなるため、電流が流れにくくなる。
このようにして本実施の形態6の多層プリント基板では、コモンモード電流であるノイズ成分を除去することが可能なコモンモードフィルタ26を一体で形成することができる。
従って、比較的高価な部品であるコモンモードフィルタ部品を別体として実装した場合に比較して、安価にでき、しかも薄型化が可能となる。
この場合、+側配線24とその先端部分のコイル配線と、−側配線25とその先端部分のコイル配線とを、図7に示すように、中心線に対して線対称に配置することで、平衡度を高めることができ、コモンモード電流の発生を効果的に低減できる。
なお、本実施の形態6では、表面の信号層のコイル配線によりコモンモードフィルタ26を構成したが、本発明はこれに限られるものではなく、他の内層で形成してもよい。
また、1組の差動伝送線路に複数のコモンモードフィルタ26を形成することもできる。
また、ここでは差動伝送線路にコモンモードフィルタ26を形成したが、他の配線であってもよい。
(実施の形態7)
本発明の実施の形態7は、内部電極層を利用して、2つのインダクタを形成することによりコモンモードフィルタを構成した多層プリント基板である。
実施の形態7の多層プリント基板では、図8に示すように、表面電極層に形成された差動信号線路23の+側配線24に接続されるコイル配線4fを第2層の電極層に渦巻き状に形成し、−側配線25に接続されるコイル配線4gを第3層の電極層に、コイル配線4fとは逆方向の渦巻き状に形成している。
また、表面電極層の+側配線24と第2層の電極層のコイル配線4fとは、表面電極層と第2層の電極層の間に位置する絶縁層を貫通する層間ビアホール8e,8fを用いて接続し、−側配線25と第3層の電極層のコイル配線4gとは、表面電極層と第3電極層の間に位置する絶縁層を貫通する層間ビアホール8g,8hを用いて接続している。
さらに、+側配線24に接続されるコイル配線と−側配線25に接続されるコイル配線の中央部に、表面電極層と第3電極層の間の絶縁体を貫通する層間ビアホールである第1ビアホール11を形成し、その第1ビアホール11の内壁に例えば、銅メッキ膜からなる金属膜を形成している。
以上のように構成された実施の形態7のコモンモードフィルタにおいて、実施の形態6と同様、信号電流は+側配線24と−側配線25を逆電流が流れるので、+側配線24のコイル配線により発生する磁束と−側配線25のコイル配線で発生する磁束は互いに打ち消しあうようになり、磁束の影響を受けずに電流が流れ、ノイズ成分は+側配線24と−側配線25で同じ向きで流れる(コモンモード)ので、磁束が合成されて強くなるため、電流が流れにくくなる。
特に、実施の形態7では、第2の電極層と第3の電極層に重ねてコイル配線4fとコイル配線4gとを形成しているので、実施の形態6に比較して2つのインダクタの磁束の交差量を増加させることができ、より効果的にノイズ成分の除去が可能である。
以上の実施の形態6及び7では、実施の形態1で示したインダクタを用いてコモンモードフィルタを構成した例により説明したが、本発明はこれに限られるものではなく、本発明に係る他の実施の形態に係るインダクタを用いてコモンモードフィルタを構成してもよい。
本発明の多層プリント基板は、高速な半導体集積回路を搭載した多層プリント基板において、部品コスト削減、基板の小型化を実現する上で有用であり、また、放射ノイズを出しにくい基板設計を行う上で有用である。
本発明に係る実施の形態1の多層プリント基板における各電極層の構成を示す斜視図である。 実施の形態1の多層プリント基板におけるインダクタ部分の断面図である。 本発明に係る実施の形態2の多層プリント基板におけるインダクタ部分の断面図である。 本発明に係る実施の形態3の多層プリント基板におけるインダクタ部分の断面図である。 本発明に係る実施の形態4の多層プリント基板における各電極層の構成を示す斜視図である。 実施の形態4の多層プリント基板におけるインダクタ部分の断面図である。 本発明に係る実施の形態5の多層プリント基板における各電極層の構成を示す斜視図である。 本発明に係る実施の形態6の多層プリント基板の平面図である。 本発明に係る実施の形態7の多層プリント基板における各電極層の構成を示す斜視図である。
符号の説明
1,21 多層プリント基板、2 IC、3 電源端子、4,4a,4b,4c,4e,4f,4g コイル配線、5 信号層、6 電源層、7 GND層、8,8a,8b,8c,8d,8e,8f,8g,8h 第2のビアホール、9 電源プレーン、10 バイパスコンデンサ、11 第1のビアホール、12 インダクタ、13 磁性材料、22 LVDSドライバー、23 差動信号線路、24 +側配線、25 −側配線、26,27 コモンモードフィルタ。

Claims (10)

  1. インダクタが形成された多層プリント基板であって、
    上記インダクタは、コイル配線と、そのコイル配線とは分離された金属膜が内壁に形成された第1のビアホールとを含んでなり、上記コイル配線を流れる高周波電流により上記金属膜に誘導電流が流れるようにしたことを特徴とする多層プリント基板。
  2. 上記コイル配線は、第1の電極層に形成された第1のコイル配線と、第2の電極層に形成されて上記第1のコイル配線と第2のビアホールを介して接続された第2のコイル配線とを含み、上記第1のビアホールは上記第1の電極層と上記第2の電極層の間に位置する絶縁層を貫通するように形成された請求項1記載の多層プリント基板。
  3. 上記第2のビアホールは、上記第1の電極層と上記第2の電極層の間に位置する絶縁層を貫通するように形成された層間ビアホールである請求項2記載の多層プリント基板。
  4. 上記第1のコイル配線と上記第2のコイル配線は、上記第1のビアホールの周りを渦巻き状に形成されており、上記第1のコイル配線と上記第2のコイル配線とは、同一方向に磁界が生じるように形成されている請求項2又は3記載の多層プリント基板。
  5. 上記コイル配線は、互いに異なる電極層または同一の電極層に形成された第1のコイル配線と第2のコイル配線とを含み、上記第1のコイル配線と上記第2のコイル配線が互いに異なる電極層に形成されている場合は、上記2つのコイル配線は上記第1のビアホールの周りを渦巻き状に形成されており、また上記2つのコイル配線が同一の電極層に形成されている場合は、上記2つのコイル配線は互いに異なる上記第1のビアホールの周りをそれぞれ渦巻き状に形成されており、上記いずれの場合も上記2つのコイル配線において発生するそれぞれの磁界を互いに打ち消しあうように形成することにより、コモンモードフィルタが構成されていることを特徴とする請求項1記載の多層プリント基板。
  6. 前記第1ビアホールの内部は、はんだ材料で充填されていることを特徴とする請求項1〜5のうちのいずれか1つに記載の多層プリント基板。
  7. 上記第1のビアホールの金属膜の内側に、磁性材料または磁性体を含む混合材料が充填されていることを特徴とする請求項1〜5のうちのいずれか1つに記載の多層プリント基板。
  8. 上記第1のビアホールの内部に、上記金属膜に替えて磁性材料または磁性体を含む混合材料が充填されていることを特徴とする請求項1〜5のうちのいずれか1つに記載の多層プリント基板。
  9. 上記コイル配線は、接地導体層により挟まれた内部電極層に形成されている請求項1〜8のうちのいずれか1つに記載の多層プリント基板。
  10. 上記コイル配線は、搭載されるICの電源端子と電源プレーンとを接続する配線の一部として設けられた請求項1〜9のうちのいずれか1つに記載の多層プリント基板。
JP2004158887A 2004-05-28 2004-05-28 多層プリント基板 Pending JP2005340577A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004158887A JP2005340577A (ja) 2004-05-28 2004-05-28 多層プリント基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004158887A JP2005340577A (ja) 2004-05-28 2004-05-28 多層プリント基板

Publications (1)

Publication Number Publication Date
JP2005340577A true JP2005340577A (ja) 2005-12-08

Family

ID=35493782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004158887A Pending JP2005340577A (ja) 2004-05-28 2004-05-28 多層プリント基板

Country Status (1)

Country Link
JP (1) JP2005340577A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220849A (ja) * 2006-02-16 2007-08-30 Nec Corp 多層プリント基板
JP2007240162A (ja) * 2006-03-06 2007-09-20 Hitachi Ltd 接合部電流又は電圧検出及び調整機能を有する回路基板及びそれを実装した電子機器
JP2008193074A (ja) * 2007-02-01 2008-08-21 Samsung Electro Mech Co Ltd 電磁気バンドギャップ構造物及び印刷回路基板
JP2008294285A (ja) * 2007-05-25 2008-12-04 Nippon Mektron Ltd プリント配線板およびその製造方法
JP2009246153A (ja) * 2008-03-31 2009-10-22 Shinko Electric Ind Co Ltd 配線基板及びその実装構造
WO2010050193A1 (ja) * 2008-10-30 2010-05-06 住友ベークライト株式会社 多層配線基板およびその製造方法
JP2010251486A (ja) * 2009-04-15 2010-11-04 Mitsubishi Electric Corp 多層プリント配線板
JP4711026B2 (ja) * 2008-10-08 2011-06-29 株式会社村田製作所 複合モジュール
WO2011118072A1 (ja) * 2010-03-23 2011-09-29 株式会社村田製作所 回路基板
KR101436462B1 (ko) 2013-05-06 2014-09-01 한국과학기술원 관통 실리콘 비아 연결성 탐침 소자, 이를 포함하는 연결성 측정 장치 및 방법
JP2016157963A (ja) * 2014-02-27 2016-09-01 株式会社村田製作所 積層体の製造方法、および、積層体
CN113539650A (zh) * 2020-04-17 2021-10-22 深南电路股份有限公司 印刷线路板内加工电感器件的方法及印刷线路板
JP7267374B1 (ja) 2021-10-13 2023-05-01 三菱電機株式会社 車載電子制御装置
US12034425B2 (en) 2021-08-27 2024-07-09 KYOCERA AVX Components Corporation High power, double-sided thin film filter

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220849A (ja) * 2006-02-16 2007-08-30 Nec Corp 多層プリント基板
JP2007240162A (ja) * 2006-03-06 2007-09-20 Hitachi Ltd 接合部電流又は電圧検出及び調整機能を有する回路基板及びそれを実装した電子機器
JP2008193074A (ja) * 2007-02-01 2008-08-21 Samsung Electro Mech Co Ltd 電磁気バンドギャップ構造物及び印刷回路基板
US8422248B2 (en) 2007-02-01 2013-04-16 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
US8035991B2 (en) 2007-02-01 2011-10-11 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
JP2008294285A (ja) * 2007-05-25 2008-12-04 Nippon Mektron Ltd プリント配線板およびその製造方法
JP2009246153A (ja) * 2008-03-31 2009-10-22 Shinko Electric Ind Co Ltd 配線基板及びその実装構造
JP4711026B2 (ja) * 2008-10-08 2011-06-29 株式会社村田製作所 複合モジュール
JP4518214B2 (ja) * 2008-10-30 2010-08-04 住友ベークライト株式会社 多層配線基板およびその製造方法
JPWO2010050193A1 (ja) * 2008-10-30 2012-03-29 住友ベークライト株式会社 多層配線基板およびその製造方法
WO2010050193A1 (ja) * 2008-10-30 2010-05-06 住友ベークライト株式会社 多層配線基板およびその製造方法
US8787030B2 (en) 2008-10-30 2014-07-22 Sumitomo Electric Industries, Ltd. Multilayer circuit board with resin bases and separators
JP2010251486A (ja) * 2009-04-15 2010-11-04 Mitsubishi Electric Corp 多層プリント配線板
WO2011118072A1 (ja) * 2010-03-23 2011-09-29 株式会社村田製作所 回路基板
KR101436462B1 (ko) 2013-05-06 2014-09-01 한국과학기술원 관통 실리콘 비아 연결성 탐침 소자, 이를 포함하는 연결성 측정 장치 및 방법
JP2016157963A (ja) * 2014-02-27 2016-09-01 株式会社村田製作所 積層体の製造方法、および、積層体
CN107331502A (zh) * 2014-02-27 2017-11-07 株式会社村田制作所 层叠体的制造方法以及层叠体
US10204735B2 (en) 2014-02-27 2019-02-12 Murata Manufacturing Co., Ltd. Method of manufacturing electromagnet, and electromagnet
CN107331502B (zh) * 2014-02-27 2020-12-08 株式会社村田制作所 层叠体的制造方法以及层叠体
CN113539650A (zh) * 2020-04-17 2021-10-22 深南电路股份有限公司 印刷线路板内加工电感器件的方法及印刷线路板
CN113539650B (zh) * 2020-04-17 2024-01-05 深南电路股份有限公司 印刷线路板内加工电感器件的方法及印刷线路板
US12034425B2 (en) 2021-08-27 2024-07-09 KYOCERA AVX Components Corporation High power, double-sided thin film filter
JP7267374B1 (ja) 2021-10-13 2023-05-01 三菱電機株式会社 車載電子制御装置
JP2023064765A (ja) * 2021-10-13 2023-05-12 三菱電機株式会社 車載電子制御装置

Similar Documents

Publication Publication Date Title
JP2877132B2 (ja) 多層プリント基板とその製造方法
KR102025708B1 (ko) 칩 전자부품 및 그 실장기판
JP3255151B2 (ja) 多層プリント回路基板
US7929320B2 (en) Inductor built-in wiring board having shield function
JP2734447B2 (ja) 多層プリント基板
JP4304019B2 (ja) 磁心型積層インダクタ
US6597270B2 (en) Multilayer impedance component
JPH1140915A (ja) プリント配線板
JP3791406B2 (ja) 積層型インピーダンス素子
JPH10321973A (ja) プリント基板
JP2005340577A (ja) 多層プリント基板
JPWO2018159290A1 (ja) 薄膜シールド層付き電子部品
JP2011054672A (ja) 電気磁気素子およびその製造方法
JP2010147043A (ja) インダクタモジュール、回路モジュール
JP2010123876A (ja) インダクタ部品
JP2013105756A (ja) 基板内蔵用電子部品および部品内蔵型基板
US8198965B2 (en) Grounding of magnetic cores
JP3753928B2 (ja) プリント回路基板及びそれを用いた電源
JP6504960B2 (ja) プリント基板
JP2009038297A (ja) 半導体装置
JP6344540B2 (ja) 電力変換モジュール
JP2006024739A (ja) 磁性素子およびその製造方法
JP2011086655A (ja) 積層インダクタおよび回路モジュール
WO2018229978A1 (ja) プリント配線板
JP5178351B2 (ja) 電子部品の実装構造

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20061206