JP2009038297A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009038297A JP2009038297A JP2007203148A JP2007203148A JP2009038297A JP 2009038297 A JP2009038297 A JP 2009038297A JP 2007203148 A JP2007203148 A JP 2007203148A JP 2007203148 A JP2007203148 A JP 2007203148A JP 2009038297 A JP2009038297 A JP 2009038297A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- layer
- insulating layer
- conductive layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】従来技術に比較して、漏洩磁束が抑えられた高い変換効率を実現するインダクタを集積化した半導体装置を提供する。
【解決手段】半導体集積回路1aを備えた基板1と、半導体集積回路1aを備えた基板1の上に形成された第1の絶縁層2と、第1の絶縁層2の上に形成された第1の導電層3と、第1の導電層3の上に形成された第2の絶縁層4と、第2の絶縁層4の上に形成された磁性体層5と、磁性体層5の上に形成された第3の絶縁層6と、第3の絶縁層6の上に形成された第2の導電層7とを有する半導体装置であって、第1の導電層3および第2の導電層7は各所定部で電気的に接続されて基板1の主面に平行に閉磁路を形成する巻線を構成し、該巻線と磁性体層5とがトロイダルコイルを形成し、該トロイダルコイルと半導体集積回路1aが電気的に接続されている。
【選択図】図1
【解決手段】半導体集積回路1aを備えた基板1と、半導体集積回路1aを備えた基板1の上に形成された第1の絶縁層2と、第1の絶縁層2の上に形成された第1の導電層3と、第1の導電層3の上に形成された第2の絶縁層4と、第2の絶縁層4の上に形成された磁性体層5と、磁性体層5の上に形成された第3の絶縁層6と、第3の絶縁層6の上に形成された第2の導電層7とを有する半導体装置であって、第1の導電層3および第2の導電層7は各所定部で電気的に接続されて基板1の主面に平行に閉磁路を形成する巻線を構成し、該巻線と磁性体層5とがトロイダルコイルを形成し、該トロイダルコイルと半導体集積回路1aが電気的に接続されている。
【選択図】図1
Description
本発明は、半導体集積回路と共通の基板上にインダクタを集積化した半導体装置に関する。
近年バッテリーで駆動する携帯型情報端末の市場拡大につれて、より小型で効率の良い電源デバイスが求められている。即ち、携帯型情報端末では、表示デバイスである液晶モジュールで比較的高い電圧が要求される一方、高演算能力を求められるCPUコアは微細化によって低電圧駆動化される傾向にあるため、バッテリーから供給される単一電源電圧を、端末内の各モジュールが要求する、異なる電源電圧に効率良く変換することが可能な電源デバイスの需要が増大している。
上述のような電源デバイスは半導体集積回路により構成されるが、このような電源デバイスを動作させるためには、チョークコイルあるいはトランスコイルといった受動部品が必要である。
この種の受動部品は一般にディスクリート素子として構成されており、実装基板上で一定の面積を占有することから、限られた面積に多くの機能を実装することが求められる携帯型情報端末においては、電源デバイスの省面積化が大きな技術課題となっている。
この種の受動部品は一般にディスクリート素子として構成されており、実装基板上で一定の面積を占有することから、限られた面積に多くの機能を実装することが求められる携帯型情報端末においては、電源デバイスの省面積化が大きな技術課題となっている。
例えば、特許文献1には表面実装型磁気素子が開示されているが、ここに開示された技術では受動部品の低背薄型化は達成されているものの、実装基板上の面積を必要とする点では未だ改善の余地が残されている。
即ち、チョークコイルあるいはトランスコイルといった受動部品を実装基板上から排除して電源デバイス上に集積化することは究極の省面積化であるが、特許文献1に開示された提案の限りでは、上述のようなコイル集積化デバイスの実現を目標とするにはなお数多くの未検討の課題を残している。
即ち、チョークコイルあるいはトランスコイルといった受動部品を実装基板上から排除して電源デバイス上に集積化することは究極の省面積化であるが、特許文献1に開示された提案の限りでは、上述のようなコイル集積化デバイスの実現を目標とするにはなお数多くの未検討の課題を残している。
また、特許文献2には平面スパイラルコイルを集積化したデバイスが開示されている。一般に平面スパイラルコイルは簡易な構造で集積化も容易とされているが、その一方で磁気効率は低いためにインダクタンスが小さく、また平面スパイラルコイルが形成する磁気回路は開磁路となるため、磁気シールドを平面スパイラルコイルの上下に配する必要がある。
この場合、磁気シールドの膜厚については、薄い場合には平面スパイラルコイルからの磁束が収束しきれず漏洩磁束が発生するリスクが高い一方、厚い場合には集積化に必要な微細加工が困難になるといった問題点がある。
特に漏洩磁束については、周辺に配置された他の半導体集積回路への電磁干渉(以下EMIと略す)の原因となるため、デバイスを高密度に実装して間隙に余裕の無い携帯型情報端末においては洩磁束の抑制に関する要求が一層厳しくなる。
特に漏洩磁束については、周辺に配置された他の半導体集積回路への電磁干渉(以下EMIと略す)の原因となるため、デバイスを高密度に実装して間隙に余裕の無い携帯型情報端末においては洩磁束の抑制に関する要求が一層厳しくなる。
即ち、漏洩磁束を抑えるためには磁気シールドの膜厚を十分に厚くする必要があるが、一方で集積化に必要な微細加工は非常に困難になるため、携帯型情報端末に適用される場合の要求水準を満たす実用的なコイル集積化デバイスは未だ実現されていない。
特開2001−244123号公報
特開2002−008920号公報
従来技術では、平面スパイラルコイルを電源デバイス上に集積化していたため、漏洩磁束に由来するEMI対策が問題となっていた。本発明は、従来技術に比較して漏洩磁束が抑えられた高い変換効率を実現するコイル集積化デバイスを成す半導体装置を提供することを目的としている。
本発明では、閉磁路を形成するトロイダルコイルを半導体デバイス上に集積化することで、漏洩磁束が抑えられた高い変換効率を実現するインダクタを集積化した半導体装置を具現する。以下に本発明の具体的な手段を詳述する。
請求項1に係る半導体装置は、半導体集積回路を備えた基板と、前記半導体集積回路を備えた基板の上に形成された第1の絶縁層と、前記第1の絶縁層の上に形成された第1の導電層と、前記第1の導電層の上に形成された第2の絶縁層と、前記第2の絶縁層の上に形成された磁性体層と、前記磁性体層の上に形成された第3の絶縁層と、前記第3の絶縁層の上に形成された第2の導電層とを有する半導体装置であって、前記第1の導電層および前記第2の導電層は各所定部で電気的に接続されて前記基板の主面に平行に閉磁路を形成する巻線を構成し、該巻線と前記磁性体層とがトロイダルコイルを形成し、該トロイダルコイルと前記半導体集積回路が電気的に接続されていることを特徴とする。
請求項1に係る半導体装置は、半導体集積回路を備えた基板と、前記半導体集積回路を備えた基板の上に形成された第1の絶縁層と、前記第1の絶縁層の上に形成された第1の導電層と、前記第1の導電層の上に形成された第2の絶縁層と、前記第2の絶縁層の上に形成された磁性体層と、前記磁性体層の上に形成された第3の絶縁層と、前記第3の絶縁層の上に形成された第2の導電層とを有する半導体装置であって、前記第1の導電層および前記第2の導電層は各所定部で電気的に接続されて前記基板の主面に平行に閉磁路を形成する巻線を構成し、該巻線と前記磁性体層とがトロイダルコイルを形成し、該トロイダルコイルと前記半導体集積回路が電気的に接続されていることを特徴とする。
本発明では、公知の半導体プロセスによる薄膜形成及び微細加工技術を駆使することで、半導体集積回路を備えた基板の上にトロイダルコイルを集積化している。前記第1の導電層および前記第2の導電層が各所定部で電気的に接続されてコイルを成し磁性体の外周をスパイラル状に周回するような所謂トロイダル構造のコイルとした為に、このコイルで生じた磁束は、磁性体層で形成された磁気コアに収束され、漏洩した磁束も基板に対して水平に磁路を形成するため、漏れ磁束が基板に対して垂直に磁路を形成する従来の平面スパイラルコイルと比較してEMIを抑制することができる。
また、請求項2に記載の発明は、請求項1に記載の半導体装置において、前記磁性体層が、所定の間隙により複数に分割されていることを特徴とする。
即ち、磁性体層が導電性を有する場合、トロイダルコイルで発生する交番磁界により、磁性体層で渦電流が発生するが、間隙によって磁束に直交する磁性体の断面積を細分化することによって渦電流を抑制できる。
即ち、磁性体層が導電性を有する場合、トロイダルコイルで発生する交番磁界により、磁性体層で渦電流が発生するが、間隙によって磁束に直交する磁性体の断面積を細分化することによって渦電流を抑制できる。
細分化の方法としては、磁性体層を多層構成にする方法もあるが、積層方法が複雑になり製造プロセスが煩雑になるため、請求項2に記載の発明では、磁性体層を、例えばトロイダルコイルの縁と平行になるように形成された間隙で分割している。
この磁性体層の間隙は、公知の微細加工技術により容易に形成することができる。間隙の数は、トロイダルコイルに入力される電流値、駆動周波数、磁性体層の厚み、及び幅などを勘案して算定することができるが、少なくとも1つの間隙を導入することで、間隙導入前に比べて磁性体層の渦電流発生を効果的に抑制することができる。
この磁性体層の間隙は、公知の微細加工技術により容易に形成することができる。間隙の数は、トロイダルコイルに入力される電流値、駆動周波数、磁性体層の厚み、及び幅などを勘案して算定することができるが、少なくとも1つの間隙を導入することで、間隙導入前に比べて磁性体層の渦電流発生を効果的に抑制することができる。
次に、図面を参照しつつ、本発明の半導体装置の特徴を従来の技術との対比において概説する。
図1は、上述のように基板上に集積化したトロイダルコイルを含む本発明の半導体装置の一例を表す斜視図である。
また、図2は、図1の半導体装置のX−X断面図である。図2に矢線図示されたところから、図1の半導体装置におけるトロイダルコイルに通電したときのX−X断面における磁場分布が判読される。
図1は、上述のように基板上に集積化したトロイダルコイルを含む本発明の半導体装置の一例を表す斜視図である。
また、図2は、図1の半導体装置のX−X断面図である。図2に矢線図示されたところから、図1の半導体装置におけるトロイダルコイルに通電したときのX−X断面における磁場分布が判読される。
図1および図2において、参照符号1は基板、1aは半導体集積回路、2は第1の絶縁層、3は第1の導電層、4は第2の絶縁層、6は第3の絶縁層、7は第2の導電層であるが、これら各部については後述する。
図1および図2から概要が容易に理解されるとおり、本発明におけるトロイダルコイルは、図2の磁性体層5に対し、上部配線(第2の導電層)7と、下部配線(第1の導電層)3とが電気的に接続された状態で巻きついた構造をなしている。
図1および図2から概要が容易に理解されるとおり、本発明におけるトロイダルコイルは、図2の磁性体層5に対し、上部配線(第2の導電層)7と、下部配線(第1の導電層)3とが電気的に接続された状態で巻きついた構造をなしている。
図2において、トロイダルコイルを形成する上部配線7には紙面奥方向、下部配線3には紙面手前方向となるように通電すると、磁気コア(磁性体層)5の内部を貫通するように紙面右から左方向に矢線図示されたような磁場が発生する。
ここで磁気コア5が巻線構造内に連続して配置してあれば、トロイダルコイルの特徴たる特性の通りに、磁束は巻線構造内から漏洩することなく閉磁路が形成され得る。
ここで磁気コア5が巻線構造内に連続して配置してあれば、トロイダルコイルの特徴たる特性の通りに、磁束は巻線構造内から漏洩することなく閉磁路が形成され得る。
一方、図16は、基板上に集積化した一般的な平面スパイラルコイルの斜視図である。図1と図16を対比して明らかな通り、図1のトロイダルコイルでは第1の導電層3および第2の導電層7が各所定部で電気的に接続されてコイルを成し磁性体の外周をスパイラル状に周回するような所謂トロイダル構造を有しているのに対し、図16の平面スパイラルコイルでは、コイルを成す上部導体70は基板1の主面における面内方向に渦巻き状に周回する如く形成されている。
図17は、図16の平面スパイラルコイルに通電した時のY−Y断面における磁場分布を示す図である。図17に矢線図示された通り、平面スパイラルコイルによる磁場は基板1内や絶縁層2の上方空間に或る程度広がって分布することになる。
即ち、図17において、平面スパイラルコイルを形成する配線(上部導体70)に紙面奥方向に通電した場合には、この配線70を流れる図示方向の電流によって紙面の面内方向に時計回りの開磁路の磁場が発生する。この状況では、必ず基板1に対して直交する磁束が存在するため、このままでは基板1上に半導体集積回路を配置できないことは明らかである。
即ち、図17において、平面スパイラルコイルを形成する配線(上部導体70)に紙面奥方向に通電した場合には、この配線70を流れる図示方向の電流によって紙面の面内方向に時計回りの開磁路の磁場が発生する。この状況では、必ず基板1に対して直交する磁束が存在するため、このままでは基板1上に半導体集積回路を配置できないことは明らかである。
一方、図18は、図16および図17における平面スパイラルコイル70の上下に軟磁性体からなる磁気シールドを配置した時のY−Y断面における磁場分布を示す図である。図18に矢線図示された通り、平面スパイラルコイル70の下側(基板1上の絶縁層2の上側)に軟磁性体層9aを、また、平面スパイラルコイル70の上側に軟磁性体層9bをそれぞれ配する。
図18のような構造では、磁束は磁気シールド9aおよび9b内に収束されるが、平面スパイラルコイル70から発生する磁場は、必ず基板1に対して直交する磁束を有するため、例えば磁気シールド9aおよび9bの端面から漏洩した磁束は、隣接して配置された別の半導体集積回路に影響を及ぼすという不具合が生じる。
これに対し、図1および図2を参照して概説した本発明の半導体装置では図16ないし図18を参照して説明した従来の技術における不具合が一掃される。
これに対し、図1および図2を参照して概説した本発明の半導体装置では図16ないし図18を参照して説明した従来の技術における不具合が一掃される。
本発明によれば、閉磁路を形成するトロイダルコイルを半導体デバイス上に集積化することにより、漏洩磁束が抑えられ、変換効率の高いインダクタを集積化した半導体装置が具現される。
以下に、図面を参照して本発明の実施の形態について詳述することにより本発明を明らかにする。
図3は、本発明の第1の実施の形態による半導体装置の平面図である。
図4は、図3の半導体装置の斜視図である。
図5は、図4の半導体装置のA−A断面図である。
図6は、図4の半導体装置のB−B断面図である。
図7は、図4の半導体装置のC−C断面図である。
図3は、本発明の第1の実施の形態による半導体装置の平面図である。
図4は、図3の半導体装置の斜視図である。
図5は、図4の半導体装置のA−A断面図である。
図6は、図4の半導体装置のB−B断面図である。
図7は、図4の半導体装置のC−C断面図である。
第1の実施の形態による半導体装置は、半導体集積回路1aを備えた基板1と、半導体集積回路1aを備えた基板1の上に形成された第1の絶縁層2と、第1の絶縁層2の上に形成された第1の導電層3と、第1の導電層2の上に形成された第2の絶縁層4と、第2の絶縁層4の上に形成された磁性体層5と、磁性体層5の上に形成された第3の絶縁層6と、第3の絶縁層6の上に形成された第2の導電層7とを含んで構成されている。
図3および図4を参照して明らかなように、本例では、第2の導電層7は、複数の導体片より成る一群の導体として基板1の主面に略平行な第3の絶縁層6上に総じて環状のパターンを成して分布する如く配列されている。
また、第1の導電層3は、上述のように配された第2の導電層7と対を成す如くして基板1の主面に略平行な第1の絶縁層2上に総じて環状のパターンを成して分布する如く配列されている。
また、第1の導電層3は、上述のように配された第2の導電層7と対を成す如くして基板1の主面に略平行な第1の絶縁層2上に総じて環状のパターンを成して分布する如く配列されている。
これら第1の導電層3と第2の導電層7とは、図5および図7を参照して明らかなように、第2の絶縁層4と第3の絶縁層6に設けられた開孔THを通じて相互に所定部で電気的に接続され、半導体集積回路1aを備えた基板1(その主面)に対して平行に閉磁路を形成する巻線構造を形成する。
図5および既述の図2を併せ参照して明らかなように、上述の巻線構造内には、磁性体層5で形成された磁気コアが配されている。
図5および既述の図2を併せ参照して明らかなように、上述の巻線構造内には、磁性体層5で形成された磁気コアが配されている。
この結果、磁性体である磁気コア5の外周を第1の導電層3および第2の導電層7を成す導体各部が上述のように接続されて形成された巻線構造がスパイラル状に周回するような構造となり、トロイダルコイルが形成される。
このトロイダルコイルは、第1の導電層3より第1の絶縁層2に設けられた開孔THを通じて、半導体集積回路1aを備えた基板1に設けられた接続パッド8と電気的に接続されている。
このトロイダルコイルは、第1の導電層3より第1の絶縁層2に設けられた開孔THを通じて、半導体集積回路1aを備えた基板1に設けられた接続パッド8と電気的に接続されている。
ここで、第1及び第2の導電層3,7が、電気めっき法で形成されたCuであることが好ましい。即ち、電源デバイスの変換効率を高めるためには、トロイダルコイルの寄生抵抗を下げることも重要である。最も導電性の高い材料はAgであるが、コスト的に安価であることと薬剤取り扱いの容易さから、第1及び第2の導電層3,7は電気めっき法で形成されたCuであることが好ましい。
また、磁性体層5が、少なくともCoとFeを含む軟磁性体であることが好ましい。
即ち、フェライトなどの酸化物磁性体は薄膜化が困難であり、微細加工技術との親和性も相対的に低いために集積化には制約が大きい。一方、金属軟磁性体は酸化物磁性体に比較して薄膜化が容易であり、微細加工技術との親和性も酸化物磁性体に比して高い。
また、磁性体層5が、少なくともCoとFeを含む軟磁性体であることが好ましい。
即ち、フェライトなどの酸化物磁性体は薄膜化が困難であり、微細加工技術との親和性も相対的に低いために集積化には制約が大きい。一方、金属軟磁性体は酸化物磁性体に比較して薄膜化が容易であり、微細加工技術との親和性も酸化物磁性体に比して高い。
また磁性体層5の厚みは、トロイダルコイルの入力電流と巻き線構造が定まっていれば、磁性体層5の磁束飽和密度から算出できる。即ち、磁束飽和密度の大きな金属軟磁性体を用いれば磁性体層5の厚みは相対的に薄くすることができるため、2Tと大きい磁束飽和密度を持つことで知られているCoとFeを少なくとも含む軟磁性体を磁性体層に導入することにより、磁性体層を薄膜化して生産性を高めることができる。
更にまた、磁性体層5は、電気めっき法で形成された軟磁性体であることが好ましい。
即ち、磁性体層5を用いてトロイダルコイルを形成するためには、少なくとも10μm以上の膜厚が必要であり、かかる厚膜を生産性良く供するためには、電気めっき法を用いることが好ましい。
更にまた、磁性体層5は、電気めっき法で形成された軟磁性体であることが好ましい。
即ち、磁性体層5を用いてトロイダルコイルを形成するためには、少なくとも10μm以上の膜厚が必要であり、かかる厚膜を生産性良く供するためには、電気めっき法を用いることが好ましい。
次に、本発明の第2の実施の形態について説明する。この第2の実施の形態の斜視図については既述の図4と変わりが無いため、図4を第2の実施の形態の説明に援用する。
図8は、本発明の第2の実施の形態による半導体装置の斜視図(図4)のA−A断面図である。
第2の実施の形態による半導体装置では、第2の絶縁層4の上に形成された磁性体層5について、磁性体層5が、既述のトロイダルコイルの縁と平行になるように形成された3つの間隙V,Vにより4分割されている。
図8は、本発明の第2の実施の形態による半導体装置の斜視図(図4)のA−A断面図である。
第2の実施の形態による半導体装置では、第2の絶縁層4の上に形成された磁性体層5について、磁性体層5が、既述のトロイダルコイルの縁と平行になるように形成された3つの間隙V,Vにより4分割されている。
導電性を有する磁性体層5にトロイダルコイルで発生する交番磁界が作用することによってその内部に渦電流が生じるが、この渦電流を抑制するために、公知の微細加工技術によりトロイダルコイルの磁気コアを形成するに際して、磁気コア内に間隙V,Vを設けて磁気コアを複数の部分に分割している。
即ち、間隙V,Vによって磁束に直交する磁性体の断面積を細分化することによって渦電流を抑制する。
即ち、間隙V,Vによって磁束に直交する磁性体の断面積を細分化することによって渦電流を抑制する。
この場合、間隙V,Vの数は、トロイダルコイルに入力される電流値、駆動周波数、磁性体層の厚み、及び幅などから任意に決めることができるので、間隙V,Vの数は本例のように3つに限定されるものではない。
図9は、図1ないし図8を参照して説明した本発明の実施の形態に適用される上部配線(第2の導電層)7のより詳細な平面図である。図9の平面図では、上部配線(第2の導電層)7とその周辺に配された複数のボンディングパッドBP,BPが表されている。
図9は、図1ないし図8を参照して説明した本発明の実施の形態に適用される上部配線(第2の導電層)7のより詳細な平面図である。図9の平面図では、上部配線(第2の導電層)7とその周辺に配された複数のボンディングパッドBP,BPが表されている。
図10は、図1ないし図8を参照して説明した本発明の実施の形態における半導体装置の基板1に形成されている半導体集積回路1aを例示する図である。
図7を参照して既述のように、本発明の実施の形態における半導体装置では、基板1に形成されている半導体集積回路1aとトロイダルコイルを成す第1の導電層3とは、第1の絶縁層2に設けられた開孔THを通じて、接続パッド8で電気的に接続されている。
図7を参照して既述のように、本発明の実施の形態における半導体装置では、基板1に形成されている半導体集積回路1aとトロイダルコイルを成す第1の導電層3とは、第1の絶縁層2に設けられた開孔THを通じて、接続パッド8で電気的に接続されている。
図11、図12、および、図13は、本発明に係る他の例におけるトロイダルコイルを形成する上部配線(第2の導電層)7を表す平面図である。
本発明に係るトロイダルコイルでは、コイルによって生起する磁場が外部に漏洩しないような閉磁路を形成することが肝要である。
このような要請を充足するトロイダルコイルを形成する上部配線(第2の導電層)7の平面形状は、既述のような回転対称形の形状に限定されるものではない。
即ち、図11の様な楕円形状のもの、図12の様な直線部と円弧状の部分とを含む環状のもの、図13の様な複数の直線部と四隅の曲線部とを含むもの等々であっても良い。
次に、本発明を実施例により詳細に説明する。
本発明に係るトロイダルコイルでは、コイルによって生起する磁場が外部に漏洩しないような閉磁路を形成することが肝要である。
このような要請を充足するトロイダルコイルを形成する上部配線(第2の導電層)7の平面形状は、既述のような回転対称形の形状に限定されるものではない。
即ち、図11の様な楕円形状のもの、図12の様な直線部と円弧状の部分とを含む環状のもの、図13の様な複数の直線部と四隅の曲線部とを含むもの等々であっても良い。
次に、本発明を実施例により詳細に説明する。
(実施例1)
半導体集積回路を備えたSi基板上に、感光性ポリイミドを10μm塗布した後、この半導体集積回路を備えた基板に設けられた接続パッドが開孔するように、感光・現像処理を実施して、大気中で350℃で焼成し、5μmの厚みを有する第1の絶縁層を得た。
上述のようにして得られた第1の絶縁層を焼成した後、スパッタ法にて、膜厚60nmのTiW、および、膜厚600nmのCuのめっき下地を形成して、公知のセミアディティブ法により15μmの厚みを有するCu電解めっきからなる第1の導電層を得た。
次いで、感光性ポリイミドを20μm塗布した後、上述の第1の導電層の所定の位置が開孔するように、感光・現像処理を実施して、大気中で350℃で焼成し、10μmの厚みを有する第2の絶縁層を得た。
半導体集積回路を備えたSi基板上に、感光性ポリイミドを10μm塗布した後、この半導体集積回路を備えた基板に設けられた接続パッドが開孔するように、感光・現像処理を実施して、大気中で350℃で焼成し、5μmの厚みを有する第1の絶縁層を得た。
上述のようにして得られた第1の絶縁層を焼成した後、スパッタ法にて、膜厚60nmのTiW、および、膜厚600nmのCuのめっき下地を形成して、公知のセミアディティブ法により15μmの厚みを有するCu電解めっきからなる第1の導電層を得た。
次いで、感光性ポリイミドを20μm塗布した後、上述の第1の導電層の所定の位置が開孔するように、感光・現像処理を実施して、大気中で350℃で焼成し、10μmの厚みを有する第2の絶縁層を得た。
この第2の絶縁層を焼成した後、スパッタ法にて膜厚60nmのTiW、および、膜厚600nmのCuのめっき下地を形成し、公知のセミアディティブ法により15μmの厚みを有するCoNiFe電解めっきからなる磁性体層を得た。
次いで、感光性ポリイミドを20μm塗布した後、上述の第1の導電層の所定の位置が開孔するように、感光・現像処理を実施して、大気中で350℃で焼成し、10μmの厚みを有する第3の絶縁層を得た。
次いで、感光性ポリイミドを20μm塗布した後、上述の第1の導電層の所定の位置が開孔するように、感光・現像処理を実施して、大気中で350℃で焼成し、10μmの厚みを有する第3の絶縁層を得た。
この第3の絶縁層を焼成した後、スパッタ法にて膜厚60nmのTiW、および、膜厚600nmのCuのめっき下地を形成して、公知のセミアディティブ法により15μmの厚みを有するCu電解めっきからなる第2の導電層を得た。
以上の製造プロセスにより、外径2500μm及び内径900μmの磁気コアに、33巻の巻線構造を備えたトロイダルコイルを作成した。
以上の製造プロセスにより、外径2500μm及び内径900μmの磁気コアに、33巻の巻線構造を備えたトロイダルコイルを作成した。
図14は、上述の実施例1の方法により作成したトロイダルコイルをLCRメータにて評価した結果を示す図である。
この実施例1によるトロイダルコイルは、3MHzまで3.2μHのインダクタンスを安定的に示した。
また、このトロイダルコイルを、Si基板に設けた5MHzで駆動するDCDCコンバータ回路の出力パッドに接続して評価したところ、変換効率85%、リップル電圧100mV以下の特性を得ることができた。
この実施例1によるトロイダルコイルは、3MHzまで3.2μHのインダクタンスを安定的に示した。
また、このトロイダルコイルを、Si基板に設けた5MHzで駆動するDCDCコンバータ回路の出力パッドに接続して評価したところ、変換効率85%、リップル電圧100mV以下の特性を得ることができた。
(実施例2)
実施例1と同じ製造プロセスにより、外径2500μm及び内径900μmの磁気コアに、33巻の巻線構造を備えたトロイダルコイルを作成した。ただし磁気コアにはトロイダルコイルの縁と平行になるように等間隔に3本の間隙を設けて、同幅の同心円4本からなる形状の磁気コアを得た。
図15は、上述の実施例2の方法により作成したトロイダルコイルをLCRメータにて評価した結果を示す図である。
この本実施例2によるトロイダルコイルは、6MHzまで3.1μHのインダクタンスを安定的に示した。
このトロイダルコイルを、Si基板に設けた5MHzで駆動するDCDCコンバータ回路の出力パッドに接続して評価したところ、変換効率90%、リップル電圧100mV以下の特性を得ることができた。
実施例1と同じ製造プロセスにより、外径2500μm及び内径900μmの磁気コアに、33巻の巻線構造を備えたトロイダルコイルを作成した。ただし磁気コアにはトロイダルコイルの縁と平行になるように等間隔に3本の間隙を設けて、同幅の同心円4本からなる形状の磁気コアを得た。
図15は、上述の実施例2の方法により作成したトロイダルコイルをLCRメータにて評価した結果を示す図である。
この本実施例2によるトロイダルコイルは、6MHzまで3.1μHのインダクタンスを安定的に示した。
このトロイダルコイルを、Si基板に設けた5MHzで駆動するDCDCコンバータ回路の出力パッドに接続して評価したところ、変換効率90%、リップル電圧100mV以下の特性を得ることができた。
本発明の半導体装置は、デバイスを高密度に実装して間隙に余裕の無い携帯型情報端末などの分野で好適に利用できる。
1:半導体集積回路を備えた基板
1a:半導体集積回路
2:第1の絶縁層
3:第1の導電層
4:第2の絶縁層
5:磁性体層
6:第3の絶縁層
7:第2の導電層
8:接続パッド
1a:半導体集積回路
2:第1の絶縁層
3:第1の導電層
4:第2の絶縁層
5:磁性体層
6:第3の絶縁層
7:第2の導電層
8:接続パッド
Claims (2)
- 半導体集積回路を備えた基板と、前記半導体集積回路を備えた基板の上に形成された第1の絶縁層と、前記第1の絶縁層の上に形成された第1の導電層と、前記第1の導電層の上に形成された第2の絶縁層と、前記第2の絶縁層の上に形成された磁性体層と、前記磁性体層の上に形成された第3の絶縁層と、前記第3の絶縁層の上に形成された第2の導電層とを有する半導体装置であって、前記第1の導電層および前記第2の導電層は各所定部で電気的に接続されて前記基板の主面に平行に閉磁路を形成する巻線を構成し、該巻線と前記磁性体層とがトロイダルコイルを形成し、該トロイダルコイルと前記半導体集積回路が電気的に接続されていることを特徴とする半導体装置。
- 前記磁性体層が、所定の間隙により複数に分割されていることを特徴とする請求項1記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007203148A JP2009038297A (ja) | 2007-08-03 | 2007-08-03 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007203148A JP2009038297A (ja) | 2007-08-03 | 2007-08-03 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009038297A true JP2009038297A (ja) | 2009-02-19 |
Family
ID=40439927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007203148A Pending JP2009038297A (ja) | 2007-08-03 | 2007-08-03 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009038297A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016526284A (ja) * | 2013-05-06 | 2016-09-01 | クアルコム,インコーポレイテッド | 非対称ガラス貫通ビアを有する電子デバイス |
JP2018524800A (ja) * | 2015-06-25 | 2018-08-30 | インテル アイピー コーポレイション | Wlcspの縦型インダクタ |
US20180286556A1 (en) * | 2017-04-01 | 2018-10-04 | Intel Corporation | Integrated circuit implemented inductors and methods of manufacture |
US10116285B2 (en) | 2013-03-14 | 2018-10-30 | Qualcomm Incorporated | Integration of a replica circuit and a transformer above a dielectric substrate |
US10354795B2 (en) | 2013-08-30 | 2019-07-16 | Qualcomm Incorporated | Varying thickness inductor |
US11056555B2 (en) | 2019-02-19 | 2021-07-06 | Chipbond Technology Corporation | Semiconductor device having 3D inductor and method of manufacturing the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09139313A (ja) * | 1995-11-10 | 1997-05-27 | Sony Corp | 薄膜インダクタンス素子および半導体装置 |
JPH11135721A (ja) * | 1997-10-31 | 1999-05-21 | Nec Corp | インダクタ、インダクタの製造方法および半導体集積回路装置 |
JP2002100733A (ja) * | 2000-09-21 | 2002-04-05 | Nec Corp | 高周波集積回路装置 |
-
2007
- 2007-08-03 JP JP2007203148A patent/JP2009038297A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09139313A (ja) * | 1995-11-10 | 1997-05-27 | Sony Corp | 薄膜インダクタンス素子および半導体装置 |
JPH11135721A (ja) * | 1997-10-31 | 1999-05-21 | Nec Corp | インダクタ、インダクタの製造方法および半導体集積回路装置 |
JP2002100733A (ja) * | 2000-09-21 | 2002-04-05 | Nec Corp | 高周波集積回路装置 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10116285B2 (en) | 2013-03-14 | 2018-10-30 | Qualcomm Incorporated | Integration of a replica circuit and a transformer above a dielectric substrate |
JP2016526284A (ja) * | 2013-05-06 | 2016-09-01 | クアルコム,インコーポレイテッド | 非対称ガラス貫通ビアを有する電子デバイス |
US10354795B2 (en) | 2013-08-30 | 2019-07-16 | Qualcomm Incorporated | Varying thickness inductor |
JP2018524800A (ja) * | 2015-06-25 | 2018-08-30 | インテル アイピー コーポレイション | Wlcspの縦型インダクタ |
US10784033B2 (en) | 2015-06-25 | 2020-09-22 | Intel IP Corporation | Vertical inductor for WLCSP |
US11250981B2 (en) | 2015-06-25 | 2022-02-15 | Intel Corporation | Vertical inductor for WLCSP |
US11984246B2 (en) | 2015-06-25 | 2024-05-14 | Intel Corporation | Vertical inductor for WLCSP |
US20180286556A1 (en) * | 2017-04-01 | 2018-10-04 | Intel Corporation | Integrated circuit implemented inductors and methods of manufacture |
US11056555B2 (en) | 2019-02-19 | 2021-07-06 | Chipbond Technology Corporation | Semiconductor device having 3D inductor and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7605682B2 (en) | Magnetic core type laminated inductor | |
Sullivan et al. | Design of microfabricated transformers and inductors for high-frequency power conversion | |
JP5339398B2 (ja) | 積層インダクタ | |
US7999650B2 (en) | Coil device | |
JP3807438B2 (ja) | インダクタンス部品とそれを用いた電子機器 | |
CN103650075A (zh) | 芯片上的具有磁性的隔离型功率转换器 | |
US10236113B2 (en) | System and method for reducing partial discharge in high voltage planar transformers | |
JP6533342B2 (ja) | 複合平滑インダクタおよび平滑化回路 | |
JP2006318946A (ja) | 積層インダクタ | |
JP2011054672A (ja) | 電気磁気素子およびその製造方法 | |
JP3614816B2 (ja) | 磁性素子およびそれを用いた電源 | |
JP2009038297A (ja) | 半導体装置 | |
KR101838225B1 (ko) | 듀얼 코어 평면 트랜스포머 | |
US20160336106A1 (en) | Planar magnetic element | |
JPH08181018A (ja) | コイル装置 | |
JP2017147321A (ja) | コイル部品、コイル部品を内蔵した回路基板、並びに、コイル部品を備える電源回路 | |
JP2004014549A (ja) | 磁心型積層インダクタ | |
JP2005317604A (ja) | インダクタンス部品とそれを用いた電子機器 | |
JP2006287093A (ja) | インダクタンス部品およびその製造方法 | |
JP2007317892A (ja) | 積層インダクタ | |
JP2005116666A (ja) | 磁性素子 | |
JP4394557B2 (ja) | トランス及び多層基板 | |
JP2010153618A (ja) | 積層インダクタ | |
JP2003197439A (ja) | 電磁装置 | |
CN117524630A (zh) | 电路板集成电感、电感及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100802 |
|
A131 | Notification of reasons for refusal |
Effective date: 20121218 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121220 |
|
A02 | Decision of refusal |
Effective date: 20130409 Free format text: JAPANESE INTERMEDIATE CODE: A02 |