JP2016526284A - 非対称ガラス貫通ビアを有する電子デバイス - Google Patents

非対称ガラス貫通ビアを有する電子デバイス Download PDF

Info

Publication number
JP2016526284A
JP2016526284A JP2016512916A JP2016512916A JP2016526284A JP 2016526284 A JP2016526284 A JP 2016526284A JP 2016512916 A JP2016512916 A JP 2016512916A JP 2016512916 A JP2016512916 A JP 2016512916A JP 2016526284 A JP2016526284 A JP 2016526284A
Authority
JP
Japan
Prior art keywords
tgv
glass
electronic device
section
circular cross
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016512916A
Other languages
English (en)
Other versions
JP2016526284A5 (ja
Inventor
デイク・ディー・キム
デイヴィッド・エフ・ベルディ
チェンジェ・ズオ
マリオ・フランシスコ・ヴェレス
チャンハン・ユン
ロバート・ピー・ミクルカ
ジョンヘ・キム
ジェ−シュン・ラン
Original Assignee
クアルコム,インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム,インコーポレイテッド filed Critical クアルコム,インコーポレイテッド
Publication of JP2016526284A publication Critical patent/JP2016526284A/ja
Publication of JP2016526284A5 publication Critical patent/JP2016526284A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007Casings
    • H05K9/002Casings with localised screening
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/34Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36Electric or magnetic shields or screens
    • H01F27/363Electric or magnetic shields or screens made of electrically conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • H01F2017/002Details of via holes for interconnecting the layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/34Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36Electric or magnetic shields or screens

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

電子デバイスは、構造体を含む。本構造体は、第1のセットのガラス貫通ビア(TGV)および第2のセットのTGVを含む。第1のセットのTGVは第1のビアを含み、第2のセットのTGVは第2のビアを含む。第1のビアは、第2のビアとは異なる横断面形状を有する。

Description

[関連出願の相互参照]
本出願は、参照によりその全内容が本明細書に明示的に組み込まれている、2013年5月6日に出願した、共同所有された米国特許出願第13/887788号の優先権を主張するものである。
本開示は、概して、電子デバイスに関する。
技術の進歩は、より小型のより強力なコンピューティングデバイスをもたらした。たとえば、現在、小型で、軽量の、ユーザによって簡単に運ばれる、携帯用ワイヤレス電話、パーソナルデジタルアシスタント(PDA,personal digital assistant)およびページングデバイスなどの、ワイヤレスコンピューティングデバイスを含む、様々な携帯用パーソナルコンピューティングデバイスが存在する。より具体的には、セルラ式携帯電話およびインターネットプロトコル(IP,internet protocol)電話など、携帯用ワイヤレス電話は、ワイヤレスネットワークを介して音声およびデータパケットを通信することができる。さらに、多数のそのようなワイヤレス電話は、そこに組み込まれた他のタイプのデバイスを含む。たとえば、ワイヤレス電話はまた、デジタルスチルカメラ、デジタルビデオカメラ、デジタルレコーダ、およびオーディオファイルプレーヤを含み得る。また、そのようなワイヤレス電話は、インターネットにアクセスするために使用することができる、ウェブブラウザアプリケーションなど、ソフトウェアアプリケーションを含む実行可能命令を処理することができる。そのようなものとして、これらのワイヤレス電話は、重要な計算能力を含み得る。
基板(たとえば、シリコン基板またはガラス基板)は、電子デバイス(たとえば、ワイヤレスデバイスまたはコンピューティングデバイス)で使用される半導体デバイスなどの半導体デバイスがその上に製造され得る基礎であることがある。シリコン基板は、通常は、半導体デバイス製造のために選択される。ガラス基板は、シリコン基板の代替物として使用され得る。ガラス基板は、シリコン基板よりも安価であることがある。また、無線周波数信号を伴う適用分野で、ガラス基板は、シリコン基板と比較して低減された信号減衰をもたらし得る。ガラス貫通ビア(TGV,through glass via)は、3次元の積み重なったデバイスを形成するために、ガラス基板内で使用され得る。TGVは、通常は、円形の横断面形状を有する。正規の円形の横断面形状を有するTGVが非直線のソレノイドインダクタで使用されるとき、散在するTGVは電磁結合を可能にするので、そのインダクタは、近隣の電子デバイスによって生成される電磁信号からの干渉を受けやすい。同時に、そのインダクタは、最適ではない抵抗および低下した効率を有し得る。
円形のガラス貫通ビア(TGV)を有するインダクタは、近隣の電磁信号(たとえば、磁場)からの干渉を受けやすいことがある。近隣の電磁信号からの干渉は、インダクタの効率を下げ得る。本明細書に記載されるシステムおよび方法は、有利には、近隣の電磁信号からの干渉を受けにくいインダクタを形成するために使用することができる。また、そのインダクタは、さらに高い効率(たとえば、より高い品質(Q)係数)を有し得る。
たとえば、インダクタ(たとえば、トロイダルインダクタ)は、ガラス基板を使用して形成され得る。そのインダクタは、内部領域および外部領域を有し得る。内部領域と外部領域との間のガラス基板の領域は、インダクタのコアに相当し得る。インダクタは、非対称TGVを含み得る。たとえば、内部領域は、円形の横断面を有する少なくとも1つのTGVを含むことができ、外部領域は、非円形の(たとえば、長円体、長方形、楕円形、凹形などの)横断面を有する少なくとも1つのTGVを含み得る。非円形の横断面を有するTGVは、円形の横断面を有するTGVより大きい幅を有し得る。非円形の横断面を有する各TGVは、円形の横断面を有するTGVと比較して近隣の電子デバイスからより多くの電磁信号を遮蔽することができる。
トロイダルインダクタで、トロイダルインダクタによって生成される磁場は、そのトロイダルインダクタの横断面コア内に実質的に含まれ得る。その磁場は、トロイダルインダクタの効率(たとえば、Q係数)に影響を及ぼす。その磁場が近隣の電磁信号によって影響を及ぼされるとき、トロイダルインダクタの効率は低減される(たとえば、より低いQ係数)。外部領域で非円形の横断面を有するTGVを使用することによって、外部領域での各々のTGVの間の空間は、円形の横断面を有するTGVと比較して、減らされる。その結果として、より少ない近隣の電磁信号が、トロイダルインダクタの外部領域を通過し得る。したがって、外部領域で非円形の横断面を有するTGVを使用するトロイダルインダクタは、近隣の電磁信号の影響を受けにくくなり得る。
特定の一実施形態で、電子デバイスは、構造体を備える。その構造体は、第1のセットのガラス貫通ビア(TGV)および第2のセットのTGVを備える。第1のセットのTGVは第1のビアを備え、そして、第2のセットのTGVは第2のビアを備える。第1のビアは、第2のビアとは異なる横断面形状を有する。特定の一実施形態で、その構造体は、インダクタ構造体である。
特定の一実施形態で、TGVを作る方法は、ガラス基板の表面にガラス貫通ビア(TGV)ハードマスクをパターニングして非円形の横断面を有する空洞を形成するステップを含む。本方法はまた、その空洞を介してガラス基板の一部分をエッチングするステップを含む。本方法はさらに、エッチングされた部分に導電材料を適用して非円形の横断面を有するTGVを形成するステップを含む。そのTGVは、構造体を備えるデバイスにおいて統合される。その構造体は、第1のセットのTGVおよび第2のセットのTGVを備える。第1のセットのTGVは第1のビアを備え、そして、第2のセットのTGVは第2のビアを備える。第1のビアは、第2のビアとは異なる横断面形状を有する。
開示される実施形態のうちの少なくとも1つによって実現される1つの特定の利点は、近隣の電磁信号からの干渉を減らしてインダクタの効率を上げる(たとえば、インダクタのQ係数を増やす)ための能力である。開示される実施形態のうちの少なくとも1つによって実現される別の特定の利点は、トロイダルインダクタによって生成される磁束が、トロイダルインダクタ内に限定されて、近隣の電磁信号からの干渉を減らすことである。本開示の他の態様、利点、および特徴は、次の項、すなわち図面の簡単な説明、発明を実施するための形態、および特許請求の範囲を含む本願全体の検討後に明らかとなる。
非円形の横断面を有するガラス貫通ビア(TGV)を含む電子デバイスの特定の一実施形態を示す図である。 非円形の横断面を有するTGVを含む電子デバイスの別の特定の実施形態を示す図である。 非円形の横断面を有するTGVを製造するための方法の特定の一実施形態を示す流れ図である。 非円形の横断面を有するTGVを製造するための方法の別の特定の実施形態を示す流れ図である。 非円形の横断面を有するTGVを含む通信デバイスを示す図である。 非円形の横断面を有するTGVを含む電子デバイスを製造するためのプロセスの特定の一実施形態を示すデータフロー図である。
図1は、非円形の横断面を有するガラス貫通ビア(TGV)を含む電子デバイス100の特定の一実施形態を示す。電子デバイス100は、インダクタでもよい。電子デバイス100は、ガラス基板102、第1のTGV104、第2のTGV106、および、第1のTGV104を第2のTGV106に接続する金属配線108を含み得る。電子デバイス100は、非対称TGVを含み得る。電子デバイス100のTGVは、異なる横断面形状を有し得る。たとえば、第1のTGV104は円形の横断面110を有してもよく、そして、第2のTGV106は非円形の横断面114を有してもよい。第1のTGV104は、第2のTGV106とは異なる横断面形状を有し得る。
非円形の横断面114は、円形の横断面110よりも広い幅を有し得る。特定の一実施形態で、非円形の横断面114は、長円体の形状を有し得る。別の特定の実施形態で、非円形の横断面114は、長方形の形状を有し得る。別の特定の実施形態で、非円形の横断面114は、楕円形の形状を有し得る。別の特定の実施形態で、非円形の横断面114は、凹形の形状を有し得る。非円形の横断面114は、第2のTGV106の主軸112に垂直である。主軸112は、経度軸116に平行(および、図示するようにガラス基板102の表面に垂直)でもよい。非円形の横断面114は、円形の横断面110より大きい幅を有する。動作中、電流は、第1のTGV104と第2のTGV106の間を金属配線108を介して流れることができる。第2のTGV106がトロイダルインダクタの外部領域に置かれるとき、非円形の横断面114は、第2のTGV106が、第1のTGV104と比較して、近隣の電磁信号からのより多量の干渉(たとえば、磁場)を遮蔽することを可能にし得る。非円形の横断面を有するTGVを含むトロイダルインダクタが、図2を参照して説明される。
図2は、非円形の横断面を有するTGVを含む電子デバイス200の別の特定の実施形態を示す図である。電子デバイス200は、トロイダルインダクタである。電子デバイス200は、ガラス基板202、第1のセットのTGV、第2のセットのTGV、および、第1のセットのTGVを第2のセットのTGVに接続する金属配線を含み得る。
電子デバイス200は、非対称TGVを含み得る。たとえば、第1のセットのTGVは、第1のTGV204および第2のTGV206を含み得る。第1のセットのTGVは、電子デバイス200の内部領域に対応し得る。トロイダルインダクタの内部領域内のTGVのうちの2つのTGVのみが示されるが、内部領域は多数のTGVを含む(図2参照)。第2のセットのTGVは、第3のTGV208および第4のTGV210を含み得る。第2のセットのTGVは、電子デバイス200の外部領域に対応し得る。トロイダルインダクタの外部領域内のTGVのうちの2つのTGVのみが示されるが、外部領域は多数のTGVを含む(図2参照)。第1のTGV204は、第1の金属配線212を介して第3のTGV208に接続され得る。第3のTGV208は、第2の金属配線214を介して第2のTGV206に接続され得る。第2のTGV206は、第3の金属配線216を介して第4のTGV210に接続され得る。第1の金属配線212および第3の金属配線216は、ガラス基板202の上部表面に置かれ得る。第2の金属配線214は、ガラス基板202の底部表面に置かれ得る。
第1のTGV204および第2のTGV206は、各々、円形の横断面形状を有し得る。第3のTGV208および第4のTGV210は、各々、非円形の横断面形状を有し得る。動作中、電流は、金属配線を介して1つのTGVから別のTGVに流れることができる(たとえば、電流は、第1の金属配線212を介して第1のTGV204から第3のTGV208に流れることができる)。第3のTGV208および第4のTGV210の非円形の横断面は、第3のTGV208および第4のTGV210が第1のTGV204および第2のTGV206より大きい幅を有することを可能にする。第3のTGV208および第4のTGV210は、周囲の磁場からの遮蔽を実現することができる(図2の点線の矢印で示されるように)。磁場のそのような遮蔽は、電子デバイス200のより高い効率と低減された抵抗とをもたらす。Q係数は、エネルギーの貯蓄におけるインダクタの効率を示す。特定の一実施形態で、電子デバイス200は、円形の横断面形状を有するTGVを使用して実装されるトロイダルインダクタの62.4の品質(Q)係数と比較して2GHzで66.3のQ係数を有する。したがって、非円形の横断面を有するTGVを含む電子デバイス200は、さらに高いインダクタ効率を有する。
トロイダルインダクタ200が図2に示されるが、他の構造体は非円形の横断面を有するTGV(たとえば、第3のTGV208および第4のTGV210)を含み得ることを理解されたい。たとえば、半分に曲げたソレノイドインダクタは、その半分に曲げたソレノイドインダクタの外部領域に非円形の横断面を有するTGVを含むことができ、その半分に曲げたソレノイドインダクタの内部領域に円形の横断面を有するTGVを含むことができる。別の例として、S字型にされたインダクタは、そのS字型にされたインダクタの外部領域(たとえば、曲がった領域)に非円形の横断面を有するTGVを含むことができ、そのS字型にされたインダクタの内部領域(たとえば、真っすぐな領域)に円形の横断面を有するTGVを含むことができる。
図3は、非円形の横断面を有するTGV(たとえば、図1のTGV106、図2のTGV208、またはTGV210)を製造するための方法300の特定の一実施形態を示す流れ図である。方法300は、302で、ガラス基板(たとえば、図1のガラス基板102または図2のガラス基板202)でマスクをパターニングするステップを含む。たとえば、TGVハードマスクは、ガラス基板上に置くことができる。TGVハードマスクは、フォトレジストマスクでもよい。TGVハードマスクは、TGVが製造されることになる開口部を形成するために、パターニングすることができる。方法300はまた、304で、TGV空洞をエッチングするステップを含む。たとえば、ウェットエッチングまたは気相エッチングが、非円形の横断面形状を有するTGV空洞を形成するために、開口部に適用され得る。たとえば、その非円形の横断面形状は、長円体の形状、楕円形の形状、長方形の形状、凹形の形状、または、改良された磁気遮蔽を実現するために有用な任意の他の形状でもよい。
方法300はさらに、306でTGV空洞をパッシベーションするステップを含む。たとえば、パッシベーション層(たとえば、SiNまたはSiCの層)は、側壁内に、およびTGV空洞の底部に置くことができる。方法300はさらに、308で、TGV空洞が完了したかどうか(たとえば、TGV空洞がガラス基板を通して広がるかどうか)を判定するステップを含む。TGV空洞が完了していないとき、方法300はさらに、TGV空洞の底部パッシベーションを取り除くステップを含む。たとえば、TGV空洞の底部に置かれたパッシベーション層は、スパッタクリーニングプロセスを介して取り除くことができる。方法300は、TGV空洞をエッチングするステップ、TGV空洞をパッシベーションするステップ、およびTGV空洞が完了するまでTGV空洞の底部パッシベーションを取り除くステップを繰り返すことができる。TGV空洞が完了した(たとえば、TGV空洞がガラス基板を通して広がった)後、方法300はさらに、310で、TGV空洞の壁に導電材料を適用して、非円形の横断面を有するTGV(たとえば、第2のTGV106、第3のTGV208、または第4のTGV210)を形成するステップを含む。たとえば、金属層が、TGVを形成するために、TGV空洞の壁に適用され得る。それにより、方法300は、非円形の横断面を有するTGVの製造を可能にし得る。
非円形の横断面を有するTGVの製造が完了した後、半導体デバイスの他の層または構成要素が、非円形の横断面を有するTGVを使用し、実装され得る。たとえば、インダクタ(たとえば、図1の電子デバイス100)が、非円形の横断面を有するTGVを使用し、形成され得る。別の例として、トロイダルインダクタ(たとえば、図2の電子デバイス200)が、非円形の横断面を有するTGVを使用し、形成され得る。非円形の横断面を有するTGVは、他のプロセスを使用して形成され得ることを理解されたい。たとえば、非円形の横断面を有するTGVは、ガラス成形プロセス、レーザドリル法、および放電法を使用し、形成することができる。
図4は、非円形の横断面を有するTGVを製造するための方法400の別の特定の実施形態を示す流れ図である。方法400は、402で、ガラス基板の表面にTGVハードマスクをパターニングして非円形の横断面を有する空洞を形成するステップを含む。たとえば、TGVハードマスクは、ガラス基板上に置くことができ、そして、TGVハードマスクが、TGVが製造されることになる開口部を形成するために、パターニングされ得る。方法400はまた、404で、その空洞を介してガラス基板の一部分をエッチングするステップを含む。たとえば、ウェットエッチングまたは気相エッチングが、非円形の横断面形状を有するTGV空洞を形成するために、開口部に適用され得る。方法400はさらに、406で、エッチングされた部分に導電材料を適用して非円形の横断面を有するTGVを形成するステップを含む。そのTGVは、構造体を備えるデバイスに統合することができる。その構造体は、第1のセットのTGVおよび第2のセットのTGVを備える。第1のセットのTGVは第1のビアを備え、そして、第2のセットのTGVは第2のビアを備える。第1のビアは、第2のビアとは異なる横断面形状を有する。たとえば、金属層が、TGVを形成するために、TGV空洞の壁に適用され得る。そのTGVは、図1の電子デバイス100に統合することができる。それにより、方法400は、非円形の横断面を有するTGVの製造を可能にし得る。
図5は、非円形の横断面を有するTGV552(たとえば、図1の第2のTGV106、第3のTGV208、または第4のTGV210)を含むインダクタ550(たとえば、図1のデバイス100または図2のトロイダルインダクタ200)を含む通信デバイス500を示す図である。図3〜図4に記載の方法、またはその特定の部分は、インダクタ550を製造するために使用され得る。
通信デバイス500は、メモリ532に結合された、デジタル信号プロセッサ(DSP,digital signal processor)などのプロセッサ510を含む。メモリ532は、命令546を記憶する、非一時的有形のコンピュータ可読のおよび/またはプロセッサ可読の記憶デバイスでもよい。命令546は、1つまたは複数の機能を実行するためにプロセッサ510によって実行可能でもよい。
図5は、通信デバイス500が、プロセッサ510におよびディスプレイデバイス528に結合されたディスプレイコントローラ526も含み得ることを示す。コーダ/デコーダ(CODEC,コーデック)534も、プロセッサ510に結合され得る。スピーカ536およびマイクロフォン538は、CODEC534に結合され得る。図5はまた、プロセッサ510に結合されたワイヤレスコントローラ540を示す。ワイヤレスコントローラ540は、送受信機548を介してアンテナ542と通信中である。送受信機548は、無線周波数(RF,radio frequency)ステージ554に置くことができる。ワイヤレスコントローラ540、送受信機548、およびアンテナ542は、通信デバイス500によってワイヤレス通信を可能にするワイヤレスインターフェースを表し得る。通信デバイス500は、多数のワイヤレスインターフェースを含むことができ、異なるワイヤレスネットワークが、異なるネットワーキング技術またはネットワーキング技術の組合せ(たとえば、Bluetooth(登録商標)Low Energy、近距離無線通信、Wi‐Fi、セルラなど)をサポートするように構成される。
特定の一実施形態では、プロセッサ510、ディスプレイコントローラ526、メモリ532、CODEC534、ワイヤレスコントローラ540、および送受信機548は、システムインパッケージまたはシステムオンチップデバイス522に含まれる。特定の一実施形態では、入力デバイス530および電源544は、システムオンチップデバイス522に結合される。さらに、特定の一実施形態では、図5に示すように、ディスプレイデバイス528、入力デバイス530、スピーカ536、マイクロフォン538、アンテナ542、および電源544は、システムオンチップデバイス522の外部にある。しかし、ディスプレイデバイス528、入力デバイス530、スピーカ536、マイクロフォン538、アンテナ542、および電源544の各々は、インターフェースまたはコントローラなど、システムオンチップデバイス522の構成要素に結合され得る。
RFステージ554は、例示的インダクタ550などの電子デバイス(たとえば、インダクタ)を使用し、少なくとも部分的に、実装され得る。インダクタ550は、非円形の横断面を有するTGV552を含み得る。たとえば、インダクタ550は、図1のデバイス100、図2のトロイダルインダクタ200、またはその任意の組合せでもよい。TGV552は、図1の第2のTGV106、または複数のTGV(たとえば、図2のトロイダルインダクタの外部領域の複数のTGV)を表し得る。インダクタ550は、近隣の電磁信号からの干渉を減らすために、通信デバイス500の回路(たとえば、1つまたは複数の構成要素内のインダクタ)で使用され得る。
記載された実施形態と併せて、装置は、電磁信号を遮蔽するための手段を含み得る。たとえば、電磁信号を遮蔽するための手段は、図1の第2のTGV106、図2の第3のTGV208、第4のTGV210、図5のTGV552、図2のトロイダルインダクタ200、図5のインダクタ550のTGV、電磁信号を遮蔽するように構成された1つまたは複数のデバイス、あるいはその任意の組合せを含み得る。電磁信号を遮蔽するための手段は、非円形の横断面を有するデバイスを備える。たとえば、その遮蔽するための手段は、非円形の横断面114を有する第2のTGV106、非円形の横断面形状を各々有する第3のTGV208および第4のTGV210、またはTGV552を含み得る。
本装置はまた、伝導チャネルを提供するための手段を含む。たとえば、伝導チャネルを提供するための手段は、図1の第1のTGV104、図2の第1のTGV204および第2のTGV206、インダクタ550の1つまたは複数の構成要素(たとえば、円形の横断面を有するTGV)、伝導チャネルを提供するように構成された1つまたは複数のデバイス、またはその任意の組合せを含み得る。伝導チャネルを提供するための手段は、金属配線を介して電磁信号を遮蔽するための手段に接続される。たとえば、金属配線108は、第1のTGV104を第2のTGV106に接続することができる。第1のTGV204は、第1の金属配線212を介して第3のTGV208に接続することができ、第3のTGV208は、第2の金属配線214を介して第2のTGV206に接続することができる。第2のTGV206は、第3の金属配線216を介して第4のTGV210に接続することができる。
前述の開示されたデバイスおよび機能性は、コンピュータ可読媒体に記憶されたコンピュータファイル(たとえばRTL、GDSII、GERBERなど)に設計および構成され得る。いくつかのまたはすべてのそのようなファイルは、そのようなファイルに基づいてデバイスを作る製造業者に提供され得る。結果としてできる製品は、次いで半導体ダイに切り分けられ、半導体チップにパッケージ化される、半導体ウェハを含む。それらのチップは、次いで、前述のデバイスで使用される。図6は、電子デバイス製造プロセス600の特定の例示的一実施形態を示す。
物理デバイス情報602が、リサーチコンピュータ606などの製造プロセス600で受け取られる。物理デバイス情報602は、図1の第2のTGV106、図2の第3のTGV208、第4のTGV210、またはその任意の組合せを含むデバイスなどの半導体デバイスの少なくとも1つの物理特性を表す設計情報を含み得る。たとえば、物理デバイス情報602は、物理パラメータ、材料特性、および、リサーチコンピュータ606に結合されたユーザインターフェース604を介して入力される構造情報を含み得る。リサーチコンピュータ606は、メモリ610などのコンピュータ可読媒体に結合された、1つまたは複数の処理コアなどのプロセッサ608を含む。メモリ610は、プロセッサ608に物理デバイス情報602をファイル形式に適合するように変換させ、ライブラリファイル612を生成させるために実行可能である、コンピュータ可読命令を記憶することができる。
特定の一実施形態では、ライブラリファイル612は、変換された設計情報を含む少なくとも1つのデータファイルを含む。たとえば、ライブラリファイル612は、電子設計自動化(EDA,electronic design automation)ツール620と使用するために提供される、第2のTGV106、第3のTGV208、第4のTGV210、またはそれらの任意の組合せを含むデバイスを含む半導体デバイスのライブラリを含み得る。
ライブラリファイル612は、メモリ618に結合された、1つまたは複数の処理コアなどのプロセッサ616を含む設計コンピュータ614にあるEDAツール620と併せて使用され得る。EDAツール620は、設計コンピュータ614のユーザが、ライブラリファイル612の第2のTGV106、第3のTGV208、第4のTGV210、またはそれらの任意の組合せを含む回路を設計することを可能にするために、メモリ618でプロセッサ実行可能命令として記憶され得る。たとえば、設計コンピュータ614のユーザは、設計コンピュータ614に結合されたユーザインターフェース624を介して回路設計情報622を入力することができる。回路設計情報622は、第2のTGV106、第3のTGV208、第4のTGV210、またはそれらの任意の組合せを含むデバイスなどの半導体デバイスの少なくとも1つの物理特性を表す設計情報を含み得る。説明のために、回路設計特性は、特定の回路の識別および回路設計中の他の要素との関係、位置情報、形状情報、相互接続情報、または、半導体デバイスの物理特性を表す他の情報を含み得る。
設計コンピュータ614は、ファイル形式に適合するように、回路設計情報622を含む設計情報を変換するように構成され得る。説明のために、ファイル構成は、グラフィックデータシステム(GDSII)ファイル形式など、平面の幾何学的図形を表すデータベースバイナリファイル形式、テキストラベル、および、階層的形式の回路レイアウトに関する他の情報を含み得る。設計コンピュータ614は、他の回路または情報に加えて、第2のTGV106、第3のTGV208、第4のTGV210、またはそれらの任意の組合せを説明する情報を含むGDSIIファイル626などの変換された設計情報を含むデータファイルを生成するように構成され得る。説明のために、データファイルは、第2のTGV106、第3のTGV208、第4のTGV210を含む、そしてSOC内の追加の電子回路および構成要素も含む、システムオンチップ(SOC,system‐on‐chip)に対応する情報を含み得る。
GDSIIファイル626は、GDSIIファイル626内の変換された情報に従って、第2のTGV106、第3のTGV208、第4のTGV210、またはそれらの任意の組合せを製造するために、製造プロセス628で受け取られ得る。たとえば、デバイス製造プロセスは、代表的マスク632として示された、フォトリソグラフィ処理で使用されることになるマスクなど、1つまたは複数のマスクを形成するために、マスク製造業者630にGDSIIファイル626を提供するステップを含み得る。マスク632は、テストされ得る、代表的ダイ636などのダイに分けられ得る、1つまたは複数のウェハ634を生成するために、製造プロセス中に使用され得る。ダイ636は、第2のTGV106、第3のTGV208、第4のTGV210、またはそれらの任意の組合せを含むデバイスを含む、回路を含む。
ダイ636は、ダイ636が代表的パッケージ640に組み込まれるパッケージ化プロセス638に提供され得る。たとえば、パッケージ640は、システムインパッケージ(SiP)配列など、単一のダイ636または複数のダイを含み得る。パッケージ640は、電子素子技術連合評議会(Joint Electron Device Engineering Council,JEDEC)規格などの1つまたは複数の規格または仕様書に準拠するように構成することができる。
パッケージ640に関する情報は、コンピュータ646に記憶された構成要素ライブラリを介するなどして、様々な製品設計者に配信され得る。コンピュータ646は、メモリ650に結合された、1つまたは複数の処理コアなどのプロセッサ648を含み得る。プリント回路基板(PCB,printed circuit board)ツールは、ユーザインターフェース644を介してコンピュータ646のユーザから受け取られたPCB設計情報642を処理するために、メモリ650でプロセッサ実行可能命令として記憶され得る。PCB設計情報642は、回路基板上のパッケージ化された半導体デバイス、第2のTGV106を含むパッケージ640に対応するパッケージ化された半導体デバイス、第3のTGV208、第4のTGV210、またはそれらの任意の組合せの物理位置情報を含み得る。
コンピュータ646は、回路基板上のパッケージ化された半導体デバイスの物理位置情報、ならびにトレースおよびビアなどの電気的接続のレイアウトを含むデータを有する、GERBERファイル652など、データファイルを生成するために、PCB設計情報642を変換するように構成することができ、パッケージ化された半導体デバイスは、第2のTGV106、第3のTGV208、第4のTGV210、またはそれらの任意の組合せを含む、パッケージ640に対応する。他の実施形態では、変換されたPCB設計情報によって生成されたデータファイルは、GERBER形式以外の形式を有し得る。
GERBERファイル652は、基板アセンブリプロセス654で受け取ることができ、GERBERファイル652内に記憶された設計情報に従って製造される代表的PCB656などのPCBを形成するために使用することができる。たとえば、GERBERファイル652は、PCB生産プロセスの様々なステップを実行するために、1つまたは複数の機械にアップロードされ得る。PCB656は、代表的プリント回路アセンブリ(PCA)658を形成するために、パッケージ640を含む電子構成要素を装着され得る。
PCA658は、製品製造プロセス660で受け取られ、第1の代表的電子デバイス662および第2の代表的電子デバイス664などの1つまたは複数の電子デバイスに統合され得る。例示的、非限定的な一例として、第1の代表的電子デバイス662、第2の代表的電子デバイス664、またはその両方は、第2のTGV106、第3のTGV208、または第4のTGV210が含まれるデバイスがそれに統合される、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンタテイメントユニット、ナビゲーションデバイス、通信デバイス、パーソナルデジタルアシスタント(PDA)、固定ロケーションデータユニット、およびコンピュータのグループから選択され得る。別の例示的、非限定的な例として、電子デバイス662および664のうちの1つまたは複数は、携帯電話などの遠隔ユニット、ハンドヘルドパーソナル通信システム(PCS,personla communication system)ユニット、パーソナルデータアシスタントなどの携帯用データユニット、グローバルポジショニングシステム(GPS,global positioning system)対応デバイス、ナビゲーションデバイス、メータ読取り機器などの固定ロケーションデータユニット、またはデータもしくはコンピュータ命令を記憶もしくは検索する任意の他のデバイス、あるいはそれらの任意の組合せでもよい。図6は、本開示の教示による遠隔ユニットを示すが、本開示は、これらの図示されたユニットに限定されない。本開示の実施形態は、電子回路を含む任意のデバイスで、適切に使用され得る。
第2のTGV106、第3のTGV208、第4のTGV210、またはそれらの任意の組合せを含むデバイスは、例示的プロセス600に記載のように、製造、処理され、電子デバイスに組み込まれ得る。図1〜図5に関して開示される実施形態の1つまたは複数の態様は、ライブラリファイル612、GDSIIファイル626、およびGERBERファイル652などの中で、様々な処理ステージで含むことができ、ならびにリサーチコンピュータ606のメモリ610、設計コンピュータ614のメモリ618、コンピュータ646のメモリ650、基板アセンブリプロセス654などの様々なステージで使用される1つまたは複数の他のコンピュータまたはプロセッサ(図示せず)のメモリで記憶することができ、また、マスク632、ダイ636、パッケージ640、PCA658、プロトタイプ回路もしくはデバイス(図示せず)などの他の製品、またはそれらの任意の組合せなど、1つまたは複数の他の物理実施形態に組み込まれ得る。最終製品への物理デバイス設計の生産の様々な代表的ステージが図示されるが、他の実施形態では、より少数のステージが使用されることがあり、または、追加のステージが含まれることがある。同様に、プロセス600は、単一の実体によって、またはプロセス600の様々なステージを実行する1つまたは複数の実体によって、実行することができる。
開示される実施形態のうちの1つまたは複数が、携帯用音楽プレーヤ、パーソナルデジタルアシスタント(PDA)、モバイルロケーションデータユニット、携帯電話、セルラ式携帯電話、コンピュータ、タブレット、携帯用デジタルビデオプレーヤ、または携帯用コンピュータを含む、システムまたは装置で実装され得る。加えて、そのシステムまたは装置は、通信デバイス、固定ロケーションデータユニット、セットトップボックス、エンタテイメントユニット、ナビゲーションデバイス、モニタ、コンピュータモニタ、テレビジョン、チューナ、ラジオ、衛星ラジオ、音楽プレーヤ、デジタル音楽プレーヤ、ビデオプレーヤ、デジタルビデオプレーヤ、デジタルビデオディスク(DVD,digital video disc)プレーヤ、デスクトップコンピュータ、データまたはコンピュータ命令を記憶または検索する任意の他のデバイス、あるいはその組合せを含み得る。別の例示的、非限定的な例として、そのシステムまたは装置は、グローバルポジショニングシステム(GPS)対応デバイスなどの遠隔ユニット、ナビゲーションデバイス、メータ読取り機器などの固定ロケーションデータユニット、または任意の他の電子デバイスを含み得る。図1〜図6のうちの1つまたは複数は、本開示の教示によるシステム、装置、および/または方法を示すが、本開示は、これらの図示されたシステム、装置、および/または方法に限定されない。本開示の実施形態は、回路を含む任意のデバイスで使用することができる。
「第1の」、「第2の」などの指示を使用した本明細書での要素の参照は、それらの要素の品質または順序を一般に限定しないことを、理解されたい。そうではなく、これらの指示は、2つ以上の要素、または要素の事例を区別する便宜的方法として、本明細書で使用され得る。したがって、第1のおよび第2の要素の参照は、2つのみの要素が使用され得ることまたは第1の要素が何らかの形で第2の要素に優先することを意味しない。また、別段の指示のない限り、1セットの要素は、1つまたは複数の要素を備え得る。
本明細書では、「決定」という用語は、多種多様なアクションを包含する。たとえば、「決定」は、計算、コンピューティング、処理、導出、調査、検索(たとえば、テーブル、データベースまたは別のデータ構造体の検索)、解明などを含み得る。また、「決定」は、受け取ること(たとえば、情報を受け取ること)、アクセス(たとえば、メモリ内のデータへのアクセス)などを含み得る。また、「決定」は、解決、選定、選択、規定などを含み得る。
本明細書では、項目のリストの「うちの少なくとも1つ」という表現は、単一のメンバを含む、それらの項目の任意の組合せを示す。一例として、「次のうちの少なくとも1つ:a、b、またはc」は、a、b、c、a〜b、a〜c、b〜c、およびa〜b〜cを包含することが意図される。
様々な例示的構成要素、ブロック、構成、モジュール、回路、およびステップが、それらの機能性に関して、概して前述された。そのような機能性がハードウェアまたはプロセッサ実行可能命令として実装されるかどうかは、具体的なアプリケーションおよびシステム全体に課される設計制約に応じて決まる。加えて、前述の方法の様々な動作(たとえば、図3〜図4に示された任意の動作)は、様々なハードウェアおよび/またはソフトウェア構成要素、回路、および/または、モジュールなどの動作を実行する能力を有する任意の適切な手段によって、実行され得る。技能工は、記載された機能性を各特定のアプリケーションのために様々な方法で実装することができるが、そのような実装の判断は、本開示の範囲の逸脱をもたらすものとして解釈されるべきではない。
本開示に関して記載の様々な例示的論理的ブロック、構成、モジュール、回路、およびアルゴリズムステップは、汎用プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC,application specific integrated circuit)、フィールドプログラマブルゲートアレイ(FPGA,field programmable gate array)、プログラマブルロジックデバイス(PLD, programmable logic device)、離散的ゲートまたはトランジスタロジック、離散的ハードウェア構成要素(たとえば、電子ハードウェア)、プロセッサによって実行されるコンピュータソフトウェア、あるいは本明細書に記載の機能を実行するように設計されたそれらの任意の組合せで実装または実行され得ることが、当業者にはさらに理解されよう。汎用プロセッサは、マイクロプロセッサでもよいが、代替で、プロセッサは、任意の市販のプロセッサ、コントローラ、マイクロコントローラまたは状態機械でもよい。プロセッサはまた、コンピューティングデバイスの組合せ、たとえば、DSPおよびマイクロプロセッサの組合せ、複数のマイクロプロセッサ、DSPコアと連動する1つまたは複数のマイクロプロセッサ、または任意の他のそのような構成、として実装することができる。
1つまたは複数の態様で、記載された機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実装され得る。ソフトウェアで実装される場合、その機能は、コンピュータ可読媒体で1つまたは複数の命令またはコードとして記憶することができる。コンピュータ可読媒体は、コンピュータ可読記憶媒体と、ある場所から別の場所へのコンピュータプログラムデータの転送を容易にする任意の媒体を含む通信媒体とを含む。記憶媒体は、コンピュータによってアクセスすることができる任意の使用可能な媒体でもよい。例として、限定ではなく、そのようなコンピュータ可読記憶媒体は、ランダムアクセスメモリ(RAM,random access memory)、読取り専用メモリ(ROM, read−only memory)、プログラマブル読取り専用メモリ(PROM, programmable read−only memory)、消去可能PROM(EPROM, erasable PROM)、電気的消去可能PROM(EEPROM, electrically erasable PROM)、レジスタ、ハードディスク、取外し可能ディスク、コンパクトディスク読取り専用メモリ(CD−ROM,compact disc read−only memory)、他の光ディスク記憶装置、磁気ディスク記憶装置、磁気記憶デバイス、あるいは、命令またはデータの形でプログラムコードを記憶するために使用することができる、そしてコンピュータによってアクセスすることができる任意の他の媒体を含み得る。代替で、コンピュータ可読媒体(たとえば、記憶媒体)は、プロセッサに不可欠でもよい。プロセッサおよび記憶媒体は、特定用途向け集積回路(ASIC)内に存在し得る。そのASICは、コンピューティングデバイスまたはユーザ端末内に存在し得る。代替で、プロセッサおよび記憶媒体は、コンピューティングデバイスまたはユーザ端末内の離散的構成要素として存在し得る。
また、任意の接続が、コンピュータ可読媒体と適切に呼ばれる。たとえば、ソフトウェアが、ウェブサイト、サーバ、または他の遠隔ソースから、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線(DSL,digital subscriber line)、または、赤外線、無線、およびマイクロ波などのワイヤレス技術を使用し、送信される場合、そのとき、同軸ケーブル、光ファイバケーブル、ツイストペア、DSL、または、赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書では、ディスク(diskおよびdisc)は、コンパクトディスク(CD)、レーザディスク、光ディスク、デジタル多用途ディスク(DVD,digital versatile disc)、およびフロッピディスクを含み、ディスク(disk)は、通常、磁気的にデータを再生し、一方、ディスク(disc)は、レーザで光学的にデータを再生する。したがって、いくつかの態様で、コンピュータ可読媒体は、非一時的コンピュータ可読媒体(たとえば、有形の媒体)を含み得る。前述の組合せもまた、コンピュータ可読媒体の範囲に含まれるべきである。
本明細書で開示される方法は、1つまたは複数のステップまたはアクションを含む。本方法のステップおよび/またはアクションは、特許請求の範囲を逸脱することなしに入れ替えることができる。言い換えれば、ステップまたはアクションの特定の順番が指定されない限り、特定のステップおよび/またはアクションの順番および/または使用は、本開示の範囲を逸脱することなしに修正することができる。
ある種の態様は、本明細書で提示される動作を実行するためのコンピュータプログラム製品を含み得る。たとえば、コンピュータプログラム製品は、命令がそこに記憶された(および/またはコード化された)コンピュータ可読記憶媒体を含むことができ、その命令は、本明細書に記載された動作を実行するために1つまたは複数のプロセッサによって実行可能である。コンピュータプログラム製品は、パッケージ化材料を含み得る。
さらに、本明細書に記載の方法および技法を実行するためのモジュールおよび/または他の適切な手段は、ダウンロードされ得るおよび/または適用可能なようにユーザ端末および/または基地局によって他の方法で取得され得ることを、理解されたい。別法として、本明細書に記載の様々な方法は、記憶手段(たとえば、RAM、ROM、または、コンパクトディスク(CD)などの物理記憶媒体)を介して提供され得る。さらに、本明細書に記載の方法および技法を提供するための任意の他の適切な技法が、使用され得る。本開示の範囲は、前述の正確な構成および構成要素に限定されないことを、理解されたい。
開示される実施形態の前述の説明は、当業者が開示された実施形態を行うまたは使用することを可能にするために提供される。前述は、本開示の態様を対象とするが、本開示の他の態様は、その基本的範囲を逸脱することなしに考案可能であり、その範囲は、次の特許請求の範囲によって決定される。様々な修正、変更および変形が、本開示の範囲または本特許請求の範囲を逸脱することなしに本明細書に記載された実施形態の配列、動作、および詳細で行われ得る。したがって、本開示は、本明細書に記載された実施形態に限定されるものではなく、添付の特許請求の範囲およびその均等物によって定義されるものとしての原理および新しい機能に一致し得る最も広い範囲を与えられるものとする。
100 電子デバイス
102 ガラス基板
104 第1のTGV
106 第2のTGV
108 金属配線
110 円形の横断面
112 主軸
114 非円形の横断面
116 経度軸
200 電子デバイス
202 ガラス基板
204 第1のTGV
206 第2のTGV
208 第3のTGV
210 第4のTGV
212 第1の金属配線
214 第2の金属配線
216 第3の金属配線
300 方法
400 方法
500 通信デバイス
510 プロセッサ
522 システムオンチップデバイス
526 ディスプレイコントローラ
528 ディスプレイデバイス
530 入力デバイス
532 メモリ
534 コーダ/デコーダ
536 スピーカ
538 マイクロフォン
540 ワイヤレスコントローラ
542 アンテナ
544 電源
546 命令
548 送受信機
550 インダクタ
552 TGV
554 RFステージ
600 電子デバイス製造プロセス
602 物理デバイス情報
604 ユーザインターフェース
606 リサーチコンピュータ
608 プロセッサ
610 メモリ
612 ライブラリファイル
614 設計コンピュータ
616 プロセッサ
618 メモリ
620 電子設計自動化(EDA)ツール
622 回路設計情報
624 ユーザインターフェース
6526 GDSIIファイル
628 製造プロセス
630 マスク製造業者
632 マスク
634 ウェハ
636 ダイ
638 パッケージ化プロセス
640 パッケージ
642 PCB設計情報
644 ユーザインターフェース
646 コンピュータ
648 プロセッサ
650 メモリ
652 GERBERファイル
654 基板アセンブリプロセス
656 PCB
658 プリント回路アセンブリ(PCA)
660 製品製造プロセス
662 第1の代表的電子デバイス
664 第2の代表的電子デバイス

Claims (30)

  1. 第1のビアを備える第1のセットのガラス貫通ビアと第2のビアを備える第2のセットのガラス貫通ビアとを備える構造体であって、前記第1のビアが前記第2のビアとは異なる横断面形状を有する、構造体
    を備える、電子デバイス。
  2. 前記第1のビアが、円形の横断面を有する、請求項1に記載の電子デバイス。
  3. 前記第2のビアが、非円形の横断面を有する、請求項1に記載の電子デバイス。
  4. 前記構造体がトロイダルインダクタ構造体であり、前記第1のセットのガラス貫通ビアが、前記トロイダルインダクタ構造体の内部領域に対応し、前記第2のセットのガラス貫通ビアが、前記トロイダルインダクタ構造体の外部領域に対応する、請求項1に記載の電子デバイス。
  5. 前記インダクタ構造体のQ係数が、前記第2のセットのガラス貫通ビアの遮蔽能力に少なくとも部分的に基づく、請求項4に記載の電子デバイス。
  6. 前記第1のビアが円形の横断面形状を有し、前記第2のビアが非円形の横断面形状を有する、請求項1に記載の電子デバイス。
  7. 前記第2のビアが、前記第1のビアより大きい幅を有する、請求項1に記載の電子デバイス。
  8. 前記構造体が、半分に曲げたソレノイドインダクタ構造体であり、前記第1のセットのガラス貫通ビアが、前記半分に曲げたソレノイドインダクタ構造体の内部領域に対応し、そして、前記第2のセットのガラス貫通ビアが、前記半分に曲げたソレノイドインダクタ構造体の外部領域に対応する、請求項1に記載の電子デバイス。
  9. 前記構造体が、S字型にされたインダクタ構造体であり、前記第1のセットのガラス貫通ビアが、前記S字型にされたインダクタ構造体の第1の領域に対応し、そして、前記第2のセットのガラス貫通ビアが、前記S字型にされたインダクタ構造体の第2の領域に対応する、請求項1に記載の電子デバイス。
  10. 前記第2のビアが、長円体の横断面を有する、請求項1に記載の電子デバイス。
  11. 前記第2のビアが、楕円形の横断面を有する、請求項1に記載の電子デバイス。
  12. 前記第2のビアが、長方形の横断面を有する、請求項1に記載の電子デバイス。
  13. 前記第2のビアが、凹形の横断面を有する、請求項1に記載の電子デバイス。
  14. 前記ガラス貫通ビアが、少なくとも1つの半導体ダイに統合された、請求項1に記載の電子デバイス。
  15. 前記電子デバイスが統合される、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンタテイメントユニット、ナビゲーションデバイス、通信デバイス、PDA、固定ロケーションデータユニット、およびコンピュータからなるグループから選択されたデバイスをさらに備える、請求項1に記載の電子デバイス。
  16. ガラス基板の表面にガラス貫通ビアハードマスクをパターニングして非円形の横断面を有する空洞を形成するステップと、
    前記空洞を介して前記ガラス基板の一部分をエッチングするステップと、
    前記エッチングされた部分に導電材料を適用してガラス貫通ビアを形成するステップであって、前記ガラス貫通ビアは、第1のビアを備える第1のセットのガラス貫通ビアと第2のビアを備える第2のセットのガラス貫通ビアとを備える構造体を備えるデバイスに統合され、前記第1のビアが前記第2のビアとは異なる横断面形状を有する、ステップと
    を含む、方法。
  17. 前記第2のビアが、非円形の横断面を有する、請求項16に記載の方法。
  18. 前記第1のビアが、円形の横断面を有する、請求項16に記載の方法。
  19. 前記構造体がトロイダルインダクタ構造体であり、前記第1のセットのガラス貫通ビアが前記トロイダルインダクタ構造体の内部領域に対応し、そして、前記第2のセットのガラス貫通ビアが前記トロイダルインダクタ構造体の外部領域に対応する、請求項16に記載の方法。
  20. 前記第2のビアが、前記第1のビアよりも大きい幅を有する、請求項16に記載の方法。
  21. 前記第2のビアが、楕円形の横断面を有する、請求項16に記載の方法。
  22. パターニングするステップ、エッチングするステップ、および適用するステップが、プロセッサによって制御される、請求項16に記載の方法。
  23. 非円形の横断面を有するデバイスを備える、電磁信号を遮蔽するための手段と、
    金属配線を介して前記電磁信号を遮蔽するための手段に接続された、伝導チャネルを提供するための手段と
    を備える、電子デバイス。
  24. その中に前記デバイスが統合される、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンタテイメントユニット、ナビゲーションデバイス、通信デバイス、PDA、固定ロケーションデータユニット、およびコンピュータからなるグループから選択されたデバイスをさらに備える、請求項23に記載の電子デバイス。
  25. ガラス基板の表面にガラス貫通ビアガラス貫通ビアハードマスクをパターニングして非円形の横断面を有する空洞を形成するステップと、
    前記空洞を介して前記ガラス基板の一部分をエッチングするステップと、
    前記エッチングされた部分に導電材料を適用して非円形の横断面を有するガラス貫通ビアを形成するステップであって、前記ガラス貫通ビアが、第1のビアを備える第1のセットのガラス貫通ビアと第2のビアを備える第2のセットのガラス貫通ビアとを備える構造体を備えるデバイスに統合され、前記第1のビアが前記第2のビアとは異なる横断面形状を有する、ステップと
    を含む動作を実行するためにコンピュータによって実行可能な命令を記憶する非一時的コンピュータ可読記憶媒体。
  26. 前記ガラス貫通ビアが、トロイダルインダクタの外部領域に含まれる、請求項25に記載のコンピュータ可読記憶媒体。
  27. パッケージ化された半導体デバイスが、
    第1のビアが第2のビアとは異なる横断面形状を有する、前記第1のビアを備える第1のセットのガラス貫通ビアと前記第2のビアを備える第2のセットのガラス貫通ビアとを備える構造体
    を備え、回路基板上の前記パッケージ化された半導体デバイスの物理的位置決め情報を備える設計情報を受信するステップと、
    前記設計情報を変換してデータファイルを生成するステップと
    を含む、方法。
  28. 前記ガラス貫通ビアが、前記パッケージ化された半導体デバイスの構成要素であるトロイダルインダクタに含まれる、請求項27に記載の方法。
  29. 前記データファイルがGERBER形式を有する、請求項27に記載の方法。
  30. 前記データファイルがGDSII形式を有する、請求項27に記載の方法。
JP2016512916A 2013-05-06 2014-04-22 非対称ガラス貫通ビアを有する電子デバイス Pending JP2016526284A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/887,788 2013-05-06
US13/887,788 US20140327510A1 (en) 2013-05-06 2013-05-06 Electronic device having asymmetrical through glass vias
PCT/US2014/035041 WO2014182445A1 (en) 2013-05-06 2014-04-22 Electronic device having asymmetrical through glass vias

Publications (2)

Publication Number Publication Date
JP2016526284A true JP2016526284A (ja) 2016-09-01
JP2016526284A5 JP2016526284A5 (ja) 2017-05-25

Family

ID=50841965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016512916A Pending JP2016526284A (ja) 2013-05-06 2014-04-22 非対称ガラス貫通ビアを有する電子デバイス

Country Status (6)

Country Link
US (1) US20140327510A1 (ja)
EP (1) EP2994925A1 (ja)
JP (1) JP2016526284A (ja)
KR (1) KR20160005349A (ja)
CN (1) CN105190799A (ja)
WO (1) WO2014182445A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018046181A (ja) * 2016-09-15 2018-03-22 大日本印刷株式会社 インダクタおよびインダクタの製造方法
US11056555B2 (en) 2019-02-19 2021-07-06 Chipbond Technology Corporation Semiconductor device having 3D inductor and method of manufacturing the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9431473B2 (en) 2012-11-21 2016-08-30 Qualcomm Incorporated Hybrid transformer structure on semiconductor devices
US10002700B2 (en) 2013-02-27 2018-06-19 Qualcomm Incorporated Vertical-coupling transformer with an air-gap structure
US9634645B2 (en) 2013-03-14 2017-04-25 Qualcomm Incorporated Integration of a replica circuit and a transformer above a dielectric substrate
US9449753B2 (en) 2013-08-30 2016-09-20 Qualcomm Incorporated Varying thickness inductor
US9906318B2 (en) 2014-04-18 2018-02-27 Qualcomm Incorporated Frequency multiplexer
US11024454B2 (en) * 2015-10-16 2021-06-01 Qualcomm Incorporated High performance inductors
US20180286556A1 (en) * 2017-04-01 2018-10-04 Intel Corporation Integrated circuit implemented inductors and methods of manufacture
JP6781145B2 (ja) * 2017-12-28 2020-11-04 日本発條株式会社 携帯型無線通信装置、および携帯型無線通信装置を用いた情報識別装置
WO2024118422A1 (en) * 2022-11-30 2024-06-06 Corning Incorporated Through glass vias having adjustable arc shape and orientation and methods for forming the same via partitioned vortex laser beam

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150022A (ja) * 2005-11-29 2007-06-14 Seiko Epson Corp 電子基板、その製造方法および電子機器
JP2009038297A (ja) * 2007-08-03 2009-02-19 Asahi Kasei Electronics Co Ltd 半導体装置
JP2009246159A (ja) * 2008-03-31 2009-10-22 Fuji Electric Device Technology Co Ltd 多出力磁気誘導素子およびそれを備えた多出力超小型電力変換装置
US20110291786A1 (en) * 2010-06-01 2011-12-01 Qualcomm Incorporated Through Via Inductor Or Transformer In A High-Resistance Substrate With Programmability

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3571247B2 (ja) * 1999-03-31 2004-09-29 太陽誘電株式会社 積層電子部品
US20030151485A1 (en) * 2002-02-08 2003-08-14 Charles Lewis Surface mounted inductance element
US6990729B2 (en) * 2003-09-05 2006-01-31 Harris Corporation Method for forming an inductor
JP4764668B2 (ja) * 2005-07-05 2011-09-07 セイコーエプソン株式会社 電子基板の製造方法および電子基板
US20110217657A1 (en) * 2010-02-10 2011-09-08 Life Bioscience, Inc. Methods to fabricate a photoactive substrate suitable for microfabrication
US20110229687A1 (en) * 2010-03-19 2011-09-22 Qualcomm Incorporated Through Glass Via Manufacturing Process
US8591262B2 (en) * 2010-09-03 2013-11-26 Pulse Electronics, Inc. Substrate inductive devices and methods
CN102725844B (zh) * 2010-12-10 2016-03-30 松下知识产权经营株式会社 导电通路、使用该导电通路的半导体装置以及它们的制造方法
US20120235969A1 (en) * 2011-03-15 2012-09-20 Qualcomm Mems Technologies, Inc. Thin film through-glass via and methods for forming same
US20130050226A1 (en) * 2011-08-30 2013-02-28 Qualcomm Mems Technologies, Inc. Die-cut through-glass via and methods for forming same
US8716871B2 (en) * 2012-02-15 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Big via structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150022A (ja) * 2005-11-29 2007-06-14 Seiko Epson Corp 電子基板、その製造方法および電子機器
JP2009038297A (ja) * 2007-08-03 2009-02-19 Asahi Kasei Electronics Co Ltd 半導体装置
JP2009246159A (ja) * 2008-03-31 2009-10-22 Fuji Electric Device Technology Co Ltd 多出力磁気誘導素子およびそれを備えた多出力超小型電力変換装置
US20110291786A1 (en) * 2010-06-01 2011-12-01 Qualcomm Incorporated Through Via Inductor Or Transformer In A High-Resistance Substrate With Programmability

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018046181A (ja) * 2016-09-15 2018-03-22 大日本印刷株式会社 インダクタおよびインダクタの製造方法
US11056555B2 (en) 2019-02-19 2021-07-06 Chipbond Technology Corporation Semiconductor device having 3D inductor and method of manufacturing the same

Also Published As

Publication number Publication date
EP2994925A1 (en) 2016-03-16
WO2014182445A1 (en) 2014-11-13
US20140327510A1 (en) 2014-11-06
KR20160005349A (ko) 2016-01-14
CN105190799A (zh) 2015-12-23

Similar Documents

Publication Publication Date Title
JP2016526284A (ja) 非対称ガラス貫通ビアを有する電子デバイス
US10354795B2 (en) Varying thickness inductor
US9941154B2 (en) Reverse self aligned double patterning process for back end of line fabrication of a semiconductor device
US20150130579A1 (en) Multi spiral inductor
US9293245B2 (en) Integration of a coil and a discontinuous magnetic core
US9935166B2 (en) Capacitor with a dielectric between a via and a plate of the capacitor
TW201812806A (zh) 具有整合在基板內之三維繞線電感器之裝置
CN107408919A (zh) 抽头式电感器压控振荡器
US20150035162A1 (en) Inductive device that includes conductive via and metal layer
US9691720B2 (en) Multi-layer ground shield structure of interconnected elements
US20140197519A1 (en) Mim capacitor and mim capacitor fabrication for semiconductor devices
US9461040B2 (en) System and method of varying gate lengths of multiple cores
US9472453B2 (en) Systems and methods of forming a reduced capacitance device
WO2014182444A1 (en) Inductor tunable by a variable magnetic flux density component

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170407

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190104