JP2007150022A - 電子基板、その製造方法および電子機器 - Google Patents
電子基板、その製造方法および電子機器 Download PDFInfo
- Publication number
- JP2007150022A JP2007150022A JP2005343340A JP2005343340A JP2007150022A JP 2007150022 A JP2007150022 A JP 2007150022A JP 2005343340 A JP2005343340 A JP 2005343340A JP 2005343340 A JP2005343340 A JP 2005343340A JP 2007150022 A JP2007150022 A JP 2007150022A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electronic substrate
- inductor element
- electronic
- magnetic layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
【課題】電気的特性を向上させることが可能であり、また放熱特性を向上させることが可能な電子基板1の提供を目的とする。
【解決手段】基体10上にインダクタ素子40を備えた電子基板1であって、インダクタ素子40のコア42が、磁性層31で形成されている。その磁性層31は、フェライトで構成されていることが望ましい。また基体10の周囲が、基体10より熱伝導率の高い材料からなる放熱部材で覆われていることが望ましい。
【選択図】図2
【解決手段】基体10上にインダクタ素子40を備えた電子基板1であって、インダクタ素子40のコア42が、磁性層31で形成されている。その磁性層31は、フェライトで構成されていることが望ましい。また基体10の周囲が、基体10より熱伝導率の高い材料からなる放熱部材で覆われていることが望ましい。
【選択図】図2
Description
本発明は、電子基板、その製造方法および電子機器に関するものである。
携帯電話やパーソナルコンピュータ等の電子機器には、電子回路が形成された電子基板(半導体チップ)が搭載されている。この電子基板は、抵抗やインダクタ素子、キャパシタ等の受動素子とともに利用される場合がある。特許文献1および特許文献2には、電子基板上にスパイラルインダクタ素子を形成する技術が提案されている。スパイラルインダクタ素子は、コアとなる台座の表面に渦巻き状の巻き線が形成されたものである。また非特許文献1には、電子基板上にトロイダルインダクタ素子を形成する技術が提案されている。トロイダルインダクタ素子は、リング状のコアの周りに、らせん状の巻き線が形成されたものである。
特開2002−164468号公報
特開2003−347410号公報
Ermolov et al,「Microreplicated RF Toroidal Inductor」,IEEE Transactions on Microwave Theory and Techniques,Vol.52,No.1,January 2004,p29-36
しかしながら、インダクタ素子で発生する磁束と電子基板を構成するシリコンとの干渉により漏れ電流が発生するので、インダクタ素子のQ値(インダクタンスと抵抗値との比)の向上に限界があるという問題がある。
近時では、電子基板や半導体チップ上に形成されたインダクタ素子をチョークコイルや変圧器等電源回路の一部として機能させることが検討されている。この場合には、インダクタ素子のインダクタンス値の向上が不可欠である。しかしながら、インダクタ素子のインダクタンス値の向上には、コイルの多巻き化が伴い、多くの電流を流すために発熱も伴うことになる。そのため、電子基板の大型化の抑制および温度上昇の抑制が望まれている。
近時では、電子基板や半導体チップ上に形成されたインダクタ素子をチョークコイルや変圧器等電源回路の一部として機能させることが検討されている。この場合には、インダクタ素子のインダクタンス値の向上が不可欠である。しかしながら、インダクタ素子のインダクタンス値の向上には、コイルの多巻き化が伴い、多くの電流を流すために発熱も伴うことになる。そのため、電子基板の大型化の抑制および温度上昇の抑制が望まれている。
本発明は、上記課題を解決するためになされたものであって、電気的特性を向上させることが可能であり、また放熱特性を向上させることが可能な電子基板、その製造方法および電子機器の提供を目的とする。
上記目的を達成するため、本発明に係る電子基板は、基体上にインダクタ素子を備えた電子基板であって、前記インダクタ素子のコアの全部または一部が、磁性体材料で形成されていることを特徴とする。
この構成によれば、インダクタ素子のコアを磁性体材料で形成したので、磁束密度を増加させることが可能になり、インダクタ素子のインダクタンス値およびQ値を向上させることができる。したがって、電子基板の電気的特性を向上させることができる。
この構成によれば、インダクタ素子のコアを磁性体材料で形成したので、磁束密度を増加させることが可能になり、インダクタ素子のインダクタンス値およびQ値を向上させることができる。したがって、電子基板の電気的特性を向上させることができる。
また前記インダクタ素子の周囲の全部または一部が、磁性体材料で覆われていることが望ましい。
この構成によれば、磁束密度をさらに増加させることが可能になり、電子基板の電気的特性を向上させることができる。
この構成によれば、磁束密度をさらに増加させることが可能になり、電子基板の電気的特性を向上させることができる。
また前記磁性体材料は、フェライトであることが望ましい。
この構成によれば、磁性体材料を低コストで導入することができる。
この構成によれば、磁性体材料を低コストで導入することができる。
また前記インダクタ素子は、リング状のコアとらせん状の巻き線とを備えたトロイダルインダクタ素子であることが望ましい。
この構成によれば、磁束が閉ループを構成するため、高効率のインダクタ素子を形成することができる。
この構成によれば、磁束が閉ループを構成するため、高効率のインダクタ素子を形成することができる。
また前記基体の周囲の全部または一部が、前記基体より熱伝導率の高い材料からなる放熱部材で覆われていることが望ましい。
この構成によれば、電子基板で発生した熱を迅速に外部に放出することが可能になる。したがって、電子基板の放熱特性を向上させることができる。
この構成によれば、電子基板で発生した熱を迅速に外部に放出することが可能になる。したがって、電子基板の放熱特性を向上させることができる。
また前記放熱部材は、金属微粒子を分散させた接着剤を介して、前記基体に固着されていることが望ましい。
金属微粒子を分散させることにより、接着剤の熱伝導率が高くなるので、電子基板で発生した熱を迅速に外部に放出することが可能になる。したがって、電子基板の放熱特性を向上させることができる。
金属微粒子を分散させることにより、接着剤の熱伝導率が高くなるので、電子基板で発生した熱を迅速に外部に放出することが可能になる。したがって、電子基板の放熱特性を向上させることができる。
一方、本発明に係る電子基板の製造方法は、基体上にインダクタ素子を備えた電子基板の製造方法であって、前記基体上に複数の第1配線を形成する工程と、前記複数の第1配線の中央部を覆うように絶縁部材を連続形成する工程と、前記絶縁部材の表面を横断するように複数の第2配線を形成する工程とを備え、前記第2配線を形成する工程では、一の前記第1配線の端部と他の前記第1配線の端部とを順に連結するように第2配線を配置することにより、前記第1配線および前記第2配線からなる複数本の巻き線を備えた前記インダクタ素子を形成することを特徴とする。
この構成によれば、磁性層をコアとするインダクタ素子を、簡単に形成することができる。
この構成によれば、磁性層をコアとするインダクタ素子を、簡単に形成することができる。
また前記巻き線の一部をトリミングして、前記インダクタ素子の特性調整を行う工程を有することが望ましい。
この構成によれば、所望の特性を備えたインダクタ素子を形成することができる。
この構成によれば、所望の特性を備えたインダクタ素子を形成することができる。
一方、本発明に係る電子機器は、上述した電子基板を備えたことを特徴とする。
この構成によれば、電気的特性に優れた低コストの電子基板を備えているので、電気的特性に優れた低コストの電子機器を提供することができる。
この構成によれば、電気的特性に優れた低コストの電子基板を備えているので、電気的特性に優れた低コストの電子機器を提供することができる。
以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
(第1実施形態)
図1は電子基板の説明図であり、図1(a)は平面図であり、図1(b)は図1(a)のB−B線における側面断面図である。なお図1(a)では、後述するソルダーレジストおよび放熱部材の記載を省略している。図1(a)に示すように、本実施形態に係る電子基板1は、例えばICやLSI等の集積回路のベアチップであり、基体10の表面上にインダクタ素子40を備えている。
(第1実施形態)
図1は電子基板の説明図であり、図1(a)は平面図であり、図1(b)は図1(a)のB−B線における側面断面図である。なお図1(a)では、後述するソルダーレジストおよび放熱部材の記載を省略している。図1(a)に示すように、本実施形態に係る電子基板1は、例えばICやLSI等の集積回路のベアチップであり、基体10の表面上にインダクタ素子40を備えている。
図1(b)に示すように、電子基板1は、シリコンやガラス、石英、水晶等からなる基体10を備えている。その基体10の表面には、電子回路(不図示)が形成されている。その電子回路は、少なくとも配線パターンが形成されており、複数のパッシブコンポーネント(部品)や複数のトランジスタ、複数の薄膜トランジスタ(Thin Film Transistor;TFT)等の半導体素子や、それらを相互に接続する配線等によって構成されている。その電子回路を保護するため、基体10の表面には、SiN等の電気絶縁性材料からなるパッシベーション膜8が形成されている。一方、基体10の表面周縁部や中央部には、電子回路を外部に電気的接続するための電極62が形成されている。
(インダクタ素子)
図1(a)に示す電子基板1は、基体10上にインダクタ素子40を備えている。
図2はインダクタ素子の説明図であり、図2(a)は平面図であり、図2(b)は図2(a)のC−C線における側面断面図である。なお図2(a)では、後述するソルダーレジストおよび放熱部材の記載を省略している。図2(a)に示すように、このインダクタ素子40は、磁性層31により形成されたリング状のコア42と、そのコア42の周りに形成されたらせん状の巻き線41とを備えている。その巻き線41は、磁性層31の裏面に配置された第1配線12および磁性層31の表面に配置された第2配線22によって構成されている。
図1(a)に示す電子基板1は、基体10上にインダクタ素子40を備えている。
図2はインダクタ素子の説明図であり、図2(a)は平面図であり、図2(b)は図2(a)のC−C線における側面断面図である。なお図2(a)では、後述するソルダーレジストおよび放熱部材の記載を省略している。図2(a)に示すように、このインダクタ素子40は、磁性層31により形成されたリング状のコア42と、そのコア42の周りに形成されたらせん状の巻き線41とを備えている。その巻き線41は、磁性層31の裏面に配置された第1配線12および磁性層31の表面に配置された第2配線22によって構成されている。
図2(b)に示すように、パッシベーション膜8の表面に第1配線12が形成されている。この第1配線12は、銅(Cu)、金(Au)、銀(Ag)、チタン(Ti)、タングステン(W)、チタンタングステン(TiW)、窒化チタン(TiN)、ニッケル(Ni)、ニッケルバナジウム(NiV)、クロム(Cr)、アルミニウム(Al)、パラジウム(Pd)等の導電性材料で形成されている。なおインダクタ素子の巻き線として必要な抵抗レンジや耐許容電流値等の特性に応じて、第1配線12の構成材料を適宜選択することができる。なお電解メッキ法により第1配線12を形成する場合には、第1配線12は下地層の表面に形成されるが、図2(b)では下地層の記載を省略している。
図2(a)に示すように、第1配線12は略台形状にパターニングされ、複数の第1配線12が同一円周上に放射状に配置されている。なお隣接する第1配線12間のスペースは、フォトリソグラフィの解像限界付近の一定幅に形成することが望ましい。これにより、第1配線12のL/S(Line and Space)の比率が大きくなり、配線抵抗を低減することができる。そして複数の第1配線12のうちの一つが、連結配線12aを介して、電極11に連結されている。
その第1配線12を覆うように、磁性体材料からなる磁性層31が形成されている。その磁性体材料としてフェライトを採用することにより、磁性体材料を低コストで導入することができる。フェライトは、Fe2O3を主成分とし、2価の金属酸化物との複合酸化物の総称である。後述するようにフェライトは、第1金属であるFeと、第2金属であるMnやCo、Ni等とを、酸化することによって得ることができる。なおスピネル型フェライト(MFe2O4)は軟質磁性材料として、マグネトプランバイト型フェライト(MFe12O19)は永久磁石として、ガーネット型フェライト(MFe5O12;M=Y,Sm、Gd,Dy,Ho,Er,Yb)はマイクロ波用材料としてサーキュレータ、アイソレータ等に用いられる。フェライトは、酸化物であるため表面が絶縁状態であるから、後述するコイルパターンをその直上に形成することができる。鉄などの磁性金属層で磁性層31を形成する場合は、その表面を酸化したり、絶縁性の樹脂を被着させる等の絶縁処理を施すことが好ましい。また、磁性層はFe系などに代表される透磁率の高いアモルファス金属層でも良い。
磁性層31には、内側貫通孔(ビア)33および外側貫通孔34が形成されている。内側貫通孔33は第1配線12の内側端部が露出するように穿設され、複数の内側貫通孔33が同一円周上に配置されている。また外側貫通孔34は第1配線12の外側端部が露出するように穿設され、複数の外側貫通孔34が同一円周上に配置されている。これにより、複数の第1配線の中央部を覆うように磁性層31が連続形成された状態となっている。なお内側貫通孔33および外側貫通孔34の開口形状は、扇型や長方形、長円形、楕円形等に形成すればよい。また複数の内側貫通孔33および/または複数の外側貫通孔34をそれぞれ連結して、リング状の貫通孔を形成してもよい。
図2(b)に示すように、磁性層31の表面に第2配線22が形成されている。この第2配線22も、第1配線12と同様の導電性材料で形成されている。なお第2配線22は、内側貫通孔33および外側貫通孔34の内部にも充填され、第1配線12に連結されている。
図2(a)に示すように、第2配線22は、隣接する第1配線12のうち、一方の第1配線上に形成された内側貫通孔33と、他方の第1配線上に形成された外側貫通孔34とを結ぶようにパターニングされている。すなわち、磁性層31を横断するように第2配線22が形成されている。なお第1配線12と同様に、隣接する第2配線22間のスペースも、フォトリソグラフィの解像限界付近の一定幅に形成することが望ましい。そして複数の第2配線22のうちの一つが、連結配線22aを介して、他の電極21に連結されている。本実施例では、電極11,21間にインダクタ素子40が挿入されている例について述べたが、挿入される場所は、電極と外部端子間や、外部端子と外部端子間、その他電子基板上に内蔵されたパッシブコンポーネント同士間等、接続先に関しては様々な変形が可能である。このことは、後述されるすべての実施形態で同様である。
このように、第1配線12および第2配線22が順次連結されて、らせん状の巻き線41が形成されている。なおフェライトは高抵抗率の電気絶縁性材料であるため、フェライトに隣接して第1配線12および第2配線22を形成することができる。また巻き線41の内側の磁性層31により、リング状のコア42が構成されている。そして、巻き線41およびコア42により、インダクタ素子40が構成されている。このようにリング状のコアを備えたトロイダルインダクタ素子40は、磁束が閉ループを構成するため、直線状のコアを備えたインダクタ素子に比べて効率がよい。
そしてインダクタ素子40のコア42を磁性体材料で構成することにより、磁束密度を増加させることが可能になり、インダクタ素子40のL値(インダクタンス)およびQ値を著しく向上させることができる。その結果、本実施形態のインダクタ素子40を電源回路のチョークコイル等として機能させることが可能になる。なお磁性層31は、必ずしも電子基板の略全面に形成されている必要はなく、インダクタ素子40の形成領域の近傍に形成されていればよい。
図3は、電子基板の変形例の説明図であり、図2(a)のC−C線に相当する部分における側面断面図である。図3に示す変形例では、パッシベーション膜8の裏側の略全面に導電層(電気的シールド層)7が形成されている。この導電層7は、電子回路の形成プロセスを利用して、AlやCu等の導電性材料により形成することが可能である。この導電層7を接地または一定電位に保持すれば、電磁シールド効果により、インダクタ素子40の磁界が基体10の能動素子を含む電子回路に及ぼす影響(カップリング)を低減することができる。なお導電層7は、インダクタ素子40と電子回路との間であれば、いかなる位置に形成してもよい。また導電層7は、電子基板の略全面に形成されていなくても、少なくともインダクタ素子40の形成領域に形成されていればよい。また、導電層のかわりに前述した磁性材料(フェライトやアモルファス金属層等)で磁気シールド層を形成してもよく、この方が磁気シールド特性は高く、インダクタ特性が向上する。また、図示しないが、インダクタの側面や上面にも、以下に説明するプロセスと同様のプロセスで電気もしくは磁気シールド層を形成しても良い。こうすることで、電気、磁気シールド特性は更に向上する。
(再配置配線等)
図1(b)に示すように、本実施形態に係る電子基板1は、相手側部材との接続に使用される接続端子63を備えている。また、基体10の周囲が高熱伝導率の放熱部材72で覆われている。
図1(b)に示すように、本実施形態に係る電子基板1は、相手側部材との接続に使用される接続端子63を備えている。また、基体10の周囲が高熱伝導率の放熱部材72で覆われている。
図1(a)に示すように、電子基板1の周縁部に沿って、複数の電極62が整列配置されている。近年の電子基板1の小型化により、隣接する電極62間のピッチは非常に狭くなっている。この電子基板1を相手側部材に実装すると、隣接する電極62間に短絡が発生するおそれがある。そこで電極62間のピッチを広げるため、電極62の再配置配線64が形成されている。
具体的には、電子基板1の表面中央部に、接続端子63を構成する複数のパッドが形成されている。その接続端子63に対して、電極62から引き出された再配置配線64が連結されている。これにより、狭ピッチの電極62が中央部に引き出されて広ピッチ化されている。このような電子基板1の形成には、ウエハの状態において一括して再配置配線や樹脂封止等を行なってから個々の電子基板1に分離する、W−CSP(Wafer level Chip Scale Package)技術が利用されている。
図4は、第1実施形態に係る電子基板の説明図であり、図1のA−A線における断面図である。接続端子63の表面にはバンプ78が形成されている。このバンプ78は、例えばハンダバンプであり、印刷法等によって形成されている。このバンプ78が、相手側部材の接続端子に対して実装されるようになっている。
そのバンプ78の周囲には、ソルダーレジスト66が形成されている。このソルダーレジスト66は、バンプ78を相手側部材に実装する際にバンプ78の隔壁となるものであり、樹脂等の電気絶縁性材料によって構成されている。このソルダーレジスト66により、磁性層31を含む基体10の表面全体が覆われている。
一方、基体10の裏面および側面を覆うように、放熱部材72が配置されている。この放熱部材72は、基体10の構成材料より熱伝導率の高い材料によって構成されている。例えば、基体10を構成するシリコンより熱伝導率が高いCuにより、放熱部材72を構成することが可能である。この放熱部材72は、基体10の裏面に配置された接着剤71を介して基体10に固定されている。その接着剤71として、主成分となる樹脂ペーストに、熱伝導率の高い金属微粒子を分散させたものを採用することが望ましい。具体的には、Agの微粒子を分散させたAgペーストを採用することが可能である。
上述したように、本実施形態の電子基板1を電源回路に使用すると、インダクタ素子に大きな電流が流れて電子基板1が発熱する。本実施形態では、電子基板1の周囲を放熱部材72で覆うとともに、その放熱部材72を高熱伝導率の接着剤で基体10に固定したので、電子基板1で発生した熱を迅速に外部に放出することが可能になる。これにより、電子基板1の温度上昇を抑制することが可能になり、電子基板の信頼性を向上させることができる。その結果、本実施形態の電子基板を電源回路に使用することが可能になる。
(実装構造)
図5は、第1実施形態に係る電子基板の実装構造の説明図であり、図1のA−A線に相当する部分における断面図である。図5に示すように、本実施形態に係る電子基板1は、相手側部材90に実装して使用する。この相手側部材90の表面には、配線パターン(不図示)およびランド92,94が形成されている。そのランド92,94の表面には、ハンダボール93,95が形成されている。本実施例では、はんだ接合方法についての説明を述べたが、ハンダボール93,95の代わりに、例えば銀ペーストなどの接着接合工法など、他の公知の実装方法を用いても良い。
図5は、第1実施形態に係る電子基板の実装構造の説明図であり、図1のA−A線に相当する部分における断面図である。図5に示すように、本実施形態に係る電子基板1は、相手側部材90に実装して使用する。この相手側部材90の表面には、配線パターン(不図示)およびランド92,94が形成されている。そのランド92,94の表面には、ハンダボール93,95が形成されている。本実施例では、はんだ接合方法についての説明を述べたが、ハンダボール93,95の代わりに、例えば銀ペーストなどの接着接合工法など、他の公知の実装方法を用いても良い。
そして、電子基板1のハンダバンプ78と相手側部材90のハンダボール93とを結合させて、電子基板1の接続端子63と相手側部材90のランド92とが電気的接続されている。また電子基板1の放熱部材72が、ハンダボール95を介して、相手側部材90のランド94に接続されている。これらの接続は、リフローやFCB(Flip Chip Bonding)等を用いて一括して行うことが可能である。
このように、放熱部材72を相手側部材90に接続することにより、電子基板1の放熱効率を向上させることができる。また、相手側部材90を介して放熱部材72を接地することが可能になり、電子基板1を外部から電気的に隔離することができる。これらにより、電子基板の信頼性を向上させることができる。
(電子基板の製造方法)
次に、第1実施形態に係る電子基板の製造方法について説明する。
図6および図7は、第1実施形態に係る電子基板の製造方法の工程図であり、図1のA−A線に相当する部分における断面図である。なお電子基板の製造には、W−CSP技術を利用する。すなわち、ウエハに対し一括して以下の各工程を行い、最後に個々の電子基板に分離する。
次に、第1実施形態に係る電子基板の製造方法について説明する。
図6および図7は、第1実施形態に係る電子基板の製造方法の工程図であり、図1のA−A線に相当する部分における断面図である。なお電子基板の製造には、W−CSP技術を利用する。すなわち、ウエハに対し一括して以下の各工程を行い、最後に個々の電子基板に分離する。
まず図6(a)に示すように、ウエハ10aのパッシベーション膜8の表面に、第1配線12および連結配線(以下「第1配線12等」という。)を形成する。その前提として、パッシベーション膜8の表面に下地膜を形成する。この下地膜は、下層のバリア層と上層のシード層とで構成される。初めに、バリア層は、Al等からなる電極へのCuの拡散を防止するものであり、TiWやTiN等により厚さ100nm程度に形成する。シード層は、第1配線12等を電解メッキ法で形成する際の電極として機能するものであり、Cu等により厚さ数100nm程度に続けて形成する。それらはスパッタ法、CVD法、無電解メッキ法などで形成されることが多い。次に、第1配線12等の形成領域に開口部を有するマスクを形成する。次に、下地膜のシード層を電極として電解Cuメッキを行い、マスクの開口部にCuを埋め込んで第1配線12等を形成する。これは、無電解メッキ法などで形成しても良い。マスクを除去した後に、第1配線12等をマスクとして下地膜をエッチングする。
次に図6(b)に示すように、第1配線12等を覆うように磁性層31を形成する。ここでは、フェライトからなる磁性層31の形成方法を例にして説明する。
まず、ウエハ10aの表面全体に金属膜を形成する。この金属膜は、第1金属であるFeと、第2金属であるMnやCo、Ni等で構成する。金属膜の形成は、電解めっき法または無電解めっき法等を用いて行うことが可能である。第1金属および第2金属を同時に析出させれば、両者が混合された金属膜を形成することが可能であり、第1金属および第2金属を交互に析出させれば、第1金属および第2金属が交互に積層された金属膜を形成することが可能である。第1金属と第2金属との割合は、例えば1:1とすればよい。なお第2金属として、MnやCo、Ni等のうち1種類の金属のみを採用するのではなく、2種類以上の金属を採用してもよい。
まず、ウエハ10aの表面全体に金属膜を形成する。この金属膜は、第1金属であるFeと、第2金属であるMnやCo、Ni等で構成する。金属膜の形成は、電解めっき法または無電解めっき法等を用いて行うことが可能である。第1金属および第2金属を同時に析出させれば、両者が混合された金属膜を形成することが可能であり、第1金属および第2金属を交互に析出させれば、第1金属および第2金属が交互に積層された金属膜を形成することが可能である。第1金属と第2金属との割合は、例えば1:1とすればよい。なお第2金属として、MnやCo、Ni等のうち1種類の金属のみを採用するのではなく、2種類以上の金属を採用してもよい。
次に、金属膜を酸化する。金属膜の酸化は、酸素ガス等の雰囲気にウエハ10aを保持しつつ加熱することによって行うことが可能であり、また重クロム酸カリ等の酸化剤の液体に基体を浸漬することによって行うことも可能である。これらの処理により、金属膜を構成する第1金属および第2金属がともに酸化されて、フェライトが形成される。これらのプロセスを繰り返せば、任意の厚さのフェライトが形成される。
なお、フェライトの形成方法として、近時開発されたフェライトめっき法を採用することも可能である。フェライトめっき法は、室温〜90℃程度の水溶液中で、強磁性フェライト膜を直接形成する方法である。具体的には、まず基体の表面に、金属イオンの吸着席となるOH基を形成する。次にその基体を、Fe2+やその他の金属イオン(Co2+やNi2+、Mn2+、Zn2+等)を含む溶液(FeCl2水溶液等)に浸漬する。すると、基体表面のOH基に金属イオンが吸着する。次に、亜硝酸イオン(NO2−)や空気などの酸化剤を導入することにより、2価のFe2+の一部を3価のFe3+に酸化する。さらに、そのFe3+に金属イオンを吸着させることにより、スピネル型フェライトを生成することができる。
次に、磁性層31をパターニングする。この工程では、上述した内側貫通孔および外側貫通孔を形成することにより、第1配線の端部を露出させつつ第1配線の中央部を覆うように磁性層31を形成する。これと同時に、磁性層31の平面形状をパターニングする。その際、インダクタ素子の形成領域の近傍のみに磁性層31を残して、それ以外の領域の磁性層31を除去してもよい。
磁性層31のパターニングは、ウエットエッチングを用いて行うことが可能である。具体的には、まず磁性層31の表面全体にレジスト膜を形成し、露光および現像することにより、磁性層31を残すべき領域にマスクを形成する。次に、塩化第二鉄やチオ硫酸ナトリウムなどのエッチャント水溶液に、ウエハ10aを浸漬する。なおエッチャント水溶液の濃度は、Fe層をエッチングする場合の濃度と同程度であればよく、磁性層の厚さに鑑みて適宜調整する。またウエハ10aの浸漬時間も、エッチャント水溶液の濃度および磁性層の厚さに鑑みて適宜調整する。なお磁性層31のパターニングは、ドライエッチングを用いて行うことも可能である。
以上により、所定パターンの磁性層31が形成される。もちろん、磁性層31は前述したフェライト以外の物質で形成しても良い。
以上により、所定パターンの磁性層31が形成される。もちろん、磁性層31は前述したフェライト以外の物質で形成しても良い。
次に図6(c)に示すように、磁性層31の表面に、再配置配線64および接続端子63(以下「再配置配線64等」という。)を形成する。この再配置配線等の形成工程において、再配置配線等と同時に、第2配線22および連結配線(以下「第2配線22等」という。)を形成する。その具体的な方法は、上述した第1配線12等の形成方法と同様である。このように、再配置配線64等と同時に第2配線22等を形成することにより、製造工程を簡略化して製造コストを低減することができる。また、メッキやフォトリソグラフィ等を利用して正確に第2配線22等を形成することが可能になり、所望の特性を備えたインダクタ素子を形成することができる。なお磁性層31の表面に形成された第2配線22をレーザ等でトリミングすることにより、インダクタ素子特性のチューニングを行うことも可能である。
次に図7(a)に示すように、ウエハ10aの表面全体にソルダーレジスト66を形成する。なお接続端子63の上方に、ソルダーレジスト66の開口部67を形成する。
次に図7(b)に示すように、その開口部の内側における接続端子63の表面に、バンプ78を形成する。
ここで、ウエハ10aから個々の電子基板1を分離する。電子基板1の分離は、ダイシング等によって行うことができる。
次に図7(b)に示すように、その開口部の内側における接続端子63の表面に、バンプ78を形成する。
ここで、ウエハ10aから個々の電子基板1を分離する。電子基板1の分離は、ダイシング等によって行うことができる。
次に図7(c)に示すように、基体10の裏面に接着剤71を塗布する。接着剤71の塗布は、ディスペンサ等から吐出して行うことが可能である。
次に図7(d)に示すように、放熱部材72を装着する。まず、銅板を箱状にプレス成型して放熱部材72を形成する。次に、その放熱部材72の内側に基体10を挿入し、放熱部材72の底面と基体10の裏面とを接着剤71により固着する。
以上により、本実施形態に係る電子基板1が完成する。
次に図7(d)に示すように、放熱部材72を装着する。まず、銅板を箱状にプレス成型して放熱部材72を形成する。次に、その放熱部材72の内側に基体10を挿入し、放熱部材72の底面と基体10の裏面とを接着剤71により固着する。
以上により、本実施形態に係る電子基板1が完成する。
以上に詳述したように、図4に示す本実施形態に係る電子基板の製造方法によれば、磁性層をコアとするインダクタ素子を、簡単に形成することができる。そして、インダクタ素子40のコアを磁性層31で形成することにより、磁束密度を増加させることが可能になり、インダクタ素子40の電気的特性を向上させることができる。
(第1変形例)
図8は、第1実施形態の第1変形例に係る電子基板の説明図であり、図1のA−A線に相当する部分における断面図である。図8に示すように、第1変形例に係る電子基板は、複数の磁性層31,131が積層形成されたものである。
図8は、第1実施形態の第1変形例に係る電子基板の説明図であり、図1のA−A線に相当する部分における断面図である。図8に示すように、第1変形例に係る電子基板は、複数の磁性層31,131が積層形成されたものである。
第1変形例では、第1実施形態と同様に、第1磁性層31の裏面に第1配線12が形成され、第1磁性層31の表面に第2配線22が形成されている。これら第1配線12および第2配線22によりインダクタ素子40の巻き線41が構成され、巻き線41の内側に配置された第1磁性層31によりインダクタ素子40のコアが構成されている。
第1変形例では、第2配線22を覆うように、第2磁性層131が形成されている。この第2磁性層131は、第1磁性層31と同等の材料により、第1磁性層31と同様の方法で形成されている。その第2磁性層131を覆うように、ソルダーレジスト66が形成されている。
インダクタ素子40の巻き線41に電流を流すと、巻き線41の内側だけでなく外側にも磁界が発生する。第1変形例では、巻き線41を構成する第2配線22を覆うように、第1磁性層31の表面に第2磁性層131を形成したので、磁力線の減衰が抑制され、第1実施形態より磁束密度を増加させることが可能になる。したがって、インダクタ素子40の電気的特性を向上させることができる。これに加えて、第1磁性層31の裏面に第3磁性層を形成して、巻き線41を構成する第1配線12を覆うようにすれば、磁束密度をさらに増加させることも可能である。
(第1変形例)
図9はインダクタ素子の変形例の説明図であり、図9(a)は平面図であり、図9(b)は図9(a)のD−D線における断面図である。第1実施形態ではリング状のコアを有する立体型インダクタ素子(インダクタ素子)を採用したが、これに代えて、図9(a)に示す直線状のコアを有する立体型インダクタ素子140を採用することも可能である。
図9はインダクタ素子の変形例の説明図であり、図9(a)は平面図であり、図9(b)は図9(a)のD−D線における断面図である。第1実施形態ではリング状のコアを有する立体型インダクタ素子(インダクタ素子)を採用したが、これに代えて、図9(a)に示す直線状のコアを有する立体型インダクタ素子140を採用することも可能である。
図9(a)に示すように、第1変形例では、基体10の表面に、複数の第1配線12が形成されている。この第1配線12は、第1実施形態と同等の材料により、第1実施形態と同様の方法で形成されている。また、複数の第1配線12が平行に配置されている。そして、複数の第1配線12のうちの一つが、連結配線12aを介して、電極11に連結されている。
その第1配線12の端部を露出させつつ、中央部を覆うように、磁性層31が形成されている。この磁性層31は、第1実施形態と同等の材料により、略直線状に形成されている。図9(b)に示すように、磁性層31の延在方向に垂直な断面は、略半円形状とされている。この磁性層31は、第1実施形態と同様の方法で形成することも可能であるが、液滴吐出法や印刷法等により直接描画形成することも可能である。
図9(a)に示すように、その磁性層31の表面を横断するように、複数の第2配線22が形成されている。この第2配線22も、第1実施形態と同等の材料により、第1実施形態と同様の方法で形成されている。また、複数の第2配線22が平行に配置されている。そして、複数の第2配線22のうちの一つが、連結配線22aを介して、電極21に連結されている。
この第2配線22は、隣接する第1配線12のうち、一方の第1配線の内側端部と、他方の第1配線の外側端部とを連結するように形成されている。このように、第1配線12および第2配線22が順に連結されて、らせん状の巻き線41が形成されている。また巻き線41の内側の磁性層31により、直線状のコア42が構成されている。そして巻き線41およびコア42により、立体型インダクタ素子140が構成されている。このように、直線状の立体型インダクタ素子140を備えた電子基板においても、第1実施形態と同様の効果を奏することができる。
(第3変形例)
図10はインダクタ素子の変形例の平面図であり、図10(a)は平面図であり、図10(b)は図10(a)のE−E線における断面図である。第1実施形態および上記第1変形例では立体型インダクタ素子を採用したが、これに代えて、図10(a)に示す平面型インダクタ素子(スパイラルインダクタ素子)240を採用することも可能である。
図10はインダクタ素子の変形例の平面図であり、図10(a)は平面図であり、図10(b)は図10(a)のE−E線における断面図である。第1実施形態および上記第1変形例では立体型インダクタ素子を採用したが、これに代えて、図10(a)に示す平面型インダクタ素子(スパイラルインダクタ素子)240を採用することも可能である。
図10(b)に示すように、基体10の表面に磁性層31が形成され、その磁性層31の表面に巻き線41が形成されている。この巻き線41は、図10(b)に示す側面視において同一平面状に、図10(a)に示す平面視において渦巻状に形成されている。なお巻き線41は、図10(a)に示す略矩形の渦巻状に限られず、略円形や略多角形の渦巻状に形成することも可能である。その巻き線41の外側端部は、連結配線22aを介して電極21に連結されている。また巻き線41の内側端部は、連結配線12aを介して電極11に連結されている。この連結配線12aは、磁性層31に形成された孔31aから磁性層31の裏面に引き回されて、磁性層31の表面に形成された巻き線41と短絡しないように配置されている。
そして、巻き線41の下層の磁性層31がコア42として機能することにより、平面型インダクタ素子240が構成されている。このように、平面型インダクタ素子240を備えた電子基板においても、第1実施形態と同様の効果を奏することができる。
(電子機器)
次に、上述した電子基板(電子基板)を備えた電子機器の例について説明する。
図11は、携帯電話の斜視図である。上述した電子基板は、携帯電話300の筐体内部に配置されている。この構成によれば、電気的特性に優れた低コストの電子基板を備えているので、電気的特性に優れた低コストの携帯電話を提供することができる。
次に、上述した電子基板(電子基板)を備えた電子機器の例について説明する。
図11は、携帯電話の斜視図である。上述した電子基板は、携帯電話300の筐体内部に配置されている。この構成によれば、電気的特性に優れた低コストの電子基板を備えているので、電気的特性に優れた低コストの携帯電話を提供することができる。
なお、上述した半導体装置は、携帯電話以外にも種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ(PC)およびエンジニアリング・ワークステーション(EWS)、ページャ、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。いずれの場合でも、電気的特性に優れた低コストの電子機器を提供することができる。
なお、本発明の技術範囲は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。すなわち、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
例えば、上記実施形態では電子基板の表面にインダクタ素子を形成したが、電子基板の裏面にインダクタ素子を形成して、貫通電極により表面との導通を確保してもよい。また上記実施形態では、電子回路が形成された電子基板にインダクタ素子を形成したが、電気絶縁性材料からなる電子基板にインダクタ素子を形成してもよい。また上記実施形態では、電解メッキ法により第1配線および第2配線を形成したが、スパッタ法や蒸着法等の他の成膜方法を採用してもよい。
以上説明してきた例では、再配置配線型のウエハレベルパッケージ構造とインダクタ構造の混在構造について述べてきたが、ウエハレベルパッケージ構造はこれに限ることはなく、外部端子部にCuポスト構造を有するウエハレベルパッケージ構造など、その他の公知のウエハレベルパッケージ構造とインダクタ構造の混在構造にしても構わない。どちらでも、信頼性やインダクタ特性の双方に優れた構造を提供することができる。
1…電子基板 10…基体 30…応力緩和層 31…磁性層 40…インダクタ素子 41…巻き線 42…コア 63…接続端子 71…接着剤 72…放熱部材 90…相手側部材 300…電子機器
Claims (9)
- 基体上にインダクタ素子を備えた電子基板であって、
前記インダクタ素子のコアの全部または一部が、磁性体材料で形成されていることを特徴とする電子基板。 - 前記インダクタ素子の周囲の全部または一部が、磁性体材料で覆われていることを特徴とする請求項1に記載の電子基板。
- 前記磁性体材料は、フェライトであることを特徴とする請求項1または請求項2に記載の電子基板。
- 前記インダクタ素子は、リング状のコアとらせん状の巻き線とを備えたトロイダルインダクタ素子であることを特徴とする請求項1ないし請求項3のいずれか1項に記載の電子基板。
- 前記基体の周囲の全部または一部が、前記基体より熱伝導率の高い材料からなる放熱部材で覆われていることを特徴とする請求項1ないし請求項4のいずれか1項に記載の電子基板。
- 前記放熱部材は、金属微粒子を分散させた接着剤を介して、前記基体に固着されていることを特徴とする請求項5に記載の電子基板。
- 基体上にインダクタ素子を備えた電子基板の製造方法であって、
前記基体上に複数の第1配線を形成する工程と、
前記複数の第1配線の中央部を覆うように絶縁部材を連続形成する工程と、
前記絶縁部材の表面を横断するように複数の第2配線を形成する工程とを備え、
前記第2配線を形成する工程では、一の前記第1配線の端部と他の前記第1配線の端部とを順に連結するように第2配線を配置することにより、
前記第1配線および前記第2配線からなる複数本の巻き線を備えた前記インダクタ素子を形成することを特徴とする電子基板の製造方法。 - 前記巻き線の一部をトリミングして、前記インダクタ素子の特性調整を行う工程を有することを特徴とする請求項7に記載の電子基板の製造方法。
- 請求項1ないし請求項6のいずれか1項に記載の電子基板を備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005343340A JP2007150022A (ja) | 2005-11-29 | 2005-11-29 | 電子基板、その製造方法および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005343340A JP2007150022A (ja) | 2005-11-29 | 2005-11-29 | 電子基板、その製造方法および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007150022A true JP2007150022A (ja) | 2007-06-14 |
Family
ID=38211051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005343340A Withdrawn JP2007150022A (ja) | 2005-11-29 | 2005-11-29 | 電子基板、その製造方法および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007150022A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011035349A (ja) * | 2009-08-06 | 2011-02-17 | Casio Computer Co Ltd | 半導体装置およびその製造方法 |
WO2016076121A1 (ja) * | 2014-11-12 | 2016-05-19 | 株式会社村田製作所 | 電源モジュールおよびその実装構造 |
JP2016526284A (ja) * | 2013-05-06 | 2016-09-01 | クアルコム,インコーポレイテッド | 非対称ガラス貫通ビアを有する電子デバイス |
CN107750391A (zh) * | 2015-06-25 | 2018-03-02 | 英特尔Ip公司 | 用于wlcsp的垂直电感器 |
US10116285B2 (en) | 2013-03-14 | 2018-10-30 | Qualcomm Incorporated | Integration of a replica circuit and a transformer above a dielectric substrate |
US10354795B2 (en) | 2013-08-30 | 2019-07-16 | Qualcomm Incorporated | Varying thickness inductor |
WO2022085541A1 (ja) * | 2020-10-20 | 2022-04-28 | 東京計器株式会社 | 変圧器 |
TWI788775B (zh) * | 2021-02-05 | 2023-01-01 | 恆勁科技股份有限公司 | 電感結構及其製法與電子封裝件及其製法暨封裝載板之製法 |
-
2005
- 2005-11-29 JP JP2005343340A patent/JP2007150022A/ja not_active Withdrawn
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011035349A (ja) * | 2009-08-06 | 2011-02-17 | Casio Computer Co Ltd | 半導体装置およびその製造方法 |
US10116285B2 (en) | 2013-03-14 | 2018-10-30 | Qualcomm Incorporated | Integration of a replica circuit and a transformer above a dielectric substrate |
JP2016526284A (ja) * | 2013-05-06 | 2016-09-01 | クアルコム,インコーポレイテッド | 非対称ガラス貫通ビアを有する電子デバイス |
US10354795B2 (en) | 2013-08-30 | 2019-07-16 | Qualcomm Incorporated | Varying thickness inductor |
WO2016076121A1 (ja) * | 2014-11-12 | 2016-05-19 | 株式会社村田製作所 | 電源モジュールおよびその実装構造 |
JPWO2016076121A1 (ja) * | 2014-11-12 | 2017-06-22 | 株式会社村田製作所 | 電源モジュールおよびその実装構造 |
US10158293B2 (en) | 2014-11-12 | 2018-12-18 | Murata Manufacturing Co., Ltd. | Power supply module and mounting structure therefor |
CN107750391A (zh) * | 2015-06-25 | 2018-03-02 | 英特尔Ip公司 | 用于wlcsp的垂直电感器 |
JP2018524800A (ja) * | 2015-06-25 | 2018-08-30 | インテル アイピー コーポレイション | Wlcspの縦型インダクタ |
KR20180026472A (ko) * | 2015-06-25 | 2018-03-12 | 인텔 아이피 코포레이션 | Wlcsp용 수직 인덕터 |
US10784033B2 (en) | 2015-06-25 | 2020-09-22 | Intel IP Corporation | Vertical inductor for WLCSP |
KR102310655B1 (ko) * | 2015-06-25 | 2021-10-08 | 인텔 코포레이션 | Wlcsp용 수직 인덕터 |
US11250981B2 (en) | 2015-06-25 | 2022-02-15 | Intel Corporation | Vertical inductor for WLCSP |
EP3314650B1 (en) * | 2015-06-25 | 2023-03-15 | Intel Corporation | Vertical inductor for wlcsp |
US11984246B2 (en) | 2015-06-25 | 2024-05-14 | Intel Corporation | Vertical inductor for WLCSP |
WO2022085541A1 (ja) * | 2020-10-20 | 2022-04-28 | 東京計器株式会社 | 変圧器 |
TWI788775B (zh) * | 2021-02-05 | 2023-01-01 | 恆勁科技股份有限公司 | 電感結構及其製法與電子封裝件及其製法暨封裝載板之製法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11735353B2 (en) | Inductor component and method of manufacturing same | |
JP6750593B2 (ja) | インダクタ部品 | |
JP5874199B2 (ja) | コイル部品及びその製造方法 | |
JP2007150022A (ja) | 電子基板、その製造方法および電子機器 | |
CN104733154B (zh) | 片式电子组件及其制造方法 | |
JP4764668B2 (ja) | 電子基板の製造方法および電子基板 | |
JP5382064B2 (ja) | コイル部品及びその製造方法 | |
JP2007250924A (ja) | インダクタ素子とその製造方法、並びにインダクタ素子を用いた半導体モジュール | |
JP2019046993A (ja) | インダクタ部品 | |
JP4835414B2 (ja) | 超小型電力変換装置 | |
JP2004274004A (ja) | 超小型電力変換装置 | |
JP2008171965A (ja) | 超小型電力変換装置 | |
JP5339974B2 (ja) | インダクタ装置及びその製造方法 | |
JP2018046181A (ja) | インダクタおよびインダクタの製造方法 | |
JP2008103603A (ja) | 電子基板および電子機器 | |
TW202038421A (zh) | 包含用於屏蔽之至少一圖案化接地平面之基板 | |
JP5375878B2 (ja) | コイル部品の製造方法及びコイル部品 | |
JP4779606B2 (ja) | 電子基板、その製造方法および電子機器 | |
CN101320726B (zh) | 混入磁性体粉末的半导体装置及其制造方法 | |
JP2008103602A (ja) | 電子基板、その製造方法および電子機器 | |
JP4779605B2 (ja) | 電子基板および電子機器 | |
JP2008103394A (ja) | 電子基板の製造方法、電子基板および電子機器 | |
JP2008103399A (ja) | 電子基板、その製造方法および電子機器 | |
WO2022074983A1 (ja) | 回路部品および半導体装置 | |
JP2008103398A (ja) | 電子基板、その製造方法および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090203 |