CN107750391A - 用于wlcsp的垂直电感器 - Google Patents

用于wlcsp的垂直电感器 Download PDF

Info

Publication number
CN107750391A
CN107750391A CN201580081209.8A CN201580081209A CN107750391A CN 107750391 A CN107750391 A CN 107750391A CN 201580081209 A CN201580081209 A CN 201580081209A CN 107750391 A CN107750391 A CN 107750391A
Authority
CN
China
Prior art keywords
trace
hole
inductor
core
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580081209.8A
Other languages
English (en)
Inventor
A.沃尔特
T.迈尔
G.克诺布林格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel IP Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel IP Corp filed Critical Intel IP Corp
Publication of CN107750391A publication Critical patent/CN107750391A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/06—Mounting, supporting or suspending transformers, reactors or choke coils not being of the signal type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0086—Printed inductances on semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2814—Printed windings with only part of the coil or of the winding in the printed circuit board, e.g. the remaining coil or winding sections can be made of wires or sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/20—Instruments transformers
    • H01F38/22—Instruments transformers for single phase ac
    • H01F38/28—Current transformers
    • H01F38/30—Constructions
    • H01F2038/305—Constructions with toroidal magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H01L2224/16267—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的实施例包含微电子装置和形成微电子装置的方法。在实施例中，微电子装置包含半导体管芯和电耦合到半导体管芯的电感器。电感器可包含一个或多个导电线圈，其远离半导体管芯的表面延伸。在实施例中，每个导电线圈可包含多个迹线。例如，第一迹线和第三迹线可在第一介电层上方形成，以及第二迹线可在第二介电层上方和芯上方形成。穿透第二介电层的第一通孔可将第一迹线耦合到第二迹线，以及穿透第二介电层的第二通孔可将第二迹线耦合到第三迹线。

Description

用于WLCSP的垂直电感器
技术领域
本发明实施例一般涉及半导体装置的制造。尤其，本发明的实施例涉及用于半导体装置的电感器以及用于制造这样的装置的方法。
背景技术
电感器是用于无线平台的RF电路的关键元件。一般而言，电感器在半导体芯片的表面上形成。然而，在芯片表面上形成电感器引起管芯中的电路与电感器之间不需要的耦合，并且减少半导体芯片上有价值的表面区域。因此，将芯片上电感器替换成集成到装置封装中的电感器是可期望的。在晶圆级别芯片尺寸封装（WLCSP）中，集成到封装中的电感器典型地是平面化电感器。在平面化电感器中，导电线圈的平面大体上平行于电感器所连接的半导体管芯的表面。由于装置封装并未延伸到WLCSP中半导体芯片的外周长之外，在WLCSP的封装中形成的平面化电感器具有相似于芯片上电感器的劣势。第一，在平面化电感器中，大部分磁通线贯穿半导体管芯的表面。由电感器形成的磁通线诱发耦合回电感器的涡电流，并且引起电感器的质量因子中不想要的减少。此外，平面化电感器的导电线圈位于靠近半导体管芯的表面。导电线圈到管芯表面的紧密贴近产生半导体管芯与电感器之间不合需要的电容性耦合。
用于形成非平面化电感器的一种方式使用电线接合技术以形成电感器的导电线圈。然而，直接到半导体管芯的表面的电线接合线圈促使显著机械应力用于管芯表面。现代芯片技术在后端工序（BEOL）堆叠中使用低脆性和超低k介电质。在很多情况下，由电线接合破坏BEOL堆叠的风险被认为是过高的。
附图说明
图1A是根据本发明实施例，具有环绕芯而形成的电感器的微电子装置的截面图示。
图1B是根据本发明实施例，具有环绕芯而形成的电感器以及具有与导电线圈的第一迹线和第三迹线接触的芯的微电子装置的截面图示。
图1C是根据本发明实施例，具有带有环绕以及穿透芯而形成的导电线圈的电感器的微电子装置的截面图示。
图1D是根据本发明实施例，具有环绕芯而形成的电感器以及具有在半导体管芯的后端工序堆叠中形成的电感器的部分的微电子装置的截面图示。
图2A是根据本发明实施例，带有具有环绕芯而形成的多个导电线圈的电感器的微电子装置的平面视图图示。
图2B是根据本发明实施例，带有具有环绕芯而形成的多个导电线圈的变压器的微电子装置的平面视图图示。
图3A-3I是根据本发明实施例，可用于形成具有环绕芯而形成的电感器的微电子装置的加工操作的截面图示。
图4A是根据本发明实施例，带有具有第一布线层的封装的电感器的微电子装置的截面图示。
图4B是根据本发明实施例，带有具有第一布线层和第二布线层的封装的电感器的微电子装置的截面图示。
图4C是根据本发明实施例，带有具有第一布线层并且附连到半导体上第一再分布层的封装的电感器的微电子装置的截面图示。
图4D是根据本发明实施例，具有作为电线接合的电感器的封装的电感器的微电子装置的截面图示。
图5A-5F是根据本发明实施例，可实现成形成电线接合的封装的电感器的加工操作的截面图示。
图6是根据本发明实施例，包含具有形成的一个或多个电感器的一个或多个微电子装置的计算装置的概要图。
具体实施方式
本文描述了包含垂直定向的电感器的系统和形成这样的装置的方法。在下文描述中，将使用由本领域技术人员通常采用以传递其工作的本质到其他本领域技术人员的术语，来描述阐述性实现的各种方面。然而，对于本领域技术人员将会是明显的是，可仅采用某些描述的方面来实践本发明。出于解释的目的，陈述了具体数字、材料和配置以便提供对阐述性实现的透彻理解。然而，对本领域技术人员将会是明显的是，可在没有具体细节的情况下实践本发明。在其它实例中，众所周知的特征被省略或被简化，以便不使阐述性实现晦涩难懂。
各种操作将以最有助于理解本发明的方式被依次地描述为多个离散的操作，然而，描述的顺序不应该被理解成意指这些操作是必然地依赖顺序的。尤其，这些操作不需要以展现的顺序来执行。
本发明实施例包含微电子装置，其包含一个或多个垂直定向的电感器。如本文中使用，垂直定向的电感器是具有一个或多个导电线圈的电感器，该一个或多个导电线圈沿大体上并不平行于半导体管芯表面的平面而形成，其中电感器连接到该半导体管芯。例如，本发明实施例可包含具有一个或多个线圈的垂直定向的电感器，该一个或多个线圈沿大体上正交于半导体管芯表面的平面而形成，其中电感器连接到该半导体管芯。电感器的垂直定向与平面化电感器（诸如上文所述的那些平面化电感器）相比较，减少了贯穿半导体管芯的表面的磁通线。如此，半导体管芯中的涡电流被减少，以及电感器的质量因子得以提高。此外，与平面化电感器中分离电感器的导电线圈与半导体管芯的距离相比较，垂直定向增加了两个组件之间的距离。因此，相对于平面化电感器，减少了半导体管芯与电感器之间的电容性耦合。
本发明实施例允许一个或多个垂直电感器的结合而不在实质上减少生产量或增加生产的成本。生产量实质上并未减少，因为用于形成电感器的加工操作已经被用于形成对于将焊料凸点连接到管芯表面上的接触所需的再分布层。例如，包含两个再分布层的微电子装置中，第一再分布层可用于导电线圈的底部部分，以及第二再分布层可用于导电线圈的顶部部分。由于形成垂直电感器所需的加工操作和材料已经可用于形成用于封装微电子装置的再分布层，因此当形成根据本发明实施例的垂直电感器时，不会有本质上对于成本的增加或在生产量中的降低。
现参考图1A，根据本发明实施例，示出了微电子装置100的截面图示。微电子装置100可包含半导体管芯110。半导体管芯110可包含装置电路（未示出）。在一个实施例中，半导体管芯可以是使用块状硅或绝缘体上硅底座而形成的结晶衬底。在其它实现中，半导体管芯可使用备选材料而形成，该备选材料可以或可以不与硅组合，其包含但不限于：锗，锑化铟，碲化铅，砷化铟，磷化铟，砷化镓，砷化铟镓，锑化镓，或III-V族或IV族材料的其它组合。虽然在此描述可通过其形成衬底的材料的某些示例，但在可建立半导体装置时可充当为基础的任何材料落入本发明的范围内。
微电子装置100可以是在较大衬底（诸如，例如晶圆）上形成的多个微电子装置中的一个。在实施例中，微电子装置可以是晶圆级别芯片尺寸封装（WLCSP）。在某些实施例中，在封装操作（诸如，例如一个或多个垂直定向的电感器的形成和/或一个或多个焊料凸点的附连）之后，微电子装置100可从晶圆分离。
一个或多个接触112可在半导体管芯110的表面111上形成。接触112可包含一个或多个导电层。通过示例的方式，接触112可包含阻挡层、有机表面保护（OSP）层、金属层或其任何组合。接触112可提供到半导体管芯110内的有源装置电路（未示出）的电连接。接触112可每个通过后端工序（BEOL）堆叠（其包含低k介电材料和导电迹线的一个或多个交替层（未示出））电耦合到装置电路。
本发明实施例包含每个电耦合到接触112的一个或多个焊料凸点160。焊料凸点160可通过一个或多个再分布层和导电通孔电耦合到接触112。在图1A中图示的实施例，焊料凸点160通过第一通孔114、第一再分布层116、第二通孔118和第二再分布层120电耦合到接触112。虽然图示的实施例包含两个再分布层，但是要理解的是本发明实施例不限于这样的配置，以及可包含一个或多个再分布层。根据实施例，第一和第二再分布层与第一和第二通孔可以是导电材料，诸如铜层。根据实施例，再分布层和通孔可包含单个金属层、不同金属层的堆叠或合金。例如，再分布层可包含阻挡层、晶种层或诸如此类。
再分布层可通过一个或多个介电层彼此分离。在图示的实施例中，第一再分布层116在第一介电层104上方形成，以及第二介电层106将第一再分布层116从第二再分布层120分离。穿透第一介电层104而形成的第一通孔114可将第一再分布层116电耦合到接触112，以及穿透第二介电层106而形成的第二通孔118可将第一再分布层116电耦合到第二再分布层120。通过示例的方式，介电层104和106可以是任何合适的介电材料。在实施例中，介电层可以是聚合物材料，诸如例如聚酰亚胺、环氧化物或味之素积层膜（ABF）。根据实施例，阻焊108可在第二介电层106的部分上方和在第二再分布层120的部分上方形成，以便预防锈蚀和短路。
在实施例中，微电子装置100包含一个或多个电感器124。电感器124通过输入接触112I和输出接触112O电耦合到半导体管芯110内的装置电路。本发明实施例包含具有环绕芯122形成的一个或多个导电线圈126的电感器124。在一个实施例中，电感器124的一个或多个导电线圈126可从多个导电迹线和通孔形成。在图1A中图示的实施例中，导电线圈126包括第一导电通孔131、第一迹线132、第二导电通孔133、第二导电迹线134、第三导电通孔135、第三导电迹线136和第四导电通孔137。通过示例方式，第一导电通孔131将输入接触112I电耦合到第一迹线132。第二导电通孔133将第一迹线132电耦合到第二迹线134。第三导电通孔135将第二迹线134电耦合到第三迹线136，以及第三迹线136可通过第四通孔137电耦合到输出接触112O。将会被理解的是，根据不同实施例，用于形成导电线圈126的通孔和迹线的数量可以多于或少于图1A中图示的迹线和通孔的数量。
在实施例中，在用于形成用于将焊料凸点160电耦合到接触112的再分布层和通孔的相同加工操作期间，形成用于形成导电线圈126的多个迹线和通孔。例如，在通孔114的形成期间，可穿透第一介电层104形成第一通孔131和第四通孔137。此外，在第一再分布层116的形成期间，可在第一介电层104上方形成第一导电迹线132和第三导电迹线136。在通孔118的形成期间可穿透第二介电层106形成第二通孔133和第三通孔135。在第二再分布层120的形成期间可形成第二迹线134。因此，可采用与再分布层118和120相同的材料来形成电感器124的导电迹线和通孔。
根据实施例，电感器124相对于半导体管芯110的表面111而垂直地定向。例如，电感器124的导电线圈126大体上沿X-Z平面形成，以及半导体管芯110的表面111沿X-Y平面形成。电感器124的垂直定向与平面化电感器（诸如上文所述那些平面化电感器）相比，减少贯穿半导体管芯110的表面的磁通线。如此，半导体管芯110中的涡电流被减少，以及电感器124的质量因子得以增加。此外，导电线圈126进一步从半导体管芯110间隔开，以及因此降低半导体管芯110与电感器124之间的电容性耦合。
电感器124的电感率与导电线圈126所包围的面积成比例。因此，本发明实施例包含增大由导电线圈126所包围的面积的芯122。根据实施例，芯122的第一表面128可在第二介电层106上方形成，具有远离第二介电层106延伸直到其到达芯122的第二表面129的侧壁。虽然图示的实施例示出作为大体上与第一表面128平行的第二表面129，但是要理解的是实施例不限于这样的配置。例如，第二表面129可以是圆的。
芯122通过促使第二迹线134的部分要远离第二介电层106以Z方向转向来增大包围的面积。在图示的实施例中，第二迹线134部分地沿第二介电层106和沿侧壁123以及在芯122的第二表面129上方形成。在这样的实施例中，由导电线圈126包围的面积可包括第二介电层106的部分和芯122的截面面积，如图1A中图示。由电感器124包围的面积能通过改变芯122的几何结构来增大或减小。例如，芯的厚度T、芯的宽度W和/或侧壁123的斜率/形状可被修改来为电感器124提供期望的电感率。
根据本发明实施例，芯122可采用一种或多种材料形成。在一个实施例中，芯122可以是复合材料。通过示例方式，复合基质可以是环氧化物、聚酰亚胺、苯并环丁烯（BCB）或诸如此类，以及用于复合物的填充材料可包含铁氧化物（例如铁氧化镍锌或铁氧化锰锌）或包含镍、铁或钴中的一个或多个的磁性粒子或纳米粒子。本发明另外实施例可包含用于芯122的单个材料。例如，芯可以是镍或钴。如将在下文更具体地描述，芯122可采用丝网印刷工艺、喷射印刷工艺或溅射工艺或诸如此类来形成。芯122的形状可取决于用于形成芯122的工艺和材料。例如，在印刷操作中，芯122的侧壁123可坍落并且形成弯曲的侧壁123。如此，根据本发明实施例，芯122的形状不限于图中公开的形状和尺寸。根据本发明实施例，电感器124的电感率可通过为芯122选择不同材料而被修改。例如，相对于采用具有相对低的磁导率的材料而形成的芯122，为芯122选择具有高磁导率的材料可增加芯122的电感率。
现参考图1B，图示了根据另外实施例的微电子装置101的截面图示。除了芯122的第一表面128不在第二介电层106上方形成的情况之外，微电子装置101大体上相似于上文描述的微电子装置100。相反，实施例包含部分地在第一迹线132、第三迹线136和第一介电层104上方形成芯的第一表面128。在这样的实施例中，第二介电层106可在芯122的第二表面129和侧壁123上方形成，以及第二迹线134可在第二介电层106上方形成。
现参考图1C，根据实施例，示出微电子装置102的截面图示。除了导电线圈126穿透芯122的情况之外，微电子装置102大体上相似于上文所述的微电子装置100。在这样的实施例中，芯122可在导电线圈126内部以及环绕导电线圈126的部分形成。如图示，第二迹线134通过通孔138电耦合到第一迹线132和第三迹线136，该通孔138延伸穿透在第一迹线132和第三迹线136上方形成的第二介电层106和芯122。在这样的实施例中，第二迹线134不需要沿芯122的侧壁123延伸。因此，由于材料耐受性和加工操作中的可变性而导致在侧壁的斜率和/或形状中的不一致不会改变由电感器124包围的面积。根据实施例，通孔138可被激光钻孔。采用激光钻孔可达的高精度允许由导电线圈126包围的面积将会是精确的和高度可重复的。如此，如上文所述，当穿透通孔138被用于形成电感器124的导电线圈126时，可排除由侧壁的形状和斜率引起的任何变化。
根据本发明另外实施例，导电线圈126的部分可在半导体管芯110的BEOL堆叠中形成。图1D是包含这样的电感器124的微电子装置103的截面图示。根据实施例，除了导电线圈126的第一迹线132和第三迹线136在半导体管芯110的BEOL堆叠中形成的情况之外，微电子装置103大体上相似于上文所述的微电子装置100。在这样的实施例中，迹线可使用传统BEOL加工操作来形成。将第一迹线132和第三迹线136包含在BEOL堆叠中允许仅使用单个介电层104来形成垂直定向的电感器124。如图示，微电子装置103可包含具有第一介电层104和在第一介电层104上方形成的第一再分布层118的封装。然后可在用于形成第一再分布层118的相同加工操作期间形成第二迹线134。其后，根据实施例，可在第二迹线134上方形成阻焊层108。
图1A-1D中图示的实施例描绘了具有单个导电线圈126的电感器124。然而，本发明实施例不限于这样的配置。例如，电感器可包含多个导电线圈。现参考图2A，根据本发明实施例，示出具有在微电子装置200上形成的多个导电线圈226的电感器224的平面视图。在图2A中，省略了到微电子装置200的装置电路的接触和焊料掩模以便不会不必要地使附图晦涩。在实施例中，电感器224的第一导电线圈226开始于装置输入270。从输入270，第二迹线234穿过第二介电层206，以及然后穿过芯222。第二迹线234然后可沿芯222的相反侧上的第二介电层206穿过直到它到达通孔235。因此，第二迹线234可以部分地在第二介电层206上方和在芯222的表面上方形成。将会理解的是，芯222的第二表面和侧壁在图2A中彼此不可辨别，因为芯222以Z方向向外延伸，其在图示的X-Y平面中是不可见的。在另外实施例中，第二迹线234可仅在芯222上方形成，以及可以不接触第二介电层206。例如，当通孔相似于图1C中图示的通孔138，穿透芯222而形成（未在图2A中示出）时，第二迹线可以不接触第二介电层206。
根据实施例，通孔235延伸穿透第二介电层206以与导电线圈226的第一导电迹线232相连接。第一迹线232以虚线描画以指示其在芯222下方和在第二介电层206下方形成。在实施例中，第二迹线232在芯222下方穿过以及与第二通孔233相连接。第二通孔233将第一导电迹线232电耦合到下一个第二导电迹线234，该下一个第二导电迹线234开始第二导电线圈226。根据实施例，然后可形成一个或多个额外导电线圈226，其中最后一个导电线圈226结束于输出271。虽然图示的实施例描绘均在第二介电层206上方形成的输入270和输出271，但将要理解的是，输入270和输出271可在第二介电层206下形成。另外实施例可包含在第二介电层206下形成输入270和输出271中的一个，以及在第二介电层206上方形成输入270和输出271中的另一个。
现参考图2B，图示了微电子装置201，其包含垂直地定向和互相交叉以形成变压器225的原电感器和副电感器。如图示，原电感器包含一个或多个原导电线圈226P以及包含输入270P和输出271P，以及副电感器包含一个或多个副导电线圈226S以及包含输入270S和输出271S。除了导电线圈被互相交叉以便形成变压器225的情况之外，每个导电线圈226P和226S大体上相似于针对图2A图示和描述的导电线圈226。虽然图2B中图示的实施例示出原电感器和副电感器二者都包含两个导电线圈226，但是实施例不限于这样的配置。例如，每个电感器可形成有一个或多个导电线圈226。
现参考图3A-3I，示出了用于形成垂直定向的电感器的各种加工操作的截面图示。在图3A中，示出了半导体管芯310。半导体管芯310可包含有源装置电路（未示出）。此外，管芯接触312I可被使用为用于电感器的输入接触，以及管芯接触312O可被使用为用于电感器的输出接触。可提供多个管芯接触312以允许焊料凸点要被电耦合到装置电路。根据实施例，第一介电层304已形成在半导体管芯310的表面311上方。通过示例方式，第一介电层304可以是聚合物材料，诸如例如聚酰亚胺、环氧化物或ABF。
现参考图3B，本发明实施例包含穿透第一介电层304形成多个第一通孔开口313。开口313可形成在一个或多个接触312之上。在实施例中，第一通孔开口313采用平板印刷蚀刻操作或通过激光来形成。
现参考图3C，本发明实施例包含在管芯接触312上方在第一通孔开口313的每个中形成多个导电通孔314。此外，第一通孔331和第四通孔337可分别形成在电感器输入接触312I和电感器输出接触312O上方。如此，用于电感器的输入通孔和输出通孔可采用用于形成导电通孔314相同的加工操作来形成。根据实施例，第一再分布层316可形成在第一介电层304上方。此外，第一迹线332和第三迹线336可形成在第一介电层304上方。如此，第一迹线332和第三迹线336可采用用于形成第一再分布层316相同的加工操作来形成。在实施例中，第一再分布层316、第一迹线332、第三迹线336、第一通孔331、第四通孔337和导电通孔314可采用单个加工操作来形成。通过示例方式，加工操作可以是电镀操作、无电镀操作、印刷操作、溅射操作或诸如此类。在实施例中，用于形成导电特征的加工操作可包含在暴露的表面上方溅射晶种层。其后，可在晶种层上方施加防镀层并且进行图案化。在对防镀层进行图案化之后，镀操作（例如电镀工艺）可形成导电特征。在形成导电特征之后，可移除防镀。在实施例中，曾经由防镀覆盖的晶种层的剩余部分也可采用蚀刻工艺来移除。在实施例中，导电迹线、通孔和再分布层可以是导电层，诸如铜层。另外实施例可包含单个金属层、不同金属层的堆叠或合金。例如，层可包含阻挡层、晶种层或诸如此类。
现参考图3D，本发明实施例包含在第一再分布层316、第一迹线332、第三迹线336上方和在第一介电层304的暴露部分上方形成第二介电层306。在实施例中，第二介电层306可以是任何适合的介电质。通过示例方式，第二介电层306可以是聚合物材料，诸如例如聚酰亚胺、环氧化物或ABF。
现参考图3E，实施例包含在第二介电层306上方形成芯322。根据实施例，芯322的第一表面328与第二介电层306相接触，以及包含远离第二介电层306延伸并且终止于第二表面329的侧壁323。虽然图示的实施例示出大体上与第一表面328平行的第二表面329，但是将要理解的是，实施例不限于这样的配置。例如，第二表面329可以是圆的。如图示，芯322具有非垂直侧壁323，但实施例不限于这样的配置。当芯322采用丝网印刷操作来形成时，斜的侧壁323可以是可期望的。在这样的实施例中，用于印刷操作的模具可包含斜的侧壁，用于当从表面移除模具时允许浮雕（relief）。因此，侧壁的形状和/或斜率可取决于用于芯322的材料和用于沉积芯322的工艺。因此，本发明实施例不限于图中图示的芯322的形状。
在实施例中，芯可采用一种或多种材料来形成。例如，芯322可以是复合材料。通过示例方式，复合基质可以是环氧化物、聚酰亚胺、苯并环丁烯（BCB）或诸如此类，以及用于复合物的填充材料可包含铁氧化物（例如铁氧化镍锌或铁氧化锰锌）或包含镍、铁或钴中的一个或多个的磁性粒子或纳米粒子。本发明的另外实施例可包含用于芯322的单个材料。例如，芯可以是镍或钴。将会理解的是，当芯322由传导材料（例如块状镍、钴或铁）制成时，额外介电或绝缘层需要形成在芯322的表面上方，该芯322的表面将会以其它方式接触导电线圈以便防止使电感器短路。在实施例中，芯322可采用以下工艺沉积在第二介电层306的表面上：丝网印刷工艺、喷射印刷工艺、溅射工艺或诸如此类。
将会理解的是，用于形成第二介电层306和芯322的加工操作的顺序可以是可逆的。在这样的实施例中，芯322的第一表面328可在第一迹线322和第三迹线336上方形成并且与第一迹线332和第三迹线336相接触。此外，第二介电层306可在芯322的第二表面329和侧壁323上方形成。这样的实施例将其后跟随与本文描述的那些加工操作大体上相似的加工操作，以及产生与图1B中图示的装置大体上相似的装置。
现参考图3F，本发明实施例包含穿透第二介电层306形成第二通孔开口317。在实施例中，第二通孔开口317采用平板印刷蚀刻操作或通过激光来形成。本发明实施例包含在第一再分布线316中的一个或多个之上形成开口。此外，实施例包含在第一迹线332和第三迹线336之上形成开口317。
虽然未在图3F中图示的实施例中示出，本发明实施例还可包含激光钻孔穿透芯322以形成用于穿透芯通孔的开口，诸如在图1C中图示的那些开口。在形成穿透芯通孔之后，图1C中用于形成微电子装置的加工操作大体上相似于针对图3A-3I描述的那些加工操作，以及因此将不在此重复。
现参考图3G，本发明实施例包含在开口317中的一个或多个中形成导电通孔318以及在第二介电层306上方形成第二再分布层320。此外，第二通孔333和第三通孔335可在开口317中形成，该开口317分别第一迹线332和第三迹线336上方形成。在实施例中，可形成将第二通孔333电耦合到第三通孔335的第二迹线334，以便完成电感器324的导电线圈326。
根据实施例，导电线圈326可包括环绕芯322形成的多个迹线和通孔。在图3G中图示的实施例中，导电线圈326包括第一导电通孔331、第一迹线332、第二导电通孔333、第二导电迹线334、第三导电通孔335、第三导电迹线336和第四导电通孔337。在实施例中，芯322通过促使第二迹线334的部分要远离第二介电层306以Z方向转向来增大由导电线圈包围的面积。在图示的实施例中，第二迹线334部分地沿第二介电层306、沿侧壁323以及在芯322的第二表面329上方形成。在这样的实施例中，由导电线圈326包围的面积可包括第二介电层306的部分和芯322的截面面积，如图3G所图示。由导电线圈326包围的面积能通过改变芯322的几何结构来增大或减小。例如，可修改芯322的厚度、芯322的宽度和/或侧壁323的斜率/形状来为电感器324提供期望的电感率。
在实施例中，可采用相同加工操作来形成第二再分布层320、第二迹线334、第二通孔333、第三通孔335和导电通孔318。通过示例方式，加工操作可以是电镀操作、无电镀操作、印刷操作、溅射操作或诸如此类。在实施例中，导电迹线、通孔和再分布层可以是导电层，诸如铜层。另外实施例可包含单个金属层、不同金属层的堆叠或合金。例如，层可包含阻挡层、晶种层或诸如此类。
现参考图3H，本发明实施例包含在第二再分布层320上方形成阻焊层308。阻焊层308对第二再分布层320与第二迹线334进行电隔绝，以及还可提供保护免受锈蚀。在实施例中，对阻焊层308进行图案化以提供开口用于附连焊料凸点。如图3I中所图示，焊球360可被放置在第二再分布层320的暴露部分上。通过示例方式，焊球360可采用以下操作在第二再分布层320上形成：印刷操作、电镀操作、喷射操作，或者例如采用拾取与放置操作或诸如此类来作为预形成的球。
除了环绕芯形成电感器（其在用于形成再分布层的加工操作期间制备）之外，本发明实施例还可包含封装的电感器。根据实施例，封装的电感器可采用倒装芯片接合工艺来附连到微电子装置。然而由于存在使BEOL堆叠的低k层间介电质破裂的风险，可以不在半导体管芯的活性表面上方使用电线接合，可利用倒装芯片接合，因为该工艺诱发较少应力在BEOL堆叠上。图4A-4D是根据本发明各种实施例包含封装的电感器的微电子装置的截面图示。
现参考图4A，根据本发明实施例图示了具有封装的电感器424的微电子装置。如图示，除了电感器424的导电线圈426至少部分地形成在封装的组件中的情况之外，半导体装置400大体上相似于图1A中上文所述的那些半导体装置。根据实施例，导电线圈426包含布线层455和通孔459。布线层455和通孔459是导电材料。根据实施例，布线层455和通孔459可包含单个金属层、不同金属层的堆叠或合金。例如，布线层455和通孔459可包含阻挡层、晶种层或诸如此类。根据实施例，通孔459可穿透介电层450而形成。例如，用于通孔的开口可被激光钻孔穿透介电层450。根据本发明实施例，介电层450可以是任何适合的介电材料。例如，介电质可以是树脂（例如BT树脂）、环氧化物或环氧复合物（例如FR4）。本发明实施例还可包含形成在布线层455上方的焊料掩模或保护层457。在布线层455上方提供焊料掩模457可保护布线层455免受氧化。
根据实施例，通孔459可电耦合到形成在半导体管芯410上的管芯接触412。在图示的实施例中，通孔459通过焊料凸点461电耦合到半导体管芯410上的再分布层416。焊料凸点461可以是适合用于倒装芯片接合的焊料凸点。例如，焊料凸点461可以是可控塌陷芯片连接（C4）凸点。本发明实施例包含一个或多个额外再分布层或通孔414，其将再分布层416电耦合到管芯接触412以完成电感器424的导电线圈426。根据本发明另外实施例，焊料凸点461可直接连接到管芯接触412，以及可忽略再分布层416和通孔414。
现参考图4B，示出了根据本发明额外实施例具有封装的电感器424的微电子装置的图示。除了第二布线层456形成在第一布线层455在其上所形成的介电层450的表面的相反表面上的情况之外，图4B中封装的电感器大体上相似于图4A中的封装的电感器。第二布线层456包含第一迹线4561和第二迹线4562。每个迹线电耦合到通孔459中的一个。第二布线层456的包含提供了在电感器424设计中的额外灵活性。例如，第二布线层456允许通孔459的间距不同于管芯接触412的间距。因此，第二布线层456允许由导电线圈426包围的面积得以增大。
现参考图4C，示出了根据本发明另外实施例具有封装的电感器424的微电子装置的图示。图4C中封装的电感器允许由导电线圈426包围的面积在没有封装的电感器上形成的第二布线层456的情况下得以增大。相反，本发明实施例包含在半导体管芯410的第一介电层404上方形成的再分布层416。再分布层416包含第一迹线4161和第二迹线4162。每个迹线通过焊料凸点461电耦合到封装的电感器424。因此，本发明实施例包含导电线圈426的部分，其形成在半导体管芯410上而不是在封装的电感器424上。此外，再分布层416的包含提供了在电感器424设计中额外的灵活性。例如，再分布层416允许通孔459的间距不同于管芯接触412的间距。因此，再分布层416允许由导电线圈426包围的面积得以增大。
现参考图4D，示出了根据本发明另外实施例具有封装的电感器424的微电子装置的图示。根据实施例，封装的电感器424可包含电线接合的导电线圈426。然而上文所述的电线接合对于使用是不可接受的，因为电线接合诱发过多应力（其可使BEOL堆叠的低k介电材料破碎），本发明实施例在将封装的电感器424连接到半导体管芯410之前执行电线接合工艺。如图示，导电线圈426电线接合到在衬底层450中形成的垫472。其后，接触垫472可倒装芯片接合到半导体管芯410的管芯接触412。倒装芯片接合诱发较少应力在BEOL堆叠上，以及因此不会引起低k介电材料的破裂。
诸如图4D中图示那些电线接合封装的电感器等电线接合封装的电感器可通过工艺（诸如在图5A-5F中图示的那些工艺）来形成。现参考图5A，镀基层591形成在载体590上方。根据实施例，载体590是可重复使用的衬底。例如，载体590可以是玻璃衬底。实施例包含镀基层591，其从载体590中是可移除的，以便允许封装的电感器在其形成之后从载体590中移除。
现参考图5B，本发明实施例包含在镀基层591上形成接触垫572。在实施例中，接触垫572可采用电沉积和蚀刻工艺或任何其它适合的工艺来形成。通过示例方式，接触垫572可包含单个金属层、不同金属层的堆叠或合金。例如，接触垫572可包含阻挡层、晶种层或诸如此类。
现参考图5C，实施例包含在两个接触垫572之间形成导电线圈526。根据实施例，导电线圈526的每个末端电线接合到接触垫572。由于电线接合工艺不是在半导体管芯的表面上执行，所以由电线接合工艺引起的增加的应力将不会由BEOL堆叠承受。导电线圈526可以是典型地使用于电线接合工艺的任何导电材料。通过示例方式，导电线圈可以是铜、银、金、铝或其合金。
现参考图5D，本发明实施例包含环绕导电线圈和在接触垫572上方形成电感器衬底580。电感器衬底580可环绕导电线圈526和在导电线圈526内部形成。在实施例中，电感器衬底580可采用模塑料形成。通过示例方式，模塑料可以是树脂（例如BT树脂）、环氧化物或环氧复合物（例如FR4）。
现参考图5E，本发明实施例包含例如采用分层工艺将载体590从镀基层591移除。实施例还可包含移除镀基层591以暴露接触垫572。通过示例方式，镀基层591可采用蚀刻工艺来移除。现参考图5F，本发明实施例包含将焊料凸点561施加到接触垫572。通过示例方式，焊料凸点561可采用以下工艺在接触垫572上形成：印刷操作、电镀操作、喷射操作，或者例如采用拾取与放置操作或诸如此类来作为预形成的球。
图6图示根据本发明的一个实现的计算装置600。计算装置600容纳板602。板602可包含多个组件，该多个组件包含但不限于处理器604和至少一个通信芯片606。处理器604物理和电耦合到板602。在一些实现中，至少一个通信芯片606还物理和电耦合到板602。在另外实现中，通信芯片606是处理器604的部分。
取决于计算装置600的应用，计算装置600可包含可能或可能不物理和电耦合到板602的其它组件。这些其它组件包含但不限于：易失性存储器（例如DRAM）、非易失性存储器（例如ROM）、闪速存储器、图形处理器、数字信号处理器、加密处理器、芯片集、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统（GPS）装置、指南针、加速计、陀螺仪、扬声器、拍摄装置以及大容量存储装置（诸如硬盘驱动器、光盘（CD）、数字通用盘（DVD）等等）。
通信芯片606使无线通信能够实现用于来往计算装置600的数据转移。术语“无线”及其衍生可用于描述电路、装置、系统、方法、技术、通信信道等，其可通过非固态介质通过调制的电磁辐射的使用来传递数据。术语并不意指关联的装置不含有任何电线，尽管在一些实施例中它们可能不包含。通信芯片606可实现任何多个无线标准或协议，包含但不限于Wi-Fi（IEEE 802.11族）、WiMAX（IEEE 802.16族）、IEEE 802.20、长期演进（LTE）、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙及其衍生，以及指派为3G、4G、5G及以上的任何其它无线协议。计算装置600可包含多个通信芯片606。例如，第一通信芯片606可专用于较短距离无线通信（诸如Wi-FI和蓝牙），以及第二通信芯片606可专用于较长距离无线通信（诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其它）。
计算装置600的处理器604包含在处理器604内封装的集成电路管芯。在本发明的一些实现中，处理器的集成电路管芯包含一个或多个装置，诸如包含第一级互连的装置，该第一级互连包含根据本发明的实现的基于锌的IMC的阻挡层。术语“处理器”可涉及处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可存储在寄存器和/或存储器的其它电子数据的任何装置或装置的部分。
通信芯片606还包含在通信芯片606内封装的集成电路管芯。根据本发明的另一实现，通信芯片的集成电路管芯包含一个或多个装置，诸如包含第一级互连的装置，该第一级互连包含根据本发明的实现的基于锌的IMC的阻挡层。
本发明实施例包含微电子装置，其包括：半导体管芯；以及电耦合到所述半导体管芯的电感器，其中，所述电感器包含远离所述半导体管芯的表面延伸的一个或多个导电线圈。
本发明另外实施例包含微电子装置，其中，所述一个或多个导电线圈环绕芯而形成。
本发明另外实施例包含微电子装置，其中，所述一个或多个导电线圈包括通过一个或多个通孔彼此电耦合的多个迹线。
本发明另外实施例包含微电子装置，其中，所述导电线圈中的所述多个迹线包括在第一介电层上方形成的第一迹线和第三迹线、以及在第二介电层上方和在所述芯上方形成的第二迹线，并且其中，穿透所述第二介电层的第一通孔将所述第一迹线耦合到所述第二迹线，以及穿透所述第二介电层的第二通孔将所述第二迹线耦合到所述第三迹线。
本发明另外实施例包含微电子装置，其中，第一迹线和第三迹线在第一介电层上方形成，以及第二迹线在所述芯上方形成，并且其中，穿透所述芯的第一通孔将所述第一迹线耦合到所述第二迹线，以及穿透所述芯的第二通孔将所述第二迹线耦合到所述第三迹线。
本发明另外实施例包含微电子装置，其中，所述第一通孔和所述第二通孔还穿透第二介电层而形成。
本发明另外实施例包含微电子装置，其中，所述芯的第一表面在所述第一迹线和所述第三迹线上方形成并且与所述第一迹线和所述第三迹线相接触，以及所述第二介电层在所述芯的第二表面和侧壁上方形成。
本发明另外实施例包含微电子装置，其中，所述导电线圈中的所述多个迹线包括在所述半导体管芯的后端工序堆叠中形成的第一迹线和第三迹线以及在第一介电层上方和在所述芯上方形成的第二迹线，并且其中，穿透所述第一介电层的第一通孔将所述第一迹线电耦合到所述第二迹线，以及穿透所述第一介电层的第二通孔将所述第二迹线电耦合到所述第三迹线。
本发明另外实施例包含微电子装置，其中，所述芯是磁性材料。
本发明另外实施例包含微电子装置，其中，所述芯是镍或钴。
本发明另外实施例包含微电子装置，其中，所述芯是复合材料。
本发明另外实施例包含微电子装置，其中，所述复合材料包含：包括环氧化物、聚酰亚胺、苯并环丁烯（BCB）的聚合物基质和包括铁氧化镍锌、铁氧化锰锌、镍、铁或钴的填充材料。
本发明另外实施例包含微电子装置，还包括与第一电感器互相交叉以用于形成变压器的第二电感器。
本发明另外实施例包含微电子装置，其中，所述电感器通过焊球电耦合到所述半导体管芯。
本发明另外实施例包含微电子装置，其中，所述电感器包括具有通过导电迹线彼此电耦合的第一通孔和第二通孔的介电层，并且其中，所述第一通孔和所述第二通孔电耦合到所述焊球。
本发明另外实施例包含微电子装置，其中，所述焊球耦合到在所述半导体管芯上形成的第一再分布线和第二再分布线。
本发明另外实施例包含微电子装置，其中，所述电感器包括具有通过第一导电迹线彼此电耦合的第一通孔和第二通孔的介电层，并且第一再分布线耦合到所述第一通孔以及第二再分布线耦合到所述第二通孔，其中所述第一和第二再分布线中的每个在与所述第一导电迹线的所述表面相反的所述电感器衬底的表面上形成，并且其中，所述第一和第二再分布线电耦合到所述焊球。
本发明另外实施例包含微电子装置，其中，所述电感器包括介电层，所述介电层具有通过在所述介电层中形成的电线接合的导电线圈彼此电耦合的第一接触垫和第二接触垫，并且其中，所述第一和第二接触垫电耦合到所述焊球。
本发明实施例还可包含在微电子装置上形成电感器的方法，包括：穿透在半导体管芯的表面的上方形成的第一介电层来形成电感器输入开口和电感器输出开口，以暴露在所述半导体管芯的所述表面上形成的电感器输入接触和电感器输出接触；穿透所述电感器输入开口形成第一通孔以及穿透所述电感器输出开口形成第四通孔；在所述第一介电层上方形成第一迹线和第三迹线，其中，所述第一迹线通过所述第一通孔电耦合到所述电感器输入接触以及所述第三迹线通过所述第四通孔电耦合到所述电感器输出接触；在所述第一介电层、所述第一迹线和所述第三迹线上方形成第二介电层；在所述第一迹线和所述第三迹线上方形成芯；穿透所述第二介电层形成第二通孔和第三通孔，所述第二通孔电耦合到所述第一迹线以及所述第三通孔电耦合到所述第三迹线；以及在所述芯和所述第二介电层上方形成第二迹线，其中，所述第二迹线电耦合到所述第二通孔和所述第三通孔。本发明另外实施例包含在微电子装置上形成电感器的方法，还包括在所述第二介电层上方和在所述第二迹线上方形成焊料掩模层。
本发明另外实施例包含在微电子装置上形成电感器的方法，其中，所述第二介电层在形成所述芯之后形成，并且其中，所述芯与所述第一迹线和所述第三迹线相接触。
本发明另外实施例包含在微电子装置上形成电感器的方法，其中，所述芯采用丝网印刷工艺、喷射印刷工艺或溅射工艺来形成。
本发明另外实施例包含在微电子装置上形成电感器的方法，其中，所述芯是磁性材料。
本发明实施例包含在微电子装置上形成电感器的方法，包括：穿透在半导体管芯的表面上方形成的第一介电层来形成电感器输入开口和电感器输出开口，以暴露在所述半导体管芯的所述表面上形成的电感器输入接触和电感器输出接触；穿透所述电感器输入开口形成第一通孔以及穿透所述电感器输出开口形成第四通孔；在所述第一介电层上方形成第一迹线和第三迹线，其中，所述第一迹线通过所述第一通孔电耦合到所述电感器输入接触以及所述第三迹线通过所述第四通孔电耦合到所述电感器输出接触；在所述第一介电层、所述第一迹线和所述第三迹线上方形成第二介电层；在所述第一迹线和所述第三迹线上方形成芯；穿透所述芯形成第一通孔和第二通孔；以及在所述芯上方形成电耦合到第一穿透芯通孔和第二穿透芯通孔的第二迹线。
本发明另外实施例包含在微电子装置上形成电感器的方法，其中，在其中形成所述第一穿透芯通孔和所述第二穿透芯通孔的开口采用激光烧蚀工艺来形成。

Claims (25)

1. 一种微电子装置，包括：
半导体管芯；以及
电耦合到所述半导体管芯的电感器，其中，所述电感器包含一个或多个导电线圈，所述一个或多个导电线圈远离所述半导体管芯的表面延伸。
2.如权利要求1所述的微电子装置，其中，所述一个或多个导电线圈环绕芯而形成。
3.如权利要求2所述的微电子装置，其中，所述一个或多个导电线圈包括通过一个或多个通孔彼此电耦合的多个迹线。
4.如权利要求3所述的微电子装置，其中，所述导电线圈中的所述多个迹线包括在第一介电层上方形成的第一迹线和第三迹线、以及在第二介电层上方和在所述芯上方形成的第二迹线，并且其中，穿透所述第二介电层的第一通孔将所述第一迹线耦合到所述第二迹线，以及穿透所述第二介电层的第二通孔将所述第二迹线耦合到所述第三迹线。
5.如权利要求3所述的微电子装置，其中，第一迹线和第三迹线在第一介电层上方形成，以及第二迹线在所述芯上方形成，并且其中，穿透所述芯的第一通孔将所述第一迹线耦合到所述第二迹线，以及穿透所述芯的第二通孔将所述第二迹线耦合到所述第三迹线。
6.如权利要求5所述的微电子装置，其中，所述第一通孔和所述第二通孔还穿透第二介电层而形成。
7.如权利要求4所述的微电子装置，其中，所述芯的第一表面在所述第一迹线和所述第三迹线上方形成并且与所述第一迹线和所述第三迹线相接触，以及所述第二介电层在所述芯的第二表面和侧壁上方形成。
8.如权利要求3所述的微电子装置，其中，所述导电线圈中的所述多个迹线包括在所述半导体管芯的后端工序堆叠中形成的第一迹线和第三迹线以及在第一介电层上方和在所述芯上方形成的第二迹线，并且其中，穿透所述第一介电层的第一通孔将所述第一迹线电耦合到所述第二迹线，以及穿透所述第一介电层的第二通孔将所述第二迹线电耦合到所述第三迹线。
9.如权利要求2所述的微电子装置，其中，所述芯是磁性材料。
10.如权利要求9所述的微电子装置，其中，所述芯是镍或钴。
11.如权利要求9所述的微电子装置，其中，所述芯是复合材料。
12.如权利要求11所述的微电子装置，其中，所述复合材料包含：包括环氧化物、聚酰亚胺、苯并环丁烯（BCB）的聚合物基质和包括铁氧化镍锌、铁氧化锰锌、镍、铁或钴的填充材料。
13.如权利要求1所述的微电子装置，还包括与第一电感器互相交叉以形成变压器的第二电感器。
14.如权利要求1所述的微电子装置，其中，所述电感器通过焊球电耦合到所述半导体管芯。
15.如权利要求14所述的微电子装置，其中，所述电感器包括具有通过导电迹线彼此电耦合的第一通孔和第二通孔的介电层，并且其中，所述第一通孔和所述第二通孔电耦合到所述焊球。
16.如权利要求15所述的微电子装置，其中，所述焊球耦合到在所述半导体管芯上形成的第一再分布线和第二再分布线。
17.如权利要求14所述的微电子装置，其中，所述电感器包括具有通过第一导电迹线彼此电耦合的第一通孔和第二通孔的介电层，并且第一再分布线耦合到所述第一通孔以及第二再分布线耦合到所述第二通孔，其中所述第一和第二再分布线中的每个在与所述第一导电迹线的所述表面相反的所述电感器衬底的表面上形成，并且其中，所述第一和第二再分布线电耦合到所述焊球。
18.如权利要求14所述的微电子装置，其中，所述电感器包括介电层，所述介电层具有通过在所述介电层中形成的电线接合的导电线圈彼此电耦合的第一接触垫和第二接触垫，并且其中，所述第一和第二接触垫电耦合到所述焊球。
19.一种在微电子装置上形成电感器的方法，包括：
穿透在半导体管芯的表面的上方形成的第一介电层来形成电感器输入开口和电感器输出开口，以暴露在所述半导体管芯的所述表面上形成的电感器输入接触和电感器输出接触；
穿透所述电感器输入开口形成第一通孔以及穿透所述电感器输出开口形成第四通孔；
在所述第一介电层上方形成第一迹线和第三迹线，其中，所述第一迹线通过所述第一通孔电耦合到所述电感器输入接触以及所述第三迹线通过所述第四通孔电耦合到所述电感器输出接触；
在所述第一介电层、所述第一迹线和所述第三迹线上方形成第二介电层；
在所述第一迹线和所述第三迹线上方形成芯；
穿透所述第二介电层形成第二通孔和第三通孔，所述第二通孔电耦合到所述第一迹线以及所述第三通孔电耦合到所述第三迹线；以及
在所述芯和所述第二介电层上方形成第二迹线，其中，所述第二迹线电耦合到所述第二通孔和所述第三通孔。
20.如权利要求19所述的方法，还包括在所述第二介电层上方和在所述第二迹线上方形成焊料掩模层。
21.如权利要求19所述的方法，其中，所述第二介电层在形成所述芯之后形成，并且其中，所述芯与所述第一迹线和所述第三迹线相接触。
22.如权利要求19所述的方法，其中，所述芯采用丝网印刷工艺、喷射印刷工艺或溅射工艺来形成。
23.如权利要求22所述的方法，其中，所述芯是磁性材料。
24.一种在微电子装置上形成电感器的方法，包括：
穿透在半导体管芯的表面上方形成的第一介电层来形成电感器输入开口和电感器输出开口，以暴露在所述半导体管芯的所述表面上形成的电感器输入接触和电感器输出接触；
穿透所述电感器输入开口形成第一通孔以及穿透所述电感器输出开口形成第四通孔；
在所述第一介电层上方形成第一迹线和第三迹线，其中，所述第一迹线通过所述第一通孔电耦合到所述电感器输入接触以及所述第三迹线通过所述第四通孔电耦合到所述电感器输出接触；
在所述第一介电层、所述第一迹线和所述第三迹线上方形成第二介电层；
在所述第一迹线和所述第三迹线上方形成芯；
穿透所述芯形成第一通孔和第二通孔；以及
在所述芯上方形成电耦合到第一穿透芯通孔和第二穿透芯通孔的第二迹线。
25.如权利要求24所述的方法，其中，在其中形成所述第一穿透芯通孔和所述第二穿透芯通孔的所述开口采用激光烧蚀工艺来形成。
CN201580081209.8A 2015-06-25 2015-06-25 用于wlcsp的垂直电感器 Pending CN107750391A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/037834 WO2016209245A1 (en) 2015-06-25 2015-06-25 Vertical inductor for wlcsp

Publications (1)

Publication Number Publication Date
CN107750391A true CN107750391A (zh) 2018-03-02

Family

ID=57585849

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580081209.8A Pending CN107750391A (zh) 2015-06-25 2015-06-25 用于wlcsp的垂直电感器

Country Status (7)

Country Link
US (4) US10290412B2 (zh)
EP (1) EP3314650B1 (zh)
JP (1) JP6629351B2 (zh)
KR (1) KR102310655B1 (zh)
CN (1) CN107750391A (zh)
TW (1) TWI693646B (zh)
WO (1) WO2016209245A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107924998A (zh) * 2015-09-26 2018-04-17 英特尔公司 使用光刻定义的通孔的改进封装集成功率电感器
CN112913014A (zh) * 2018-10-26 2021-06-04 华为技术有限公司 用于集成稳压器(ivr)应用的电感器
CN114303210A (zh) * 2019-10-08 2022-04-08 株式会社村田制作所 硅变压器集成芯片

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI592956B (zh) * 2015-06-25 2017-07-21 Wafer Mems Co Ltd Core inductor production methods
US10354786B2 (en) * 2016-10-01 2019-07-16 Intel Corporation Hybrid magnetic material structures for electronic devices and circuits
CN106898458B (zh) * 2017-03-24 2018-08-10 上海华虹宏力半导体制造有限公司 电感器及其形成方法
US10818627B2 (en) * 2017-08-29 2020-10-27 Advanced Semiconductor Engineering, Inc. Electronic component including a conductive pillar and method of manufacturing the same
WO2019066884A1 (en) 2017-09-29 2019-04-04 Intel IP Corporation SEMICONDUCTOR HOUSINGS AND METHODS OF FORMING SEMICONDUCTOR HOUSINGS
US10658281B2 (en) * 2017-09-29 2020-05-19 Intel Corporation Integrated circuit substrate and method of making
US11322290B2 (en) * 2018-06-19 2022-05-03 Intel Corporation Techniques for an inductor at a first level interface
US20200005990A1 (en) * 2018-06-29 2020-01-02 Intel Corporation Structures within a substrate layer to cure magnetic paste
US11804456B2 (en) * 2018-08-21 2023-10-31 Intel Corporation Wirebond and leadframe magnetic inductors
US10670804B1 (en) * 2018-12-28 2020-06-02 Globalfoundries Inc. Composite waveguiding structures including semiconductor fins
US11437303B2 (en) 2019-02-12 2022-09-06 Texas Instruments Incorporated Floated singulation
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package
US11626336B2 (en) * 2019-10-01 2023-04-11 Qualcomm Incorporated Package comprising a solder resist layer configured as a seating plane for a device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1114428A1 (en) * 1998-09-10 2001-07-11 Bourns, Inc. Integrated inductive components and method of fabricating such components
JP2002100733A (ja) * 2000-09-21 2002-04-05 Nec Corp 高周波集積回路装置
US20040208032A1 (en) * 2003-01-16 2004-10-21 Masaharu Edo Microminiature power converter
CN1669139A (zh) * 2002-09-10 2005-09-14 半导体元件工业有限责任公司 具有引线接合电感器的半导体器件和方法
JP2007150022A (ja) * 2005-11-29 2007-06-14 Seiko Epson Corp 電子基板、その製造方法および電子機器
US20110279214A1 (en) * 2010-05-11 2011-11-17 Dok Won Lee High Frequency Semiconductor Transformer
US20150162297A1 (en) * 2013-12-05 2015-06-11 International Rectifier Corporation Power Converter Package with an Integrated Output Inductor

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5246787A (en) * 1975-10-11 1977-04-13 Hitachi Ltd Coil for integrated circuit and process for production of same
JPS56125866A (en) * 1980-03-10 1981-10-02 Toko Inc Coil
EP0725407A1 (en) * 1995-02-03 1996-08-07 International Business Machines Corporation Three-dimensional integrated circuit inductor
US20030038366A1 (en) * 1999-03-09 2003-02-27 Kabushiki Kaisha Toshiba Three-dimensional semiconductor device having plural active semiconductor components
US6856007B2 (en) 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US7381483B2 (en) * 2002-06-24 2008-06-03 The Hong Kong Polytechnic University Core having magnetic properties
US7227240B2 (en) * 2002-09-10 2007-06-05 Semiconductor Components Industries, L.L.C. Semiconductor device with wire bond inductor and method
US6998952B2 (en) * 2003-12-05 2006-02-14 Freescale Semiconductor, Inc. Inductive device including bond wires
TWI302027B (en) 2006-03-17 2008-10-11 Ind Tech Res Inst A wafer level packaging structure with inductors and manufacture method thereof
JP2007281230A (ja) * 2006-04-07 2007-10-25 Fujikura Ltd 半導体装置およびその製造方法
US7786837B2 (en) * 2007-06-12 2010-08-31 Alpha And Omega Semiconductor Incorporated Semiconductor power device having a stacked discrete inductor structure
JP2009038297A (ja) * 2007-08-03 2009-02-19 Asahi Kasei Electronics Co Ltd 半導体装置
US7952160B2 (en) * 2007-12-31 2011-05-31 Intel Corporation Packaged voltage regulator and inductor array
US7666688B2 (en) * 2008-01-25 2010-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a coil inductor
US9258670B2 (en) * 2011-06-10 2016-02-09 Aliphcom Wireless enabled cap for a data-capable device
US20130307117A1 (en) 2012-05-18 2013-11-21 Texas Instruments Incorporated Structure and Method for Inductors Integrated into Semiconductor Device Packages
US9276140B1 (en) * 2014-09-16 2016-03-01 Amazon Technologies, Inc. Imager module with interposer chip

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1114428A1 (en) * 1998-09-10 2001-07-11 Bourns, Inc. Integrated inductive components and method of fabricating such components
JP2002100733A (ja) * 2000-09-21 2002-04-05 Nec Corp 高周波集積回路装置
CN1669139A (zh) * 2002-09-10 2005-09-14 半导体元件工业有限责任公司 具有引线接合电感器的半导体器件和方法
US20040208032A1 (en) * 2003-01-16 2004-10-21 Masaharu Edo Microminiature power converter
JP2007150022A (ja) * 2005-11-29 2007-06-14 Seiko Epson Corp 電子基板、その製造方法および電子機器
US20110279214A1 (en) * 2010-05-11 2011-11-17 Dok Won Lee High Frequency Semiconductor Transformer
US20150162297A1 (en) * 2013-12-05 2015-06-11 International Rectifier Corporation Power Converter Package with an Integrated Output Inductor

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"电感器、变压器、线圈、阻流圈 ", 《电子科技文摘》 *
NAKAO, F; YAMADA, K; KITAOKA, M; 等: "Thin surface mounting type inductor and its application (high-performance inductor)", 《IEEE TRANSACTIONS ON MAGNETICS 》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107924998A (zh) * 2015-09-26 2018-04-17 英特尔公司 使用光刻定义的通孔的改进封装集成功率电感器
CN112913014A (zh) * 2018-10-26 2021-06-04 华为技术有限公司 用于集成稳压器(ivr)应用的电感器
CN112913014B (zh) * 2018-10-26 2024-03-26 华为技术有限公司 用于集成稳压器(ivr)应用的电感器
CN114303210A (zh) * 2019-10-08 2022-04-08 株式会社村田制作所 硅变压器集成芯片

Also Published As

Publication number Publication date
JP6629351B2 (ja) 2020-01-15
US11984246B2 (en) 2024-05-14
US11250981B2 (en) 2022-02-15
US10784033B2 (en) 2020-09-22
TW201701380A (zh) 2017-01-01
EP3314650A4 (en) 2019-03-20
KR20180026472A (ko) 2018-03-12
KR102310655B1 (ko) 2021-10-08
US20190221349A1 (en) 2019-07-18
JP2018524800A (ja) 2018-08-30
US10290412B2 (en) 2019-05-14
EP3314650A1 (en) 2018-05-02
US20220122756A1 (en) 2022-04-21
US20200381161A1 (en) 2020-12-03
WO2016209245A1 (en) 2016-12-29
TWI693646B (zh) 2020-05-11
US20160379747A1 (en) 2016-12-29
EP3314650B1 (en) 2023-03-15

Similar Documents

Publication Publication Date Title
CN107750391A (zh) 用于wlcsp的垂直电感器
CN103579205B (zh) 集成系统和制作该集成系统的方法
CN104051334B (zh) 半导体封装和封装半导体装置的方法
US6506633B1 (en) Method of fabricating a multi-chip module package
US7799608B2 (en) Die stacking apparatus and method
US20080054428A1 (en) A stacked-die electronics package with planar and three-dimensional inductor elements
CN107636813A (zh) 具有高密度管芯至管芯连接的半导体封装及其制造方法
CN107424938A (zh) 封装结构及其制造方法
CN102169842A (zh) 用于凹陷的半导体基底的技术和配置
US11043473B2 (en) Integrated circuit including a first semiconductor wafer and a second semiconductor wafer, semiconductor device including a first semiconductor wafer and a second semiconductor wafer and method of manufacturing same
US10582617B2 (en) Method of fabricating a circuit module
CN107534041A (zh) 包括集成电路器件封装之间的焊料连接的层叠封装（PoP）器件
CN106531715A (zh) 系统级封装及用于制造系统级封装的方法
CN107768363A (zh) 可堆叠模制封装及其制造方法
TWI815521B (zh) 半導體封裝和其製造方法
TWI664756B (zh) 用於ｍｒａｍ裝置之磁屏蔽封裝結構及其製造方法
CN109216310A (zh) 半导体封装装置及其制造方法
US11270937B2 (en) Integrated inductor with magnetic mold compound
KR101685068B1 (ko) 시스템 인 패키지 및 이의 제조방법
US20100140773A1 (en) Stacked chip, micro-layered lead frame semiconductor package
TW202115852A (zh) 半導體裝置及製造方法
TWI590349B (zh) 晶片封裝體及晶片封裝製程
KR100876864B1 (ko) 양방향 입출력 단자를 갖는 반도체 패키지 및 그 제조 방법
CN104392979A (zh) 芯片堆叠封装结构
TW200845238A (en) High-density fine line package structure and method for fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210622

Address after: California, USA

Applicant after: INTEL Corp.

Address before: California, USA

Applicant before: INTEL IP Corp.

TA01 Transfer of patent application right
RJ01 Rejection of invention patent application after publication

Application publication date: 20180302

RJ01 Rejection of invention patent application after publication