CN107534041A - 包括集成电路器件封装之间的焊料连接的层叠封装（PoP）器件 - Google Patents

包括集成电路器件封装之间的焊料连接的层叠封装（PoP）器件 Download PDF

Info

Publication number
CN107534041A
CN107534041A CN201680023461.8A CN201680023461A CN107534041A CN 107534041 A CN107534041 A CN 107534041A CN 201680023461 A CN201680023461 A CN 201680023461A CN 107534041 A CN107534041 A CN 107534041A
Authority
CN
China
Prior art keywords
encapsulation
pop
welding flux
laminate packaging
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680023461.8A
Other languages
English (en)
Other versions
CN107534041B (zh
Inventor
L·A·凯瑟
D·F·雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107534041A publication Critical patent/CN107534041A/zh
Application granted granted Critical
Publication of CN107534041B publication Critical patent/CN107534041B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

一些特征涉及层叠封装(PoP)器件，该PoP器件包括：第一封装；耦合至第一集成电路封装的第一焊料互连；以及通过第一焊料互连耦合至第一封装的第二封装。第二封装包括：第一管芯；包括第一焊盘的封装互连，其中第一焊料互连耦合至该封装互连的第一焊盘。第二封装还包括：耦合至第一管芯和该封装互连的重分布部分；至少部分地包封第一管芯和该封装互连的包封层。第一焊盘可包括具有低粗糙度的表面。该包封层可以包封该封装互连，以使得该包封层包封第一焊料互连的至少一部分。

Description

包括集成电路器件封装之间的焊料连接的层叠封装（PoP） 器件
背景
优先权要求/权益要求
本申请要求于2015年4月24日提交的题为“Package on Package(POP) DeviceComprising Improved Solder Connection Between Integrated Circuit DevicePackages(包括集成电路器件封装之间的改进型焊料连接的层叠封装(POP)器件)”的美国临时申请No.62/152,663、以及于2015年8月27日提交的题为“Package on Package(POP)Device Comprising Solder Connections between Integrated Circuit DevicePackages(包括集成电路器件封装之间的焊料连接的层叠封装(POP)器件)”的美国非临时申请No.14/837,917的优先权，这两件申请由此通过援引明确纳入于此。
领域
各种特征一般涉及层叠封装(PoP)器件，尤其涉及包括集成电路(IC) 封装之间的焊料连接的层叠封装(PoP)器件。
背景技术
图1解说了包括第一封装102和中介体104的器件100。第一封装102 包括第一管芯120和第一封装基板122。第一封装基板122包括多个焊盘 124和第一焊盘126。第一封装基板122还包括第一介电层123。第一封装基板122还可包括第一阻焊层127。第一阻焊层127位于第一介电层123 上。第一阻焊层127还可覆盖第一焊盘126的一部分。第一管芯120通过第一多个焊球128耦合到第一封装基板122。具体地，第一管芯120通过第一多个焊球128耦合到第一多个焊盘124。第二多个焊球130耦合至第一封装基板122。
中介体104包括第二焊盘146。中介体104可以是第二封装(未示出)的封装基板。中介体104还包括第二介电层143。中介体104还可包括第二阻焊层147。第二阻焊层147位于第二介电层143上。第二阻焊层147还可覆盖第二焊盘146的一部分。中介体104通过第一焊球156耦合到第一封装 102。例如，第一焊球156耦合至第一封装基板122的第一焊盘126、以及中介体104的第二焊盘146。焊球156位于第一封装102的包封层150的腔内。焊球156所位于的包封层150的腔是通过使用激光工艺(例如，激光烧蚀) 所形成的。
如图1所示，第一焊盘126具有与焊球156接触的表面。第一焊盘126 与焊球156接触的该表面具有相对粗糙的表面粗糙度。这归因于激光被用来移除第一焊盘126上方的包封层150这一事实。此激光工艺(例如，激光烧蚀)的结果为第一焊盘126上的不均匀表面(例如，粗糙表面)。第一焊盘126上的不均匀表面或粗糙表面可导致第一焊盘126和焊球156之间的较弱接合、较差接合和/或开放接合。较弱接合或较差接合连接可导致器件100的较差和/或不可靠信号质量，这可导致器件100的较差性能。
因此，需要具有较强且可靠的接合以确保封装之间的较好质量和/或性能信号的器件(例如，层叠封装(PoP)器件)。理想地，此类器件将具有较好形状因子，制造便宜，而同时又满足移动和/或可穿戴设备的需要和/或要求。
概述
各种特征一般涉及层叠封装(PoP)器件，尤其涉及包括集成电路(IC) 封装之间的焊料连接的层叠封装(PoP)器件。
一个示例提供一种层叠封装(PoP)器件，其包括：第一封装；耦合至第一封装的第一焊料互连；以及通过第一焊料互连耦合至第一封装的第二封装。第二封装包括：第一管芯；包括第一焊盘的封装互连，其中第一焊料互连耦合至该封装互连的第一焊盘；以及耦合至第一管芯和该封装互连的重分布部分；以及包封层，其包封第一管芯和该封装互连。
另一示例提供一种层叠封装(PoP)器件，其包括：第一封装；耦合至第一封装的第一焊料互连；以及通过第一焊料互连耦合至第一封装的第二封装。第二封装包括：第一管芯；用于互连被耦合至第一焊料互连的封装部分的装置；耦合至第一管芯和该用于互连封装部分的装置的重分布部分；以及包封层，其包封第一管芯和该用于互连封装部分的装置。
附图
在结合附图理解下面阐述的详细描述时，各种特征、本质和优点会变得明显，在附图中，同样的参考特征贯穿始终作相应标识。
图1解说了包括第一封装和中介体的器件。
图2解说了具有焊料连接的层叠封装(PoP)器件的示例。
图3解说了具有焊料连接的层叠封装(PoP)器件的示例的特写视图。
图4解说了用于制造具有焊料连接的层叠封装(PoP)器件的工序的示例的特写视图。
图5解说了用于制造具有焊料连接的层叠封装(PoP)器件的工序的另一示例的特写视图。
图6解说了用于制造具有焊料连接的层叠封装(PoP)器件的工序的示例的特写视图。
图7解说了层叠封装(PoP)器件中的焊料连接的示例的特写视图。
图8(其包括图8A–8C)解说了用于制造具有焊料连接的层叠封装(PoP) 器件的工序的示例。
图9(其包括图9A–9C)解说了用于制造具有焊料连接的层叠封装(PoP) 器件的工序的示例。
图10解说了用于制造具有焊料连接的层叠封装(PoP)器件的方法的示例的流程图。
图11解说了具有焊料连接的另一层叠封装(PoP)器件的示例。
图12解说了具有焊料连接的另一层叠封装(PoP)器件的示例。
图13解说了具有焊料连接的另一层叠封装(PoP)器件的示例。
图14解说了可包括本文所描述的各种集成器件、集成器件封装、半导体器件、管芯、集成电路、封装和/或层叠封装(PoP)器件的各种电子设备。
详细描述
在以下描述中，给出了具体细节以提供对本公开的各方面的透彻理解。然而，本领域普通技术人员将理解，没有这些具体细节也可实践这些方面。例如，电路可用框图示出以避免使这些方面湮没在不必要的细节中。在其他实例中，公知的电路、结构和技术可不被详细示出以免模糊本公开的这些方面。
概览
一些特征涉及层叠封装(PoP)器件，该PoP器件包括：第一封装；耦合至第一封装的第一焊料互连；以及通过第一焊料互连耦合至第一封装的第二封装。第二封装包括：第一管芯；包括第一焊盘的封装互连，其中第一焊料互连耦合至该封装互连的第一焊盘。第二封装还包括：耦合至第一管芯和该封装互连的重分布部分；包封第一管芯和该封装互连的包封层。第一焊盘可包括具有低粗糙度的表面。包封层可包封该封装互连以使得包封层包封第一焊料互连的至少一部分。在一些实现中，包封层包封该封装互连以使得包封层包封第一焊料互连的至少一部分。在一些实现中，包封层包封该封装互连以使得当第一焊料互连被耦合至第一焊盘和第一封装时在包封层与第一焊盘的一部分之间存在腔。
在一些实现中，互连是器件(例如，集成器件、集成器件封装、管芯)和 /或基底(例如，封装基板、印刷电路板、中介体)的允许或促成两个点、元件和/或组件之间的电连接的元件或组件。在一些实现中，互连可包括迹线、通孔、焊盘、柱、重分布金属层、和/或凸块下金属化(UBM)层。在一些实现中，互连是为信号(例如，数据信号、接地信号、功率信号)提供电路径的导电材料。互连可包括一个以上的元件/组件。
包括焊料连接的示例性层叠封装(PoP)器件
图2解说了包括焊料连接的层叠封装(PoP)器件200。层叠封装(PoP) 器件200包括第一封装202(例如，第一集成电路器件封装)和第二封装204 (例如，第二集成电路器件封装)。第一封装202通过至少一个焊料互连270 (例如，至少一个焊球)耦合至第二封装204。
第一封装202(例如，第一集成电路器件封装)包括第一封装基板220、第一管芯230、以及至少一条焊线290。管芯(例如，第一管芯230)可以是包括若干晶体管和/或其他电子组件的集成电路(IC)。第一管芯230可以是逻辑管芯和/或存储器管芯。第一管芯230耦合至第一封装基板220。该至少一条焊线290耦合至第一管芯230和第一封装基板220。第一封装基板 220可包括至少一个介电层、至少一个阻焊层、该介电层中的至少一个通孔、以及至少一个焊盘。以下在图3中进一步详细描述第一封装202和第一封装基板220。
第二封装204(例如，第二集成电路器件封装)包括封装互连210、重分布部分240、第二管芯250、包封层260、以及焊球280。第二封装204 可以是扇出晶片级封装(FOWLP)。第二管芯250可以是逻辑管芯和/或存储器管芯。第二管芯250耦合至重分布部分240。封装互连210耦合至重分布部分240。重分布部分240可以是扇出部分(例如，用于向/从具有不同I/O间距的器件扇动或路由信令)。包封层260至少部分地包封第二管芯 250和封装互连210。术语“包封”可意指至少围绕对象或组件。当材料A 包封材料B时，材料A可至少部分地围绕材料B。当材料A包封材料B时，材料A可以物理接触材料B的一些或所有部分。在一些实现中，材料A可以在不直接接触材料B的任何部分的情况下包封材料B。
不同实现可以使用具有不同设计和配置的封装互连(例如，封装互连 210)。在一些实现中，封装互连可以是用于互连各封装部分的装置。在一些实现中，封装互连或用于互连各封装部分的装置可以是来自包括以下各项的封装互连组的封装互连：印刷电路板(PCB)条、预先形成的穿板通孔(TSV) 条、和/或就地镀敷的金属互连(例如，就地镀敷的铜互连)。在一些实现中，重分布部分240可包括至少一个介电层、和/或至少一个重分布层。在一些实现中，重分布部分240还可包括至少一个凸块下金属化(UBM)层。在一些实现中，对特定封装互连的选择可取决于成本、设计规则要求、以及总高度。例如，镀敷的金属互连或TSV条可具有较精细的设计规则和较低的轮廓，但将会比较大且较厚的PCB条更昂贵。以下将在图3中进一步描述封装互连210。
如上所述，第一封装202通过至少一个焊料互连270(例如，至少一个焊球)耦合至第二封装204。如图2所示，第一封装202通过至少一个焊料互连270耦合至第二封装204的封装互连210。如以下将在至少图3中进一步描述的，封装互连210包括耦合至焊料互连270的焊盘(例如，第一焊盘 330)。耦合至焊料互连270的焊盘(例如，第一焊盘330)具有光滑表面(例如，相对于已暴露于激光的焊盘而言并不粗糙)。
表面的粗糙度可通过表面的粗糙度轮廓离平均线的垂直偏差来表示。例如，表面的粗糙度可通过表面离平均平坦面和/或该表面的平均线的振幅参数和 /或变动来表示。在一些实现中，表面(例如，焊盘表面)的粗糙度轮廓离平均线的垂直偏差字段的绝对值的算术平均(Ra)是量化粗糙度的一个示例。在一些实现中，耦合至焊料互连270的焊盘的表面粗糙度具有约1微米(μm)或更小的Ra值(表面粗糙度Ra值)。在一些实现中，低Ra值和/或粗糙度提供更稳健和/或可靠的焊料连接，由此在层叠封装(PoP)器件200中的连接之间提供更稳健和/或可靠的信号和/或功率传输。
在一些实现中，由于未在层叠封装(PoP)器件200的制造期间在耦合至焊料互连270的焊盘上使用激光，该焊盘的低Ra值和/或粗糙度是可能的。如以下将进一步详细描述的，耦合至焊料互连270的焊盘的低Ra值和/或粗糙度可通过在封装互连210上形成包封层260之前在该焊盘(例如，第一焊盘330)上提供焊料来达成。
不同实现可以在形成包封层260之前在该焊盘上不同地提供焊料。例如，焊料可通过印刷工艺(例如，焊盘上覆焊料(SOP)、铸造式SOP)来形成在该焊盘上。在另一示例中，焊料可作为焊球被提供在该焊盘上。以下将进一步详细描述在该焊盘提供焊料的各种示例。
不同实现可以使用不同封装作为层叠封装(PoP)器件200中的顶部封装(例如，第一封装202)。例如，层叠封装(PoP)器件200的顶部封装可以是来自包括以下各项的封装组的封装：扇出晶片级封装(FOWLP)、焊线芯片规模封装(CSP)、和/或倒装芯片规模封装(CSP)。具有不同封装组合的层叠封装(PoP)器件的示例在图11-13中进一步解说和描述。
图2解说了包括焊料连接的层叠封装(PoP)器件200的高层级解说。图3解说了图2的层叠封装(PoP)器件200的特写视图。
如图3所示，层叠封装(PoP)器件200包括第一封装202(例如，第一集成电路器件封装)和第二封装204(例如，第一集成电路器件封装)。第一封装202通过至少一个焊料互连270(例如，至少一个焊球)耦合至第二封装 204。
第一封装202包括第一封装基板220和第一管芯230。第一管芯230可通过粘合剂300耦合至第一封装基板220。第一封装基板220包括介电层302、第一阻焊层304、第二阻焊层306、第一焊盘310、第一通孔312、以及第二焊盘314。焊线290被耦合至第一管芯230和第一焊盘310。第一焊盘310 耦合至第一通孔312。第一通孔312穿过介电层302。第一通孔312耦合至第二焊盘314。第二焊盘314耦合至焊料互连270。
第二封装204(例如，第二集成电路器件封装)包括封装互连210、重分布部分240(例如，扇出部分)、第二管芯250、包封层260、以及焊球 280。第二管芯250耦合至重分布部分240。封装互连210耦合至重分布部分240。包封层260至少部分地包封第二管芯250和封装互连210。
封装互连210包括介电层320、第一阻焊层322、第二阻焊层324、第一焊盘330、第一通孔332、以及第二焊盘334。第一阻焊层322和第二阻焊层324可以是可任选的。第二焊盘334耦合至第一通孔332。第一通孔332 可穿过介电层320。第一通孔332耦合至第一焊盘330。第一焊盘330耦合至焊料互连270。更具体地，第一焊盘330的表面耦合至焊料互连270。
在一些实现中，第一焊盘330的耦合至焊料互连270的表面具有光滑表面 (例如，相对于已暴露于激光的焊盘而言并不粗糙)。在一些实现中，第一焊盘330的耦合至焊料互连270的表面的粗糙度具有约1微米(μm)或更小的 Ra值(表面粗糙度Ra值)。在一些实现中，低Ra值和/或粗糙度提供更稳健和 /或可靠的焊料连接，由此在层叠封装(PoP)器件200中的连接之间提供更稳健和/或可靠的信号和/或功率传输。
如图3所示，重分布部分240包括第一介电层340、第二介电层342、第三介电层344、第一重分布层350、第二重分布层352、凸块下金属化 (UBM)层354、以及焊球280。第一重分布层350耦合至封装互连210 和第二管芯250。更具体地，第一重分布层350耦合至封装互连210的第二焊盘334。第二重分布层352耦合至第一重分布层350。UBM层354耦合至第二重分布层352。焊球280耦合至UBM层354。在一些实现中，UBM 层354可以是可任选的。在此类实例中，焊球280可直接耦合至第二重分布层352。注意，不同实现可以具有不同数目的重分布层(例如，一个或多个重分布层)。
在一些实现中，重分布层(例如，350、352)是允许或促成各种点、元件和/或组件之间的电连接的组件。在一些实现中，重分布层(例如，350、352) 可包括迹线、通孔、和/或焊盘。在一些实现中，重分布层(例如，350、352) 是可以为信号(例如，数据信号、接地信号、功率信号)提供电路径的导电材料。重分布层(例如，350、352)可包括一个以上的元件或组件。重分布层(例如，350、352)可以将管芯的I/O焊盘重新分布到该封装的其他部分。
在一些实现中，重分布部分240是第二封装204的一部分，该部分允许管芯(例如，第二管芯250)的输入/输出(I/O)焊盘在第二封装204的其他位置可用(例如，扇出)。在一些实现中，第一重分布层350和/或第二重分布层352将第二管芯250的I/O焊盘重新分布到第二封装204中的其他位置。
第二管芯250可包括基板部分360(例如，硅基板)、焊盘362、第一钝化层364、以及第二钝化层366。在一些实现中，第二管芯250的焊盘362 耦合至重分布部分240的第一重分布层350。第二管芯250可被配置成通过重分布部分240(例如，通过重分布部分240的至少一个重分布层)来电耦合至封装互连210。
在一些实现中，第一管芯230可被配置成通过焊线290、第一封装基板220 (例如，第一封装基板220中的互连)、焊料互连270、封装互连210(例如，封装互连210的焊盘、通孔、迹线)、以及重分布部分240(例如，重分布部分240的至少一个重分布层)来电耦合至第二管芯250。
在一些实现中，第一管芯230具有约50微米(μm)或更小的高度。在一些实现中，第二管芯250具有约150微米(μm)或更小的高度。在一些实现中，封装互连210具有约150微米(μm)的高度。然而，封装互连210可具有大于或小于150微米(μm)的高度。在一些实现中，重分布部分240具有约40微米(μm)或更小的高度。PoP器件200可具有约5mm x 5mm到20mm x20mm(毫米)的X-Y尺寸(例如，横向面积和/或版图)。封装互连210中的互连的间距可以为约200微米(μm)或更小，其中间距是两个毗邻互连(例如，两个毗邻焊盘)之间的中心距离。例如，封装互连210可包括两个毗邻通孔。在一些实现中，封装互连210中的两个毗邻通孔的间距可以为约200微米 (μm)或更小。注意，以上示例性尺寸也可适用于本公开中所描述的其他层叠封装(PoP)器件。
在一些实现中，层叠封装(PoP)器件的高度可以沿层叠封装(PoP)器件的Z方向来定义，这在本公开的附图中示出。在一些实现中，层叠封装(PoP) 器件的Z方向可沿层叠封装(PoP)器件的顶部与底部之间的轴来定义。术语顶和底可以任意指派，然而，作为示例，器件封装的顶部可以是包括第一管芯和/或焊线的部分，而层叠封装(PoP)器件的底部可以是包括重分布部分或多个焊球的部分。在一些实现中，层叠封装(PoP)器件的顶部可以是层叠封装 (PoP)器件的后侧，而层叠封装(PoP)器件的底部可以是层叠封装(PoP) 器件的前侧。层叠封装(PoP)器件的前侧可以是层叠封装(PoP)器件的有效侧。顶部可以是相对于较低部分的较高部分。底部可以是相对于较高部分的较低部分。
在一些实现中，第一封装202可包括至少部分地包封第一管芯230和焊线 290的第二包封层(未示出)。
层叠封装(PoP)器件中的焊料耦合的示例性工序
图4解说了层叠封装(PoP)器件中的焊料互连耦合的示例性工序。图 4将在耦合两个封装以形成图2–3的层叠封装(PoP)器件200的上下文中描述。
阶段1解说了将第一封装202(例如，第一集成电路器件封装)耦合至第二封装204(例如，第二集成电路器件封装)之前的状态。如阶段1所示，焊料互连400被耦合至第一封装202的第一封装基板220的第二焊盘314。
阶段1还解说了焊料互连402被形成在封装互连210的第一焊盘330 上。焊料互连402还被形成在第一阻焊层322上。包封层260包封焊料互连402的一部分。焊料互连402可以是铸造式焊盘上覆焊料(SOP)。在一些实现中，通过印刷工艺(例如，丝网印刷工艺)来在第一焊盘330上形成焊料互连402。在一些实现中，焊料互连402被提供(例如，形成)在第一焊盘330 上，并随后被铸造以使得焊料互连402相对平坦。
阶段2解说了将第一封装202耦合至第二封装204之后的状态。如阶段2所示，焊料互连400接触焊料互连402。在一些实现中，焊料互连400 已与焊料互连402相组合(例如，相混合)。在一些实现中，焊料互连400 和焊料互连402的组合被表示为图2–3的焊料互连270。
阶段3解说了焊料互连400和焊料互连402已被组合和凝结之后的状态。在一些实现中，焊料互连400和焊料互连402的组合被表示为图2–3的焊料互连270。如阶段3所示，被包封层260包封的焊料互连402中的一些或全部已渗出以与焊料互连400相组合。焊料互连402渗出的结果是在包封层260中留下了腔410。腔410位于第一焊盘330与包封层260之间。腔 410还可位于第一阻焊层322与包封层260之间。如阶段3所示，在对这些封装进行耦合之前，包封层260中的腔410具有焊料互连402的至少部分形状。阶段3还解说了焊料互连402所位于的该包封层260中的腔具有非U形轮廓或非V形轮廓。在一些实现中，焊料互连402所位于的该腔(例如，腔 410)的侧壁是非线性的。
层叠封装(PoP)器件中的焊料耦合的示例性工序
图5解说了层叠封装(PoP)器件中的焊料耦合的另一示例性工序。图 5类似于图4，区别在于图5解说了在封装互连的焊盘上不同地形成的焊料互连。图5将在耦合两个封装以形成图2–3的层叠封装(PoP)器件200的上下文中描述。
阶段1解说了将第一封装202(例如，第一集成电路器件封装)耦合至第二封装204(例如，第二集成电路器件封装)之前的状态。如阶段1所示，焊料互连400被耦合至第一封装202的第一封装基板220的第二焊盘314。
阶段1还解说了焊料互连500被形成在封装互连210的第一焊盘330 上。焊料互连500还被形成在第一阻焊层322上。包封层260包封焊料互连500的一部分。在一些实现中，焊料互连500按与焊料互连402类似的方式来提供，区别在于焊料互连500并未被铸造成平坦。
阶段2解说了将第一封装202耦合至第二封装204之后的状态。如阶段2所示，焊料互连400接触焊料互连500。在一些实现中，焊料互连400 已与焊料互连500相组合(例如，相混合)。在一些实现中，焊料互连400 和焊料互连500的组合被表示为图2–3的焊料互连270。
阶段3解说了焊料互连400和焊料互连500已被组合和凝结之后的状态。在一些实现中，焊料互连400和焊料互连500的组合被表示为图2–3的焊料互连270。如阶段3所示，被包封层260包封的焊料互连500中的一些或全部已渗出以与焊料互连400相组合。焊料互连500渗出的结果是在包封层260 中留下了腔510。腔510位于第一焊盘330与包封层260之间。腔510还可位于第一阻焊层322与包封层260之间。如阶段3所示，在对这些封装进行耦合之前，包封层260中的腔510具有焊料互连500的至少部分形状。阶段3 还解说了焊料互连500所位于的该包封层260中的腔具有非U形轮廓或非V 形轮廓。在一些实现中，焊料互连500所位于的该腔(例如，腔510)的侧壁是非线性的。
层叠封装(PoP)器件中的焊料耦合的示例性工序
图6解说了层叠封装(PoP)器件中的焊料互连耦合的另一示例性工序。图6类似于图4，区别在于图6解说了在封装互连的焊盘上不同地形成的焊料。图6将在耦合两个封装以形成图2–3的层叠封装(PoP)器件200的上下文中描述。
阶段1解说了将第一封装202(例如，第一集成电路器件封装)耦合至第二封装204(例如，第二集成电路器件封装)之前的状态。如阶段1所示，焊料互连400被耦合至第一封装202的第一封装基板220的第二焊盘314。
阶段1还解说了焊料互连600被形成在封装互连210的第一焊盘330 上。焊料互连600还被形成在第一阻焊层322上。包封层260包封焊料互连600的一部分。在一些实现中，通过使预先形成的焊球落在第一焊盘330 上来提供(例如，形成)焊料互连600。
阶段2解说了将第一封装202耦合至第二封装204之后的状态。如阶段2所示，焊料互连400接触焊料互连600。在一些实现中，焊料互连400 已与焊料互连600相组合(例如，相混合)。在一些实现中，焊料互连400 和焊料互连600的组合被表示为图2–3的焊料互连270。
阶段3解说了焊料互连400和焊料互连600已被组合和凝结之后的状态。在一些实现中，焊料互连400和焊料互连600的组合被表示为图2–3的焊料互连270。如阶段3所示，被包封层260包封的焊料互连600中的一些或全部已渗出以与焊料互连400相组合。焊料互连600渗出的结果是在包封层260 中留下了腔610。腔610位于第一焊盘330与包封层260之间。腔610还可位于第一阻焊层322与包封层260之间。如阶段3所示，在对这些封装进行耦合之前，包封层260中的腔610具有焊料互连600的至少部分形状。阶段3 还解说了焊料互连600所位于的该包封层260中的腔具有非U形轮廓或非V 形轮廓。在一些实现中，焊料互连600所位于的该腔(例如，腔610)的侧壁是非线性的。
包括不同特性的示例性焊料
在一些实现中，耦合层叠封装(PoP)器件中的两个封装的焊料互连可以形成具有不同特性的两种材料。图7解说了包括具有不同特性的两种材料的焊料互连700。在一些实现中，焊料互连700可表示焊料互连270。焊料互连700将第一封装202的第二焊盘314耦合至第二封装204的第一焊盘 330。在一些实现中，焊料互连700可表示图2–3的焊料互连270。如图7所示，焊料互连700包括第一部分702、第二部分704、以及第三部分706。第二部分704耦合至第一焊盘330。第二部分704耦合至第一部分702。第一部分702耦合至第三部分706。第三部分706耦合至第二焊盘314。第一部分702具有第一特性，第二部分704具有第二特性(例如，第二金属间辨别性)，且第三部分706具有第三特性(例如，第三金属间辨别性)。第一部分 702可以是焊料互连，第二部分704可以是第一金属间材料，且第三部分706 可以是第二金属间材料。第一金属间材料和第二金属间材料可以是金属间焊料铜。在一些实现中，第二部分704可以是比第三部分706更厚的金属间材料。这可归因于以下事实：焊料互连700的第二部分704经历两(2)个回流过程，而焊料互连700的第三部分706经历一(1)个回流过程。在一些实现中，第二部分704可以比第三部分706至少厚约1.5倍。
用于制造包括焊料连接的层叠封装(PoP)器件的示例性工序
在一些实现中，提供/制造包括焊料连接的层叠封装(PoP)器件包括若干过程。图8解说了用于提供/制造包括焊料连接的层叠封装(PoP)器件的示例性工序。在一些实现中，图8的工序可被用来提供/制造图2–3的层叠封装(PoP)器件和/或本公开中所描述的其他层叠封装(PoP)器件。然而，出于简化目的，图8将在提供/制造图3的层叠封装(PoP)器件的上下文中描述。
应当注意，图8的工序可以组合一个或多个阶段以简化和/或阐明用于提供层叠封装(PoP)器件的工序。在一些实现中，可以改变或修改各过程的次序。
如图8A所示，阶段1解说了将管芯800耦合(例如，放置)到载体 802之后的状态。管芯800可等同和/或类似于图3的第二管芯250。管芯800 可以是逻辑管芯和/或存储器管芯。管芯800可包括基板部分(例如，硅基板)、焊盘、第一钝化层、以及第二钝化层，如关于图3中的第二管芯250 描述的。
阶段2解说了将封装互连804耦合(例如，放置)到载体802之后的状态。封装互连804可等同和/或类似于图3的封装互连210。封装互连804 包括第一焊料互连806和第一焊盘808。第一焊料互连806耦合至第一焊盘 808。第一焊料互连806可以是焊盘上覆焊料(SOP)(例如，铸造式SOP)。在一些实现中，通过使用印刷工艺(例如，丝网印刷工艺)来形成第一焊料互连806。
阶段3解说了在管芯800和封装互连804上形成包封层810之后的状态。包封层810被形成以使得包封层810至少部分地包封管芯800和封装互连804。阶段3解说了包封层810至少部分地包封第一焊料互连806。
阶段4解说了从管芯800、封装互连804、以及包封层810移除载体802 之后的状态。
如图8B所示，阶段5解说了形成第一介电层814和第一重分布层815之后的状态。第一介电层814可被形成在管芯800的钝化层和封装互连804 的阻焊层上。第一重分布层815被形成以使得第一重分布层815耦合至管芯 800的焊盘812以及封装互连804。
阶段6解说了形成第二介电层816和第二重分布层817之后的状态。第二介电层816可被形成在第一介电层814上。第二重分布层817被形成以使得第二重分布层817耦合至第一重分布层815。
阶段7解说了形成第三介电层818和凸块下金属化(UBM)层819之后的状态。第三介电层818可被形成在第二介电层816上。UBM层819被形成以使得UBM层819耦合至第二重分布层817。
阶段8解说了将焊球820耦合至UBM层819之后的状态。在一些实现中， UBM层819是可任选的。在此类实例中，焊球820可直接耦合至第二重分布层817。
如图8C所示，阶段9解说了通过移除包封层810的诸部分来暴露第一焊料互连806之后的状态。在一些实现中，使用激光工艺(例如，激光烧蚀)来移除包封层810的诸部分。由于第一焊料互连806覆盖封装互连804 上的第一焊盘808，因此激光工艺并不会损坏第一焊盘808或使焊盘表面更粗糙，由此保留了第一焊盘808的耦合至第一焊料互连806的表面的光滑度。如阶段9所示，腔821被形成在第一焊料互连806上方的包封层810 中。在一些实现中，阶段9解说了包括管芯800、封装互连804、包封层810、以及重分布部分840的封装830。
阶段10解说了将第一封装202通过焊料至少一个焊料互连270耦合至封装830之后的状态。该至少一个焊料互连270可包括第一焊料互连806。第一封装202包括第一封装基板220、第一管芯230和焊线290。在一些实现中，阶段10解说了包括第一封装202和封装830的层叠封装(PoP)器件850，其中封装830包括管芯800、封装互连804、重分布部分840、以及包封层810。封装互连804包括第一焊盘808和第一焊料互连806，其中第一焊盘808包括耦合至第一焊料互连806的表面。第一焊盘808的耦合至第一焊料互连806的表面具有约1微米(μm)或更小的表面粗糙度Ra值。
用于制造包括焊料连接的层叠封装(PoP)器件的示例性工序
在一些实现中，提供/制造包括焊料连接的层叠封装(PoP)器件包括若干过程。图9解说了用于提供/制造包括焊料连接的层叠封装(PoP)器件的示例性工序在一些实现中，图9的工序可被用来提供/制造图2–3的层叠封装 (PoP)器件和/或本公开中所描述的其他层叠封装(PoP)器件。然而，出于简化目的，图9将在提供/制造图3的层叠封装(PoP)器件的上下文中描述。
应当注意，图9的工序可以组合一个或多个阶段以简化和/或阐明用于提供层叠封装(PoP)器件的工序。在一些实现中，可以改变或修改各过程的次序。
如图9A所示，阶段1解说了将管芯800耦合(例如，放置)到载体 802之后的状态。管芯800可等同和/或类似于图3的第二管芯250。管芯800 可以是逻辑管芯和/或存储器管芯。管芯800可包括基板部分(例如，硅基板)、焊盘、第一钝化层、以及第二钝化层，如关于图3中的第二管芯250 描述的。
阶段2解说了将封装互连804耦合(例如，放置)到载体802之后的状态。封装互连804可等同和/或类似于图3的封装互连210。封装互连804 包括第一焊料互连906和第一焊盘808。第一焊料互连906耦合至第一焊盘 808。第一焊料互连906可以是焊盘上覆焊料(SOP)或焊球。
阶段3解说了在管芯800和封装互连804上形成包封层810之后的状态。包封层810被形成以使得包封层810至少部分地包封管芯800和封装互连804。阶段3解说了包封层810至少部分地包封第一焊料互连906。
阶段4解说了从管芯800、封装互连804、以及包封层810移除载体802 之后的状态。
如图9B所示，阶段5解说了形成第一介电层814和第一重分布层815之后的状态。第一介电层814可被形成在管芯800的钝化层和封装互连804 的阻焊层上。第一重分布层815被形成以使得第一重分布层815耦合至管芯 800的焊盘812以及封装互连804。
阶段6解说了形成第二介电层816和第二重分布层817之后的状态。第二介电层816可被形成在第一介电层814上。第二重分布层817被形成以使得第二重分布层817耦合至第一重分布层815。
阶段7解说了形成第三介电层818和凸块下金属化(UBM)层819之后的状态。第三介电层818可被形成在第二介电层816上。UBM层819被形成以使得UBM层819耦合至第二重分布层817。
阶段8解说了将焊球820耦合至UBM层819之后的状态。在一些实现中， UBM层819是可任选的。在此类实例中，焊球820可直接耦合至第二重分布层817。
如图9C所示，阶段9解说了移除包封层810的一部分之后的状态。在一些实现中，可以使用研磨工艺来移除包封层810的诸部分。
阶段10解说了通过移除包封层810的诸部分来暴露第一焊料互连906 之后的状态。在一些实现中，使用激光工艺(例如，激光烧蚀)来移除包封层810的诸部分。由于第一焊料互连906覆盖封装互连804上的第一焊盘808，因此激光工艺并不会损坏第一焊盘808或使焊盘表面更粗糙，由此保留了第一焊盘808的耦合至第一焊料互连906的表面的光滑度。如阶段 10所示，腔821被形成在第一焊料互连906上方的包封层810中。在一些实现中，阶段9解说了包括管芯800、封装互连804、包封层810、以及重分布部分840的封装900。
阶段11解说了将第一封装202通过焊料至少一个焊料互连270耦合至封装900之后的状态。该至少一个焊料互连270可包括第一焊料互连906。第一封装202包括第一封装基板220、第一管芯230和焊线290。在一些实现中，阶段11解说了包括第一封装202和封装900的层叠封装(PoP)器件910，其中封装900包括管芯800、封装互连804、重分布部分840、以及包封层810。封装互连804包括第一焊盘808和第一焊料互连906，其中第一焊盘808包括耦合至第一焊料互连906的表面。第一焊盘808的耦合至第一焊料互连906的表面具有约1微米(μm)或更小的表面粗糙度Ra值。
用于制造包括焊料连接的层叠封装(PoP)器件的示例性方法
在一些实现中，提供/制造包括焊料连接的层叠封装(PoP)器件包括若干过程。图10解说了用于提供/制造包括焊料连接的层叠封装(PoP)器件的方法的示例性流程图。在一些实现中，图10的方法可被用来提供/制造图 2–3的层叠封装(PoP)器件和/或本公开中所描述的其他层叠封装(PoP) 器件。然而，出于简化目的，图10将在提供/制造图3的层叠封装(PoP)器件的上下文中描述。
应当注意，图10的流程图可以组合一个或多个过程以简化和/或阐明用于提供层叠封装(PoP)器件的方法。在一些实现中，可以改变或修改各过程的次序。
该方法在载体(例如，载体802)上放置(1005)管芯和封装互连。该管芯可等同和/或类似于图3的第二管芯250。该管芯可以是逻辑管芯和/或存储器管芯。该管芯可包括基板部分(例如，硅基板)、焊盘、第一钝化层、以及第二钝化层，如关于图3中的第二管芯250描述的。该封装互连可等同和/或类似于图3的封装互连210。该封装互连包括第一焊盘(例如，第一焊盘808)和第一焊料互连(例如，第一焊料互连806)。第一焊料互连耦合至第一焊盘。第一焊料互连(例如，第一焊料互连806)可以是焊盘上覆焊料 (SOP)(例如，铸造式SOP)或焊球。
该方法在该管芯和该封装互连上形成(1010)包封层。该包封层(例如，包封层810)被形成以使得该包封层至少部分地包封该管芯(例如，管芯800) 和该封装互连(例如，封装互连804)。该包封层还可以包封该焊料互连。
该方法随后从该管芯、该封装互连、以及该包封层移除(1015)该载体。
该方法在该管芯和该封装互连上形成(1020)重分布部分(例如，重分布部分840)。在一些实现中，形成重分布部分包括形成第一介电层、形成第一重分布层(例如，第一重分布层815)、形成第二介电层、形成第二重分布层 (例如，第二重分布层817)、形成第三介电层和/或形成凸块下金属化(UBM) 层(例如，UBM层819)。
该方法(在1025)提供焊球(例如，焊球820)并将其耦合至该重分布部分(例如，将焊球耦合至UBM层)。
该方法移除(1030)该包封层的一部分。在一些实现中，移除该包封层的一部分包括使用激光工艺(例如，激光烧蚀)来移除该包封层的诸部分并暴露先前被该包封层包封的焊料互连(例如，焊料互连)。在一些实现中，移除该包封层的一部分可以可任选地包括研磨该包封层的一部分。
该方法将第一封装(例如，第一封装202)耦合(1035)至该封装互连，以形成层叠封装(PoP)器件。在一些实现中，来自第一封装的焊球(例如，焊料互连400)被耦合至与该封装互连的焊盘耦合的焊料互连(例如，第一焊料互连806)。该焊球和该焊料互连可以形成焊料互连(例如，焊料互连270)。在一些实现中，该焊盘的耦合至该焊料互连(例如，第一焊料互连806)的表面具有约1微米(μm)或更小的表面粗糙度Ra值。
包括焊料连接的示例性层叠封装(PoP)器件
如上所述，不同实现可以使用不同封装作为层叠封装(PoP)器件200 中的顶部封装。例如，层叠封装(PoP)器件的顶部封装可包括扇出晶片级封装(FOWLP)、焊线芯片规模封装、和/或倒装芯片规模封装。在一些实现中，若干顶部封装可被形成在底部封装上，以形成层叠封装(PoP)器件。图 11-13解说了具有不同封装组合的不同层叠封装(PoP)器件的示例。
图11解说了包括第一封装1102(例如，第一集成电路器件封装)和第二封装204(例如，第二集成电路器件封装)的层叠封装(PoP)器件1100，其中第一封装1102通过至少一个焊料互连270耦合至第二封装204。
层叠封装(PoP)器件1100类似于层叠封装(PoP)器件200，区别在于第一封装202已用第一封装1102来替代。第一封装1102(例如，第一集成电路器件封装)包括第一封装基板1110和第一管芯1120。第一封装基板1110 包括若干金属层。第一管芯1120可以是倒装芯片管芯。
图12解说了包括第一封装1202(例如，第一集成电路器件封装)和第二封装204(例如，第二集成电路器件封装)的层叠封装(PoP)器件1200，其中第一封装1202通过至少一个焊料互连270耦合至第二封装204。
层叠封装(PoP)器件1200类似于层叠封装(PoP)器件200，区别在于第一封装202已用第一封装1202来替代。第一封装1202(例如，第一集成电路器件封装)可以是扇出晶片级封装(FOWLP)，其包括第二重分布部分1240、第一管芯1250、以及第二包封层1260。
如图12所示，第一封装1202的第二重分布部分1240通过至少一个焊料互连270耦合至第二封装204的封装互连210。该至少一个焊料互连270 可被耦合至第二重分布部分1240的重分布层和/或UBM层。第二重分布部分1240类似于重分布部分240之处在于第二重分布部分1240包括至少一个重分布层、至少一个介电层和/或UBM层。
图13解说了另一层叠封装(PoP)器件1300。层叠封装(PoP)器件1300 类似于图2的层叠封装(PoP)器件200，区别在于层叠封装(PoP)器件1300 包括更多管芯。层叠封装(PoP)器件1300包括第一封装1302以及第二封装 1304。
如图13所示，第一封装1302包括第一封装基板220、第一管芯230、第三管芯1330、焊线290(例如，至少一条焊线)、以及第二焊线1390。第一管芯230耦合至焊线290。第三管芯1330耦合至第二焊线1390。第三管芯1330耦合(例如，安装)在第一管芯230上(例如，通过粘合剂)。然而，在一些实现中，第三管芯1330可以与第一管芯230共面。即，第三管芯1330可以耦合(例如，安装)在第一封装基板220上。焊线290和第二焊线1390按类似方式耦合至第一封装基板220。第二焊线1390可耦合至第一封装基板220中的互连(例如，通孔、焊盘、迹线)，该互连被耦合至焊料互连(例如，焊料互连270)。
第二封装1304包括重分布部分240、第二管芯250、封装互连210、第四管芯1350、包封层260、以及焊球280。第二管芯250和第四管芯1350 耦合至重分布部分240。第二管芯250和第四管芯1350可以彼此共面。重分布部分240可以是扇出部分。包封层260至少部分地包封或围绕第二管芯250 和第四管芯1350。
在一些实现中，层叠封装(PoP)器件1300还可包括电子组件。电子组件的示例包括射频(RF)滤波器、功率放大器以及无源器件(例如，电容器、电感器)。这些电子组件可位于第一封装1302和/或第二封装1304中。这些电子组件可按与管芯类似的方式在层叠封装(PoP)器件1300中电耦合。例如，这些电子组件可通过焊线来电耦合。这些电子组件可被包封层260包封。例如，层叠封装(PoP)器件1300中所描述的任何管芯可由电子组件来替代。注意，按类似方式，本公开中所描述的任何层叠封装(PoP)器件可包括至少一个电子组件(例如，射频(RF)滤波器、功率放大器、无源器件)。
图13解说了包括不止两个管芯的层叠封装(PoP)器件的一个示例。注意，本公开中所描述的任何层叠封装(PoP)器件可被修改以包括不止两个管芯。例如，可按类似方式修改层叠封装(PoP)器件1100和/或1200以包括不止两个管芯和/或包括至少一个电子组件(例如，射频(RF)滤波器、功率放大器、无源器件)。
示例性电子设备
图14解说了可集成有前述集成器件、半导体器件、集成电路、管芯、中介体、封装或层叠封装(PoP)中的任何一者的各种电子设备。例如，移动电话设备1402、膝上型计算机设备1404以及固定位置终端设备1406可包括如本文所述的集成器件1400。集成器件1400可以是例如本文所描述的任何集成电路、管芯、集成器件、集成器件封装、集成电路器件、层叠封装器件中的任一者。图14中所解说的设备1402、1404、1406仅是示例性的。其它电子设备也能以集成器件1400为其特征，此类电子设备包括但不限于包含以下各项的一组设备(例如，电子设备)：移动设备、手持式个人通信系统 (PCS)单元、便携式数据单元(诸如个人数字助理)、启用全球定位系统 (GPS)的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(诸如仪表读数装备)、通信设备、智能电话、平板计算机、计算机、可穿戴设备、服务器、路由器、实现在机动车辆(例如，自主车辆)中的电子设备、或者存储或检索数据或计算机指令的任何其它设备，或者其任何组合。
图2、3、4、5、6、7、8A-8C、9A-9C、10、11、12和/或13、14中解说的组件、特征和/或功能中的一者或多者可以被重新编排和/或组合成单个组件、特征或功能，或者实施在若干组件或功能中。也可添加附加元件、组件、和/或功能而不会脱离本公开。还应当注意，本公开中的图2、3、4、 5、6、7、8A-8C、9A-9C、10、11、12、13和/或14及其相应描述不限于管芯和/或IC。在一些实现中，图2、3、4、5、6、7、8A-8C、9A-9C、10、11、12、13和/或14及其相应描述可被用于制造、创建、提供、和/或生产集成器件。在一些实现中，一种器件可包括管芯、集成器件、管芯封装、集成电路(IC)、集成器件封装、晶片、半导体器件、层叠封装(PoP)器件、和/或中介体。
措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实现或方面不必被解释为优于或胜过本公开的其他方面。同样，术语“方面”不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。术语“耦合”在本文中用于指两个对象之间的直接或间接耦合。例如，如果对象A物理地接触对象B，且对象B接触对象 C，则对象A和C可仍被认为是彼此耦合的——即便它们并非彼此直接物理接触。
还应注意，这些各种公开可作为被描绘为流程图、流图、结构图、或框图的过程来被描述。尽管流程图可能会把诸操作描述为顺序过程，但是这些操作中有许多操作能够并行或并发地执行。另外，这些操作的次序可以被重新安排。过程在其操作完成时终止。
本文所描述的本公开的各种特征可被实现于不同系统中而不会脱离本公开。应当注意，本公开的以上各方面仅是示例，且不应被解释成限定本公开。对本公开的各方面的描述旨在是解说性的，而非限定所附权利要求的范围。由此，本发明的教导可以现成地应用于其他类型的装置，并且许多替换、修改和变形对于本领域技术人员将是显而易见的。

Claims (20)

1.一种层叠封装(PoP)器件，包括：
第一封装；
耦合至所述第一封装的第一焊料互连；以及
通过所述第一焊料互连耦合至所述第一封装的第二封装，其中所述第二封装包括：
第一管芯；
包括第一焊盘的封装互连，其中所述第一焊料互连耦合至所述封装互连的所述第一焊盘；
耦合至所述第一管芯和所述封装互连的重分布部分；以及
包封层，其至少部分地包封所述第一管芯和所述封装互连。
2.如权利要求1所述的层叠封装(PoP)器件，其特征在于，所述第一焊盘具有耦合至所述第一焊料互连的第一表面，且所述第一表面具有约1微米(μm)或更小的表面粗糙度Ra值。
3.如权利要求1所述的层叠封装(PoP)器件，其特征在于，所述包封层至少部分地包封所述封装互连以使得所述包封层包封所述第一焊料互连的至少一部分。
4.如权利要求1所述的层叠封装(PoP)器件，其特征在于，所述包封层至少部分地包封所述封装互连以使得当所述第一焊料互连被耦合至所述第一焊盘和所述第一封装时在所述包封层与所述第一焊盘的一部分之间存在腔。
5.如权利要求1所述的层叠封装(PoP)器件，其特征在于，所述第一焊料互连包括：
包括第一特性的第一部分；
包括第二特性的第二部分；以及
包括第三特性的第三部分。
6.如权利要求5所述的层叠封装(PoP)器件，其特征在于，所述第一焊料互连的所述第二部分和所述第三部分包括金属间材料。
7.如权利要求5所述的层叠封装(PoP)器件，其特征在于，所述第二部分厚于所述第三部分。
8.如权利要求5所述的层叠封装(PoP)器件，其特征在于，所述第二部分耦合至所述第一焊盘。
9.如权利要求1所述的层叠封装(PoP)器件，其特征在于，所述封装互连进一步包括：
第一介电层；以及
所述第一介电层中的第一通孔，其中所述第一通孔耦合至所述第一焊盘。
10.如权利要求1所述的层叠封装(PoP)器件，其特征在于，所述第一管芯被配置成通过所述重分布部分来电耦合至所述封装互连。
11.如权利要求10所述的层叠封装(PoP)器件，其特征在于，所述重分布部分包括：
至少一个介电层；以及
至少一个重分布层，其中所述第一管芯被配置成通过所述至少一个重分布层来电耦合至所述封装互连。
12.如权利要求1所述的层叠封装(PoP)器件，其特征在于，所述第一封装包括：
封装基板；以及
第二管芯。
13.如权利要求1所述的层叠封装(PoP)器件，其特征在于，所述第一封装包括第二管芯和第三管芯。
14.如权利要求1所述的层叠封装(PoP)器件，其特征在于，所述封装互连进一步包括覆盖所述第一焊盘的一部分的阻焊层，其中所述包封层至少部分地包封所述封装互连以使得当所述第一焊料互连被耦合至所述第一焊盘和所述第一封装时在所述包封层与所述阻焊层的一部分之间存在腔。
15.如权利要求1所述的层叠封装(PoP)器件，其特征在于，所述封装互连是来自包括以下各项的封装互连组的封装互连：印刷电路板(PCB)条、预先形成的穿板通孔(TSV)条、和/或就地镀敷的金属互连。
16.如权利要求1所述的层叠封装(PoP)器件，其特征在于，所述第一封装是来自包括以下各项的封装组的封装：扇出晶片级封装(FOWLP)、焊线芯片规模封装(CSP)、和/或倒装芯片规模封装(CSP)。
17.如权利要求1所述的层叠封装(PoP)器件，其特征在于，所述层叠封装(PoP)器件被纳入到选自包括以下各项的组的设备中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器、以及机动车中的设备，并且进一步包括所述设备。
18.一种层叠封装(PoP)器件，包括：
第一封装；
耦合至所述第一封装的第一焊料互连；以及
通过所述第一焊料互连耦合至所述第一封装的第二封装，其中所述第二封装包括：
第一管芯；
用于互连被耦合至所述第一焊料互连的封装部分的装置；
耦合至所述第一管芯和所述用于互连封装部分的装置的重分布部分；以及
包封层，其至少部分地包封所述第一管芯和所述用于互连封装部分的装置。
19.如权利要求18所述的层叠封装(PoP)器件，其特征在于，所述用于互连封装部分的装置是来自包括以下各项的封装互连组的封装互连：印刷电路板(PCB)条、预先形成的穿板通孔(TSV)条、和/或就地镀敷的金属互连。
20.如权利要求18所述的层叠封装(PoP)器件，其特征在于，所述第一封装是来自包括以下各项的封装组的封装：扇出晶片级封装(FOWLP)、焊线芯片规模封装(CSP)、和/或倒装芯片规模封装(CSP)。
CN201680023461.8A 2015-04-24 2016-04-22 包括集成电路器件封装之间的焊料连接的层叠封装(PoP)器件 Active CN107534041B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562152663P 2015-04-24 2015-04-24
US62/152,663 2015-04-24
US14/837,917 US9601472B2 (en) 2015-04-24 2015-08-27 Package on package (POP) device comprising solder connections between integrated circuit device packages
US14/837,917 2015-08-27
PCT/US2016/029055 WO2016172633A1 (en) 2015-04-24 2016-04-22 Package on package (pop) device comprising solder connections between integrated circuit device packages

Publications (2)

Publication Number Publication Date
CN107534041A true CN107534041A (zh) 2018-01-02
CN107534041B CN107534041B (zh) 2021-10-29

Family

ID=55861301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680023461.8A Active CN107534041B (zh) 2015-04-24 2016-04-22 包括集成电路器件封装之间的焊料连接的层叠封装(PoP)器件

Country Status (4)

Country Link
US (1) US9601472B2 (zh)
EP (1) EP3286782A1 (zh)
CN (1) CN107534041B (zh)
WO (1) WO2016172633A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9679873B2 (en) * 2015-06-18 2017-06-13 Qualcomm Incorporated Low profile integrated circuit (IC) package comprising a plurality of dies
TWI610409B (zh) * 2016-08-30 2018-01-01 南茂科技股份有限公司 半導體封裝及其製造方法
TWI658547B (zh) 2018-02-01 2019-05-01 財團法人工業技術研究院 晶片封裝模組及包含其之電路板結構
KR102081088B1 (ko) * 2018-08-29 2020-02-25 삼성전자주식회사 반도체 패키지
KR20200112369A (ko) 2019-03-22 2020-10-05 삼성전자주식회사 발광 소자 패키지
US20210202377A1 (en) * 2019-12-26 2021-07-01 Intel Corporation Skip level vias in metallization layers for integrated circuit devices
KR20210097855A (ko) 2020-01-30 2021-08-10 삼성전자주식회사 금속 베이스 배선 기판 및 전자소자 모듈
JPWO2022004410A1 (zh) * 2020-06-29 2022-01-06

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855459A (zh) * 2005-04-25 2006-11-01 中芯国际集成电路制造(上海)有限公司 平面焊盘设计和制造方法
CN101432876A (zh) * 2006-04-27 2009-05-13 住友电木株式会社 半导体器件和制造半导体器件的方法
US20110149493A1 (en) * 2009-12-17 2011-06-23 Samsung Electronics Co., Ltd. Stacked semiconductor packages, methods of fabricating the same, and/or systems employing the same
US20130299989A1 (en) * 2012-05-10 2013-11-14 International Business Machines Corporation Chip connection structure and method of forming
US20140036454A1 (en) * 2012-08-03 2014-02-06 Invensas Corporation Bva interposer
US20140264946A1 (en) * 2013-03-15 2014-09-18 Qualcomm Incorporated Package-on-package structure with reduced height

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7642109B2 (en) * 2005-08-29 2010-01-05 Eastman Kodak Company Electrical connection in OLED devices
US7262491B2 (en) * 2005-09-06 2007-08-28 Advanced Interconnect Technologies Limited Die pad for semiconductor packages and methods of making and using same
US7871861B2 (en) * 2008-06-25 2011-01-18 Stats Chippac Ltd. Stacked integrated circuit package system with intra-stack encapsulation
US20100117242A1 (en) 2008-11-10 2010-05-13 Miller Gary L Technique for packaging multiple integrated circuits
US7838337B2 (en) * 2008-12-01 2010-11-23 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
US8610274B2 (en) * 2010-09-14 2013-12-17 Infineon Technologies Ag Die structure, die arrangement and method of processing a die
US8288203B2 (en) 2011-02-25 2012-10-16 Stats Chippac, Ltd. Semiconductor device and method of forming a wafer level package structure using conductive via and exposed bump
KR20130007022A (ko) 2011-06-28 2013-01-18 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
KR20130007049A (ko) 2011-06-28 2013-01-18 삼성전자주식회사 쓰루 실리콘 비아를 이용한 패키지 온 패키지
TWI458133B (zh) * 2011-09-06 2014-10-21 Genesis Photonics Inc 基板
JP2013125765A (ja) 2011-12-13 2013-06-24 Elpida Memory Inc 半導体装置
US9082764B2 (en) 2012-03-05 2015-07-14 Corning Incorporated Three-dimensional integrated circuit which incorporates a glass interposer and method for fabricating the same
KR101548786B1 (ko) * 2012-05-31 2015-09-10 삼성전기주식회사 반도체 패키지 및 반도체 패키지 제조 방법
US8927417B2 (en) 2012-12-18 2015-01-06 Freescale Semiconductor, Inc. Semiconductor package signal routing using conductive vias

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855459A (zh) * 2005-04-25 2006-11-01 中芯国际集成电路制造(上海)有限公司 平面焊盘设计和制造方法
CN101432876A (zh) * 2006-04-27 2009-05-13 住友电木株式会社 半导体器件和制造半导体器件的方法
US20110149493A1 (en) * 2009-12-17 2011-06-23 Samsung Electronics Co., Ltd. Stacked semiconductor packages, methods of fabricating the same, and/or systems employing the same
US20130299989A1 (en) * 2012-05-10 2013-11-14 International Business Machines Corporation Chip connection structure and method of forming
US20140036454A1 (en) * 2012-08-03 2014-02-06 Invensas Corporation Bva interposer
US20140264946A1 (en) * 2013-03-15 2014-09-18 Qualcomm Incorporated Package-on-package structure with reduced height

Also Published As

Publication number Publication date
EP3286782A1 (en) 2018-02-28
US20160315072A1 (en) 2016-10-27
CN107534041B (zh) 2021-10-29
US9601472B2 (en) 2017-03-21
WO2016172633A1 (en) 2016-10-27

Similar Documents

Publication Publication Date Title
CN107534041A (zh) 包括集成电路器件封装之间的焊料连接的层叠封装（PoP）器件
US9484292B2 (en) Semiconductor package and method of forming the same
CN102867800B (zh) 将功能芯片连接至封装件以形成层叠封装件
CN103700633B (zh) 半导体封装件
CN104064551B (zh) 一种芯片堆叠封装结构和电子设备
CN107533986A (zh) 包括用于减小焊点中的应力并改善焊点可靠性的核心层的加强型晶片级封装
US7245008B2 (en) Ball grid array package, stacked semiconductor package and method for manufacturing the same
US9530758B2 (en) 3D integrated circuit package with through-mold first level interconnects
TWI394218B (zh) 積體電路封裝及其形成方法、晶圓級積體電路封裝結構
US9123626B1 (en) Integrated passive flip chip package
TW201714276A (zh) 包括嵌入式層疊封裝(PoP)裝置的積體裝置
CN106133897A (zh) 包括重分布层上的堆叠管芯的集成器件
KR20190038563A (ko) 스위치들 및 필터들을 포함하는 패키지
US20200343163A1 (en) Semiconductor device with through-mold via
CN107690699A (zh) 具有焊接到管芯或基板的重分布层的高纵横比互连的集成电路封装及对应制造方法
CN105981166B (zh) 包括具有穿过封装层的侧势垒层的通孔的集成器件
WO2016160948A1 (en) Stacked package configurations and methods of making the same
TWI664756B (zh) 用於ｍｒａｍ裝置之磁屏蔽封裝結構及其製造方法
CN108604585A (zh) 包括集成电路(ic)封装之间的柔性连接器的集成器件
CN106233458B (zh) 包括作为封装层中的通孔的导线的集成器件
US10269774B2 (en) Semiconductor device
US9190370B2 (en) Semiconductor device utilizing redistribution layers to couple stacked die
KR20140039604A (ko) 반도체 패키지 및 그 제조 방법
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
US20240145346A1 (en) Semiconductor device with through-mold via

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant