CN1855459A - 平面焊盘设计和制造方法 - Google Patents

平面焊盘设计和制造方法 Download PDF

Info

Publication number
CN1855459A
CN1855459A CNA200510025624XA CN200510025624A CN1855459A CN 1855459 A CN1855459 A CN 1855459A CN A200510025624X A CNA200510025624X A CN A200510025624XA CN 200510025624 A CN200510025624 A CN 200510025624A CN 1855459 A CN1855459 A CN 1855459A
Authority
CN
China
Prior art keywords
salient point
metal level
layer
integrated circuit
pvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200510025624XA
Other languages
English (en)
Other versions
CN100461389C (zh
Inventor
王津洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB200510025624XA priority Critical patent/CN100461389C/zh
Publication of CN1855459A publication Critical patent/CN1855459A/zh
Application granted granted Critical
Publication of CN100461389C publication Critical patent/CN100461389C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

本发明提供了一种用于具有平面焊盘的集成电路器件的技术。一金属层区域被形成在衬底上。集成电路器件还包括一钝化层，该钝化层具有围绕金属层区域形成的一个开口。钝化层和金属层区域的顶表面限定一个连续的平面表面。一个凸点下金属化结构被耦合到该连续的平面表面，该凸点下金属化结构的大小和位置完全上覆金属层区域的顶表面。凸点下金属化结构被耦合到一个凸点端电极。优选地，该凸点端电极的顶表面具有小于约1微米的最大表面粗糙度。

Description

平面焊盘设计和制造方法
技术领域
本发明涉及集成电路及其用于半导体器件制造工艺。更具体地，本发明提供用于制造用于先进集成电路器件的平面焊盘结构的方法和结构，然而应该认识到本发明具有更加广泛的可应用性。
背景技术
集成电路已经从制造在单个硅芯片上的少数的互连器件发展到数百万个器件。传统集成电路提供的性能和复杂度已远远超过了当初的想象。为了实现复杂度和电路密度(即，能够被安置到给定芯片面积上的器件的数量)的提高，对于每一代集成电路，最小器件线宽的尺寸(也被称为器件“几何”)变得越来越小。
不断增大的电路密度不仅已提高了集成电路的复杂度和性能，而且也为客户提供了更低成本的部件。集成电路或者芯片制造工厂可能花费成百上千万，甚至十几亿美元。每一制造工厂将具有一定的晶片生产量，而每片晶片上将会有一定数量的集成电路。因此，通过制造更小的集成电路个体器件，更多的器件可以被制造在每一个晶片上，这样就可以增加制造工厂的产量。要使器件更小是很有挑战性的，因为每一种用于集成制造的工艺都存在限制。那也就是说，一种给定的工艺通常只能加工到某一特定的线宽尺寸，于是不是工艺就是器件布局需要被改变。此外，随着器件要求越来越快速的设计，工艺限制就伴随某些传统的工艺和材料而存在。
这样的工艺的示例是集成电路器件的焊盘结构的制造。这样的焊盘传统上已经变得越来越小，并且占据硅基板面中的更小的区域。虽然已经有了明显的改进，但是焊盘结构的设计仍然具有许多限制。仅仅作为示例，这些设计必须变得越来越小，但是仍然要提供足够的机械性能以支撑焊线结构。由于非平面的键合表面，传统的焊盘设计常常在密间距设计中存在质量和可靠性问题。如图1所示，传统的焊盘结构100包括钝化层102，该钝化层102被升高到金属层104的一部分的上方。需要钝化层102的升高部分来密封下面的金属层区域104。不幸的是，钝化层102中的升高导致凸点端电极不均一的表面106，或者导致一凸面(crown)。在另一个传统的焊盘结构200中，通过避免直接上覆于金属层区域204的周围的(或者对应于钝化层202的升高部分的)区域，来消除表面206上的凸面的形成。但是，此结构由于减小了可用于键合的总表面积而损害了可键合性。此外，传统的焊盘设计常常要求复杂的制造工艺，例如双掩模工艺或者升高的钝化层。在本说明书中，更具体地在下文中将更加详细地描述这些和其他的限制。
从上面看出，用于处理半导体器件的改进技术是所希望的。
发明内容
根据本发明，提供了涉及集成电路和其用于半导体器件制造的处理的技术。更具体地，本发明提供用于制造用于先进集成电路器件的平面焊盘的方法和结构。然而，应该认识到本发明具有更加广泛的可应用性。
在一个具体实施例中，本发明提供了一种集成电路器件。该集成电路器件包括一衬底。金属层区域被形成在衬底上。集成电路器件还包括一钝化层，该钝化层具有围绕金属层区域形成的一个开口。钝化层和金属层区域的顶表面限定一个具有小于约1微米的最大表面粗糙度的连续的平面表面。一个凸点下金属化结构被耦合到该连续的平面表面，该凸点下金属化结构的大小和位置完全上覆金属层区域的顶表面。凸点下金属化结构被耦合到一个凸点端电极，该凸点端电极的顶表面具有小于约1微米的最大表面粗糙度。
在另一个实施例中，本发明提供了一种用于制造用于半导体器件的焊盘结构的方法。提供由金属层区域和钝化区域限定的表面。抛光该表面，以产生具有小于约0.2微米的最大表面粗糙度的平面表面。在该平面表面上方沉积PVD第一薄膜。本方法还包括在PVD第一薄膜上方沉积PVD第二薄膜。接着，在金属层上方沉积光刻胶层。利用第一掩模在光刻胶层中图案化与金属层区域正上方对齐的沟槽。在沟槽中电镀凸点端电极。之后，刻蚀光刻胶层。利用凸点端电极作为自对准掩模，刻蚀PVD第二和第一薄膜层。凸点端电极的顶表面具有小于约1微米的最大表面粗糙度。
较传统技术，通过本发明获得了的很多优点。例如，本技术为使用依赖于传统技术的工艺提供了便利。在一些实施例中，本方法提供了平面焊盘技术。此外，本方法提供了与传统工艺技术兼容而不用对传统设备和工艺进行实质修改的工艺。依据实施例，可以获得这些优点中的一个或多个。这些优点或其他优点将在本说明书全文中并且更具体地在下文中，进行更多的描述。
参考后面的详细说明和附图，可以更全面地了解本发明的各种其他目的、特征和优点。
附图说明
图1是示出了传统的焊盘结构的横截面视图的简化图；
图2是示出了另一个传统的焊盘结构的横截面视图的简化图；
图3是示出了根据本发明一个实施例的焊盘结构的横截面视图的简化图；
图4是示出了根据本发明一个实施例的焊盘结构的横截面视图的简化图；
图5是示出了根据本发明一个实施例的焊盘结构的横截面视图的简化图；和
图6示出了用于制造根据本发明一个实施例的焊盘结构的方法。
具体实施方式
根据本发明，提供了涉及集成电路和其用于半导体器件制造的处理的技术。更具体地，本发明提供用于制造用于先进集成电路器件的平面焊盘的方法和结构。然而，应该认识到本发明具有更加广泛的可应用性。
图3是示出了根据本发明一个实施例的焊盘结构300的横截面视图的简化图。此图仅仅是示例，不应限制这里的发明的范围。本领域的普通技术人员将认识到很多变化、替代和修改。如图所示，焊盘结构300包括衬底302。优选地，衬底302是硅晶片或者绝缘体上硅晶片等。衬底302通常在其上或者在其中包括电子器件(诸如MOS器件、电阻器、晶体管、二极管、电容器等)。
在此具体实施例中，钝化层303上覆于衬底302。在可选实施例中，一层或者多层中间层可以被布置在钝化层303和衬底302之间。钝化层303保证表面309的化学稳定性。就是说，使得表面309成为化学不活泼的，并且氧化被防止。钝化层303自身可以包括一层或者多层。例如，钝化层303的第一层304可以包括氧化硅(SiO)，并且第二层306可以包括氮化硅(SiN)或者氧氮化硅(SiOxNy)。钝化层303具有围绕金属层区域308形成的开口。金属层区域308通常可以包括铝(Al)或者铜(Cu)，以及其他金属。钝化层和金属层区域308的顶表面限定出一个连续的平面表面310，或者说表面310基本是平滑的。优选地，连续的平面表面310具有小于约0.4微米的最大表面粗糙度，或者更优选地，小于约0.2微米的最大表面粗糙度。
凸点下金属化(UBM)结构311被布置在表面310上。在此示例性实施例中，UBM结构311可以是多层结构。例如，UBM第一层312可以是钛钨(TiW)或者铬等的物理气相沉积薄膜312。同时，UBM第二层314可以是金(Au)或者铜(Cu)等的PVD第二薄膜层314。
耦合到连续的平面表面310的UBM结构311被定位成完全上覆于金属层区域308的顶表面。通过以这样的方式延伸UBM结构311，UBM结构311在金属层区域308上方提供了气密密封。UBM结构311还被耦合到凸点端电极316。凸点端电极316的顶表面318不包含凸面。实际上，顶表面318可以具有小于约1微米的最大表面粗糙度，或者更优选地，小于约0.8微米的最大表面粗糙度。这样，顶表面318就在密间距设计方面为改进可键合性以及为改进互连结构的集成度提供了一个水平表面。
凸点端电极316和UBM结构311可以具有大致相等的宽度和长度。但是，在可选实施例中，不必是这样的。凸点端电极316和UBM结构311的尺寸可以针对具体应用而变化。例如，先进集成电路可以具有范围从约30微米到20微米或者甚至更小的凸点端电极和UBM结构。焊盘结构300自连续的平面表面310的高度将取决于凸点端电极316和UBM结构311两者的高度。通常，在没有限制的情况下，焊盘结构300的高度为从约10微米到20微米的范围。应该注意，凸点端电极316的顶表面318优选具有矩形的形状，但是其也可以具有任一任意形状(例如，椭圆形、正方形、圆形、多边形等)。
图4是示出了根据本发明一个实施例的焊盘结构400的横截面视图的简化图。此图仅仅是示例，不应限制这里的发明的范围。本领域的普通技术人员将认识到很多变化、替代和修改。
如图所示，焊盘结构400包括钝化层，该钝化层包括第一层404和第二层406。如上所讨论的，这些层可以包括氧化硅材料、氮化硅材料、氧氮化硅材料、以及其组合。在此具体实施例中，两个金属层区域408、410被耦合在钝化层中。金属层区域408和410可以是同一材料的，但这不是必须的。第一层404具有围绕金属层区域408形成的开口，并且第二层406具有围绕金属层区域410形成的开口。第二层406和金属层区域410限定出连续的平面表面412。表面412具有小于约0.4微米优选小于约0.2微米的最大表面粗糙度。UBM结构和凸点端电极被布置在金属层区域408、410的正上方。
图5是示出了根据本发明一个实施例的焊盘结构500的横截面视图的简化图。此图仅仅是示例，不应限制这里的发明的范围。本领域的普通技术人员将认识到很多变化、替代和修改。焊盘结构500包括三个耦合在衬底上方和钝化区域中的金属层区域。钝化区域包括三层。在此具体实施例中，钝化区域的顶表面和金属层区域的顶表面一同限定出一个平面表面。而且，焊盘结构500中的层，诸如钝化区域、UBM结构和凸点端电极的层中的每一层都是平面的，或者优选具有小于约0.8微米的最大表面粗糙度。
图6是用于制造根据本发明一个实施例的焊盘结构的简化方法。方法600包括下面的工艺：
1.工艺602，提供包括围绕金属层区域的钝化层的表面。
2.工艺604，抛光该表面，使其基本平坦。在一个实施例中，可以使用化学机械抛光工艺。
3.工艺606，沉积PVD第一薄膜。该薄膜是用于UBM结构的底层。
4.工艺608，沉积用于UBM结构的PVD第二薄膜层。
5.工艺610，在UBM结构上方沉积光刻胶。
6.工艺612，利用光刻技术，在光刻胶中(若干)金属层区域正上方图案化出沟槽。
7.工艺614，在该沟槽中电镀凸点端电极。
8.工艺616，刻蚀掉光刻胶(以及任何其他光刻膜，例如任何抗反射层)。刻蚀剂可以是传统的光刻胶剥离剂。
9.工艺618，利用凸点端电极作为掩模，刻蚀UBM结构(即，PVD第二和第一薄膜层)。刻蚀剂可以是用于刻蚀金(Au)的碘化钾(KI)，以及用于刻蚀钛钨(TiW)的过氧化氢(H2O2)。
10.工艺620，对焊盘结构进行退火。
上述顺序的工艺提供了根据本发明一个实施例的方法。在此实施例中，仅仅需要一个掩模来形成焊盘结构。还可以提供许多其他可供选择的方法，其中在不背离这里的权利要求的范围的情况下，加入某些步骤，删去一个或多个步骤，或者一个或多个步骤按照不同的顺序被提供。例如，附加的工艺被提供来形成钝化层中的附加的金属层区域。在本说明书全文中，更具体地在下文中，可以找到本方法的更多的细节。
还应当理解，这里所描述的示例和实施例只是为了说明的目的，本领域的普通技术人员可以根据上述示例和实施例对本发明进行各种修改或变化，这些修改和变化将被包括在本申请的精神和范围内，并且也在所附权利要求的范围内。

Claims (23)

1.一种集成电路器件，包括：
一个衬底；
一个金属层区域，形成在所述衬底上；
一个钝化层，具有围绕所述金属层区域形成的一个开口；
一个连续的平面表面，由所述钝化层和所述金属层区域的顶表面限定，所述连续平面表面具有小于约0.2微米的最大表面粗糙度；
一个凸点下金属化结构，耦合到所述连续的平面表面，所述凸点下金属化结构的大小和位置至少完全上覆所述金属层区域的所述顶表面；和
一个凸点端电极，耦合到所述凸点下金属化结构，
其中，所述凸点端电极的顶表面具有小于约1微米的最大表面粗糙度。
2.根据权利要求1所述的集成电路器件，其中所述凸点端电极包括金。
3.根据权利要求2所述的集成电路器件，其中所述凸点端电极被电镀到所述凸点下金属化结构。
4.根据权利要求1所述的集成电路器件，其中所述钝化层包括第一层和第二层，所述第一层包括氧化硅，所述第二层包括氮化硅和氧氮化硅中的至少一种。
5.根据权利要求1所述的集成电路器件，其中所述金属层区域包括铝。
6.根据权利要求1所述的集成电路器件，其中所述金属层区域包括铜。
7.根据权利要求1所述的集成电路器件，其中所述凸点下金属化结构包括物理气相沉积第一薄膜粘附/阻挡层和第二薄膜润湿层两者。
8.根据权利要求7所述的集成电路器件，其中所述第二薄膜润湿层包括金。
9.根据权利要求1所述的集成电路器件，其中所述金属层区域的长度小于30微米。
10.根据权利要求1所述的集成电路器件，其中所述凸点端电极的所述顶表面的形状为矩形、正方形、椭圆形、圆形和多边形中的至少一种。
11.根据权利要求1所述的集成电路器件，其中所述凸点端电极的所述顶表面具有小于约0.8微米的最大表面粗糙度。
12.一种集成电路器件，包括：
一个衬底；
一个金属层区域，形成在所述衬底上；
一个氧化硅材料层，具有围绕所述金属层区域形成的一个开口；
一个氧氮化硅材料层，具有围绕所述金属层区域形成的一个开口并且上覆于所述氧化硅层；
一个连续的平面表面，由所述氧氮化硅层和所述金属层区域的顶表面限定，所述连续平面表面具有小于约0.2微米的最大表面粗糙度；
一个物理气相沉积第一薄膜层，耦合到所述连续的平面表面，所述物理气相沉积第一薄膜层的大小和位置至少完全上覆所述金属层区域的所述顶表面；
一个物理气相沉积第二薄膜层，上覆于所述物理气相沉积第一薄膜层，所述物理气相沉积第二薄膜层和第一薄膜层的大小和位置至少完全上覆所述金属层区域的所述顶表面；和
一个金凸点端电极，耦合到所述物理气相沉积第二薄膜层，所述金凸点端电极的大小和位置至少完全上覆所述金属层区域的所述顶表面，
其中，所述金凸点端电极的顶表面具有小于约1微米的最大表面粗糙度。
13.一种集成电路器件，包括：
一个衬底；
多个金属层区域，形成在所述衬底上；
一个钝化层，具有围绕所述多个金属层区域中的每一个形成的开口；
一个连续的平面表面，由所述钝化层和所述多个金属层区域的顶表面限定，所述连续平面表面具有小于约0.2微米的最大表面粗糙度；
多个凸点下金属化结构，其中每一个都耦合到所述连续的平面表面，所述多个凸点下金属化结构中的每一个的大小和位置至少完全上覆所述多个金属层区域的一个顶表面；和
多个凸点端电极，其中每一个都耦合到所述多个凸点下金属化结构中的一个，
其中，所述多个凸点端电极的每一个顶表面都具有小于约1微米的最大表面粗糙度。
14.根据权利要求13所述的集成电路器件，其中所述多个凸点端电极中的第一凸点端电极布置得离所述多个凸点端电极中的第二凸点端电极约25微米到约10微米。
15.一种用于制造焊盘结构的方法，该方法包括：
提供由金属层区域和钝化区域限定的表面；
抛光所述表面，以产生具有小于约0.2微米的最大表面粗糙度的平面表面；
在所述平面表面上方沉积PVD第一薄膜；
在所述PVD第一薄膜上方沉积PVD第二薄膜；
在所述PVD第二薄膜上方沉积光刻胶层；
利用第一掩模在所述光刻胶层中图案化出一个沟槽，所述沟槽与所述金属层区域正上方对齐；
在所述沟槽中电镀凸点端电极，所述凸点端电极的顶表面具有小于约1微米的最大表面粗糙度；
刻蚀所述光刻胶层；以及
利用所述凸点端电极作为自对准掩模，刻蚀所述PVD第二和第一薄膜。
16.根据权利要求15所述的方法，其中所述抛光操作由化学机械抛光工艺完成。
17.根据权利要求15所述的方法，其中，所述PVD第二和第一薄膜中的每一个具有小于约0.2微米的最大表面粗糙度。
18.根据权利要求15所述的方法，还包括对所述焊盘结构进行退火。
19.根据权利要求15所述的方法，其中所述金属层区域包括铝。
20.根据权利要求15所述的方法，其中所述金属层区域包括铜。
21.根据权利要求15所述的方法，其中所述PVD第二薄膜包括金。
22.根据权利要求15所述的方法，其中所述钝化区域包括第一层和第二层，所述第一层包括氧化硅，所述第二层包括氮化硅和氧氮化硅中的至少一种。
23.根据权利要求15所述的方法，其中所述凸点端电极包括金。
CNB200510025624XA 2005-04-25 2005-04-25 平面焊盘设计和制造方法 Expired - Fee Related CN100461389C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB200510025624XA CN100461389C (zh) 2005-04-25 2005-04-25 平面焊盘设计和制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB200510025624XA CN100461389C (zh) 2005-04-25 2005-04-25 平面焊盘设计和制造方法

Publications (2)

Publication Number Publication Date
CN1855459A true CN1855459A (zh) 2006-11-01
CN100461389C CN100461389C (zh) 2009-02-11

Family

ID=37195484

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200510025624XA Expired - Fee Related CN100461389C (zh) 2005-04-25 2005-04-25 平面焊盘设计和制造方法

Country Status (1)

Country Link
CN (1) CN100461389C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794732A (zh) * 2012-11-02 2014-05-14 上海天马微电子有限公司 一种接合焊盘结构及其制造方法
CN104793298A (zh) * 2015-04-13 2015-07-22 华进半导体封装先导技术研发中心有限公司 一种带侧面焊盘的载板结构及其制作方法
CN107534041A (zh) * 2015-04-24 2018-01-02 高通股份有限公司 包括集成电路器件封装之间的焊料连接的层叠封装（PoP）器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3217624B2 (ja) * 1994-11-12 2001-10-09 東芝マイクロエレクトロニクス株式会社 半導体装置
KR100345035B1 (ko) * 1999-11-06 2002-07-24 한국과학기술원 무전해 도금법을 이용한 고속구리배선 칩 접속용 범프 및 ｕｂｍ 형성방법
US7057294B2 (en) * 2001-07-13 2006-06-06 Rohm Co., Ltd. Semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794732A (zh) * 2012-11-02 2014-05-14 上海天马微电子有限公司 一种接合焊盘结构及其制造方法
CN103794732B (zh) * 2012-11-02 2017-02-22 上海天马微电子有限公司 一种接合焊盘结构及其制造方法
CN104793298A (zh) * 2015-04-13 2015-07-22 华进半导体封装先导技术研发中心有限公司 一种带侧面焊盘的载板结构及其制作方法
CN107534041A (zh) * 2015-04-24 2018-01-02 高通股份有限公司 包括集成电路器件封装之间的焊料连接的层叠封装（PoP）器件
CN107534041B (zh) * 2015-04-24 2021-10-29 高通股份有限公司 包括集成电路器件封装之间的焊料连接的层叠封装(PoP)器件

Also Published As

Publication number Publication date
CN100461389C (zh) 2009-02-11

Similar Documents

Publication Publication Date Title
CN100385642C (zh) 垫重分布层与铜垫重分布层的制造方法
US7285867B2 (en) Wiring structure on semiconductor substrate and method of fabricating the same
CN100428414C (zh) 形成低应力多层金属化结构和无铅焊料端电极的方法
US7671460B2 (en) Buried via technology for three dimensional integrated circuits
US8163645B2 (en) Method for providing a redistribution metal layer in an integrated circuit
US9105588B2 (en) Semiconductor component having a second passivation layer having a first opening exposing a bond pad and a plurality of second openings exposing a top surface of an underlying first passivation layer
KR20070096016A (ko) 본드 패드를 갖는 상호 결선 구조체 및 본드 패드 상의범프 사이트 형성 방법
CN1722421A (zh) 包括再分布图案的半导体封装及其制造方法
US7381636B2 (en) Planar bond pad design and method of making the same
US8173539B1 (en) Method for fabricating metal redistribution layer
CN115188864A (zh) 微型led器件制备方法、微型led器件以及显示装置
US7656046B2 (en) Semiconductor device
CN100461389C (zh) 平面焊盘设计和制造方法
US7943529B2 (en) Passivation structure and fabricating method thereof
US6844626B2 (en) Bond pad scheme for Cu process
TW201025442A (en) Passivation structure and fabricating method thereof
KR100727711B1 (ko) 반도체 소자의 ｍｉｍ 커패시터 형성 방법
US11164830B2 (en) Semiconductor chip and method of processing a semiconductor chip
US8569896B2 (en) Active area bonding compatible high current structures
EP1544914A2 (en) Semiconductor device and method of manufacturing thereof
KR100613290B1 (ko) 반도체 소자의 다마신 구조 형성 방법
KR100990587B1 (ko) 반도체 소자 및 반도체 소자의 제조 방법
CN116722094A (zh) 显示面板及其制作方法
CN115831778A (zh) 半导体结构及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20111129

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111129

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090211

Termination date: 20190425