JP3217624B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3217624B2
JP3217624B2 JP30284394A JP30284394A JP3217624B2 JP 3217624 B2 JP3217624 B2 JP 3217624B2 JP 30284394 A JP30284394 A JP 30284394A JP 30284394 A JP30284394 A JP 30284394A JP 3217624 B2 JP3217624 B2 JP 3217624B2
Authority
JP
Japan
Prior art keywords
bump electrode
semiconductor substrate
electrode
opening
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30284394A
Other languages
English (en)
Other versions
JPH08139128A (ja
Inventor
英一 細美
知章 田窪
浩 田沢
康司 柴崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP30284394A priority Critical patent/JP3217624B2/ja
Priority to US08/555,392 priority patent/US5773888A/en
Priority to CN95119213A priority patent/CN1054237C/zh
Priority to KR1019950040890A priority patent/KR0178624B1/ko
Priority to TW084113362A priority patent/TW317026B/zh
Publication of JPH08139128A publication Critical patent/JPH08139128A/ja
Application granted granted Critical
Publication of JP3217624B2 publication Critical patent/JP3217624B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13027—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being offset with respect to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、バンプ電極を有する半
導体装置の接続構造に関するものである。
【０００２】
【従来の技術】従来、ＴＡＢ（Tape Automated Bondin
g）技術により実装される半導体素子には、通常電極パ
ッド上に突起状の金属電極（以下、バンプ電極という）
が形成されている。図１０及至図１２を参照しながら従
来の半導体装置を説明する。図１０は、バンプ電極を有
する半導体装置の断面図、図１１は、そのバンプ電極の
平面図及び図１２は、インナーリードをバンプ電極に接
続した半導体装置の断面図である。シリコンなどの半導
体基板１には、集積回路が形成されており、この集積回
路は半導体基板１の表面に形成されたＡｌなどの金属か
らなる電極パッド２に電気的に接続されている。電極パ
ッド２を含む半導体基板１全面に窒化シリコンなどのパ
ッシベーション膜３が形成されている。そして、その所
定の箇所に電極パッド２が露出するようにパッシベーシ
ョン開口部９が設けられていて、電極パッド２表面が部
分的に露出している。通常パッシベーション開口部は、
電極パッド上のパッシベーション膜が存在しない領域を
底面とし、高さがパッシベーション膜の厚さと等しい角
柱状の空間を指している。
【０００３】パッシベーション開口部９の上にバンプ電
極５が積層されるが、バンプ電極５の中心Ａは、パッシ
ベーション開口部９の中心Ｂと一致するように配置され
ているのが通常である。さらに、電極パッド２の露出し
た領域及びパッシベーション膜３のパッシベーション開
口部周辺の領域にはコンタクト抵抗を安定化させるため
にバリヤメタル層４が形成されている。バリヤメタル層
は、通常２層あるいはそれ以上の金属薄膜により構成さ
れる。この例では、バリヤメタル層４は、第１のバリヤ
メタル層４１、第２のバリヤメタル層４２及び第３のバ
リヤメタル層４３の積層膜から構成されている。第１の
バリヤメタル層４１は、Ｔｉ、第２のバリヤメタル層４
２は、Ｎｉ、第３のバリヤメタル層４３は、Ｐｄであ
り、第３のバリヤメタル層４３上にはバンプ電極５が形
成されている。
【０００４】そして、電極パッド２には第１のバリヤメ
タル層４１が接触している。ＴＡＢテープにより実装さ
れる半導体装置の場合、バンプ電極の材料としてはＡｕ
が用いられる。ＴＡＢテープに含まれるＴＡＢリードの
インナーリードをこのバンプ電極に接続する（ＩＬＢ
（Inner Lead Bonding））。このインナーリード８の表
面にはＳｎめっき層７が形成されている。インナーリー
ド８とＡｕバンプ電極５を接触させて熱と圧力を加える
ことにより、インナーリード８とＡｕバンプ５とが接合
される。この場合、Ａｕとめっき層のＳｎとが共晶反応
を起こして形成するＡｕ−Ｓｎ合金やＡｕ−Ｃｕ合金、
Ａｕ−Ｃｕ−Ｓｎ合金などの合金６が形成される（図１
２）。この合金の存在によってインナーリード８とバン
プ電極５との接合強度が確保されるのである。
【０００５】
【発明が解決しようとする課題】バンプ電極５とインナ
ーリード８との接合によって生じるＡｕ−Ｓｎ等の合金
６は、バンプ電極５の半導体基板中心から遠い部分に多
く形成される。これはインナーリード８のバンプ電極５
と接触しない部分（極端にいえば、アウターリード部分
も含む）のＳｎが溶解してＡｕと反応するためである。
バンプ電極５にインナーリード８を接続する場合におい
て、インナーリード８の先端は、半導体基板１の基板中
心の方向に向き、アウターリードに繋がる他端は半導体
基板中心とは反対の辺から導出するように配置される。
バンプ電極５の半導体基板中心から遠い部分とは、イン
ナーリードが導出される半導体基板１の辺の部分をい
う。また、図１２のようにインナーリード８の先端がバ
ンプ電極５を越えてその外側に延在している場合には、
バンプ電極５の最も半導体基板中心よりの位置にもＡｕ
−Ｓｎ等の合金が多く形成される。
【０００６】しかし、その量は前述した半導体基板中心
から遠い側よりも少ない。このように合金の析出量は、
バンプ電極の位置によって異なる。まず、インナーリー
ドのアウターリードに繋がる１端が配置されている方向
のバンプ電極５の一辺からパッシベーション開口部９の
最も近い一辺までの間（バンプ電極の半導体基板中心か
ら遠い部分）の合金６の析出量が一番多く、つづくパッ
シベーション開口部９のこの一辺付近からバンプ電極５
の半導体基板中心に近い辺の近傍までの間の合金６の析
出量が最も少なく、バンプ電極５の半導体基板中心に近
い前記辺の部分（バンプ電極の最も半導体基板中心より
の部分）の合金の析出量が中間の析出量を有している。
例えば、図１２でバンプ電極５の高さｈが１６μｍであ
るとき、バンプ電極５の最も基板中心よりの位置におけ
るＡｕ−Ｓｎ合金の厚さａは、５μｍ、バンプ電極５の
中心付近におけるＡｕ−Ｓｎ合金の厚さｂは、３μｍで
あった。バンプ電極５の最も基板中心よりの位置におけ
る合金厚さがバンプ電極５の中心付近よりも厚いのは、
インナーリード８の先端がバンプ電極５の外側にある場
合は、バンプ電極５と接触していない部分のインナーリ
ード８上のＳｎめっき９も溶解してバンプ電極５と反応
するためである。
【０００７】またバンプ電極５の最も基板中心から遠い
位置においては、Ａｕ−Ｓｎ合金はバリヤメタル層４に
まで達する厚さとなっており、Ａｕ−Ｓｎ合金の先端部
とバンプ端との距離ｃは１４μｍであり、Ａｕ−Ｓｎ合
金の先端部は、パッシベーション開口部９の中にまで及
んでいる。半導体装置の小型化に伴ってバンプ電極５も
微細化し、また高さも低くなりつつある。その場合、図
１２の例のようにＡｕ−Ｓｎ合金６がパッシベーション
開口部９に達することもあり得る。バンプ電極５と電極
パッド２との間にはバリヤメタル層４が形成されてい
る。バリヤメタル層は、Ａｕと電極パッド２のＡｌとの
反応を阻止するためのものであり、ＡｌとＳｎとの反応
を阻止する作用については考慮していない。Ｓｎがパッ
シベーション開口部９まで達すると、バリヤメタル層４
と反応して合金を形成し、バンプ電極５の密着強度の低
下や電気的不良が発生する可能性がある。
【０００８】これを防止するためにバンプ電極５を高く
することが考えられる。しかし、バンプ電極５は通常め
っきで形成されるため、バンプ電極５を、例えば、２０
μｍを越す高さまで高くするとバンプ電極５を形成する
のに要する時間が増し、スループットが減少する。ま
た、パッシベーション開口部９を従来より小さくするこ
とも考えられるが、この方法では電気抵抗が増すために
得策でない。本発明は、このような事情によりなされた
ものであり、インナーリード表面のＳｎめっき層とバン
プ電極との反応により形成されるＡｕ−Ｓｎ合金がパッ
シベーション開口部９に達することのない新規な構造の
バンプ電極を有する半導体装置を提供することを目的に
している。
【０００９】
【課題を解決するための手段】以上の課題を解決するた
めに、本発明ではパッシベーション開口部中心がバンプ
電極の中心よりも半導体基板中心寄りに位置するように
配置されている、つまりこのパッシベーション開口部中
心は、バンプ電極の中心よりもアウターリードから離れ
インナーリード先端よりに配置されていることを特徴と
している。即ち、本発明の半導体装置は、半導体素子が
形成された半導体基板と、前記半導体基板上に形成さ
れ、前記半導体素子と電気的に接続された電極パッド
と、前記半導体基板及び前記電極パッドを含む前記半導
体基板上に形成され、前記電極パッドの所定箇所が露出
する開口部を有するパッシベーション膜と、前記電極パ
ッド、前記開口部周辺の前記パッシベーション膜及び前
記開口部側壁上に形成されたバリヤメタル層と、前記バ
リヤメタル層上に形成されたバンプ電極と、一端にアウ
ターリードが一体的に接続され、他端が前記バンプ電極
に接続されたインナーリードとを備え、前記インナーリ
ードは、その先端が前記半導体基板の所定の１辺に近い
バンプ電極の辺から、この１辺と対向する辺に向うよう
に配置されており、前記開口部の中心は、前記バンプ電
極の中心よりも前記バンプ電極の前記１辺と対向する辺
の方に寄っていることを特徴とする。
【００１０】前記インナーリード表面にはＳｎめっき層
が形成され、前記バンプ電極にはＡｕを用いるようにし
ても良い。前記バンプ電極の高さは２０μｍ以下である
ようにしても良い。半導体基板の所定の一辺に近いバン
プ電極の辺からこのバンプ電極の前記辺に最も近い前記
開口部の辺までの距離は１４μｍ以上あるようにしても
良い。前記インナーリードと前記バンプ電極との接合に
よってＡｕ−Ｓｎなどの合金が形成され、この合金は、
前記開口部の底面には接触しないようにしても良い。
【００１１】
【作用】パッシベーション開口部中心がバンプ電極中心
よりも半導体基板中心寄りに位置するように配置するこ
とにより、バンプ電極の高さやパッシベーション開口部
の大きさを変えることなく、インナーリードのＳｎめっ
き層とバンプ電極の金層の反応によって生ずるＡｕ−Ｓ
ｎ等の合金がパッシベーション開口部にまで達すること
を防ぐことができる。
【００１２】
【実施例】図１及至図３を参照して本発明の実施例を説
明する。図１は、バンプ電極を有する半導体装置の断面
図、図２は、そのバンプ電極の平面図、図３は、インナ
ーリードをバンプ電極に接続した状態の半導体装置の断
面図である。図１に示すように、例えば、シリコン半導
体からなる半導体基板１には、集積回路などの半導体素
子が形成されており、この半導体素子は、半導体基板１
の表面に形成されたＡｌなど金属の電極パッド２に電気
的に接続されている。電極パッド２は、半導体基板１表
面の辺に沿って複数設けられており、半導体基板の中心
部分からは離れている。電極パッドは半導体基板の所定
の辺に沿って並んでいるが、整列させる必要はなく、あ
るものは多少半導体基板上の中心よりの内部に入り込ん
でいても良い。図１に示す半導体基板１の左側が所定の
１辺であり、右側に半導体基板の中心がある。電極パッ
ド２を含む半導体基板１全面に窒化シリコンなどのパッ
シベーション膜３が形成されている。パッシベーション
膜３の材料には、酸化シリコン、ポリイミド、ＰＳＧな
ども用いることができる。
【００１３】そして、パッシベーション膜３の所定の箇
所に電極パッド２が露出するようにパッシベーション開
口部９を設け、電極パッド２表面が部分的にこの開口部
９から露出するようにする。さらに、電極パッド２の露
出した領域及びパッシベーション膜３のパッシベーショ
ン開口部９周辺の領域にはコンタクト抵抗を安定化させ
るためにバリヤメタル層４が形成されている。バリヤメ
タル層は、通常２層あるいはそれ以上の金属薄膜により
構成される。この実施例では、バリヤメタル層４は、第
１のバリヤメタル層４１、第２のバリヤメタル層４２及
び第３のバリヤメタル層４３の積層膜から構成されてい
る。第１のバリヤメタル層４１は、例えばＴｉ、第２の
バリヤメタル層４２は、例えばＮｉ、第３のバリヤメタ
ル層４３は、例えばＰｄであり、第３のバリヤメタル層
４３上にはバンプ電極５が形成されている。そして電極
パッド２には第１のバリヤメタル層４１が接触してい
る。ＴＡＢテープのリードを接続するバンプ電極は通常
Ａｕを材料としている。またＴＡＢテープの材料にはＣ
ｕ又はＣｕ合金などが用いられる。
【００１４】ここで、パッシベーション開口部は、電極
パッド上のパッシベーション膜が存在しない領域を底面
とし、高さがパッシベーション膜の厚さと等しい角柱状
の空間を指している。そして、このパッシベーション開
口部の上の任意の位置に配されるようにバンプ電極が形
成されている。従来は、パッシベーション開口部９の中
心Ｂとバンプ電極５の中心Ａとはほぼ同じ位置に配され
ていた。しかし、図２に示すように、本発明ではパッシ
ベーション開口部９は、バンプ電極５の中心から半導体
基板１の基板中心よりにづれて形成されている。即ち、
インナーリード８がバンプ電極５に接続された場合にお
いて、パッシベーション開口部９は、バンプ電極５の辺
のうち、半導体基板１の基板中心よりの辺に近接して配
置される。つまり、バンプ電極５の中心Ａより、パッシ
ベーション開口部９の中心Ｂの方が、半導体基板１の基
板中心に近い。バンプ電極５のパッシベーション開口部
９が最も離れている辺からこの開口部９の最も近い辺ま
での距離ｄは１４μｍ以上ある。この距離ｄがこの範囲
にあれば、Ａｕ−Ｓｎなどの合金層６がこのパッシベー
ション開口部９の中に入ることはなく、バンプ電極の密
着強度の低下や電気的不良が発生する可能性が低下す
る。
【００１５】インナーリード８の先端は、バンプ電極５
の辺のうち、半導体基板１の基板中心よりの辺の近傍に
配置され、この先端とは反対のアウターリードが形成さ
れている他端はバンプ電極５の半導体基板の所定の１辺
の近傍に配置される。一方、バンプ電極５の辺のうち、
パッシベーション開口部９に最も近い辺、すなわち、半
導体基板１の基板中心よりの辺から、この開口部９の最
も近い辺までの距離ｅは、バンプ電極５の辺のうち、パ
ッシベーション開口部９より最も離れている辺からこの
開口部９の最も近い辺までの距離ｄより小さい（ｅ＜
ｄ）。この実施例におけるバンプ電極５の幅Ｗは、４０
μｍ程度であり、長さＬは、７０μｍ程度である。ま
た、パッシベーション開口部９の幅ｗは、２０μｍ程度
であり、長さｌは、５０μｍ程度である。なお、インナ
ーリード８の幅は、２０〜３０μｍ程度である。
【００１６】また、図３に示すように、半導体装置をＴ
ＡＢテープにより実装する場合に、バンプ電極５の材料
としてＡｕを用いる。そして、ＴＡＢテープのインナー
リード８をこのバンプ電極５に接続する（ＩＬＢ）。ま
ずＴＡＢテープを半導体基板１に載せてインナーリード
８をバンプ電極５に載置する。インナーリード８に連続
的に接続し、この半導体装置のパッケージの外に露出す
るように配置されるアウターリード（図示せず）は、バ
ンプ電極５の半導体基板１中心から離れた辺、すなわ
ち、半導体基板の所定の１辺に近い図の左側の辺の外に
配置され、インナーリード８の先端は、バンプ電極５の
半導体基板１の中心よりの辺（図の右側の辺）からバン
プ電極外へ突出している。このインナーリード８の表面
にはＳｎめっき層７が形成されているので、インナーリ
ード８とＡｕバンプ電極５とを接触させて熱圧着により
両者を接合すると、バンプ電極５とＡｕめっき層のＳｎ
とが共晶反応を起こしてＡｕ−Ｓｎ合金層６が形成され
る。このＡｕ−Ｓｎなど合金層６の存在によってインナ
ーリード８とバンプ電極５との接合強度が確保されるの
である。
【００１７】しかし、このＡｕ−Ｓｎなどの合金層６が
パッシベーション開口部９の中に入り込んでその底面に
達すると、Ｓｎがバリアメタルや電極パッド２のＡｌと
反応してバンプ電極５の密着性を悪くさせたり、電気的
不良を発生させる。Ａｕ−Ｓｎなどの合金層６は従来例
と同じ程度の量が形成されているが、パッシベーション
開口部９がバンプ電極５の半導体基板１中心よりに配置
されているために、Ａｕ−Ｓｎ合金層６がパッシベーシ
ョン開口部９に達することはない。次に、図４乃至図７
を参照してこの実施例に示す新規構造のバンプ電極を用
いた半導体装置を説明する。図４は、半導体基板（半導
体チップ）を搭載したＴＡＢテープの平面図、図５は、
半導体装置の断面図であり、図４のＡ−Ａ′線に沿う部
分の樹脂封止した状態の断面図、図６及び図７は、図４
のＢ領域の拡大平面図である。
【００１８】このＴＡＢテープ（フィルムキャリア）２
０の基材となるフィルム１１は、可撓性を有するポリイ
ミドやポリエステルなどのプラスチックからなる絶縁材
料から形成されている。このフィルム１１は、帯状部材
であり、その両側縁にはこれを移動するための送り孔１
２が所定の間隔で形成されている。フィルム１１の長軸
方向の中央部には半導体基板１を載置する基板載置用開
口１３が形成されている。この開口１３の各辺に対向す
るように所定の間隔をおいて細長い台形開口１４が形成
されている。ＴＡＢテープ２０のリードは、この中心部
の開口１３とその周辺部の台形開口１４の間の領域に配
置されており、中心部分のリードがインナーリード８で
あり、台形開口１４に支持されている部分がアウターリ
ード１０である。リードは、通常ＣｕやＣｕ合金などの
金属箔をフィルム全面に張付け、フォトエッチングなど
により金属箔をパターニングして形成される。このリー
ドにはＳｎめっきなどが施されている。インナーリード
８は、半導体基板１上に形成された複数の電極パッドに
形成されたバンプ電極５に接続される。この実施例で
は、半導体基板１から４方向へリードが導出されている
が、相反する２方向へリードが導出されるタイプのもの
もある。
【００１９】半導体基板１をＴＡＢテープ２０に搭載
し、インナーリード８を電極パッドに接続したバンプ電
極５に接合してから、ＴＡＢテープ２０の所定の所定の
領域とともに半導体基板１は、エポキシ樹脂などの樹脂
封止体１５によりパッケージングされる（図５参照）。
樹脂封止されたＴＡＢテープ２０は、リードやフィルム
の不要部分を切断除去する。図５は、図４のＡ−Ａ′線
に沿う部分の断面図であり、半導体基板１とその周辺領
域を樹脂封止体１５によりパッケージングされている。
樹脂封止体１５には半導体基板１、インナーリード８、
フィルム１１等が封止され、アウターリード１０が樹脂
封止体１５から露出している。図６は、バンプ電極とイ
ンナーリードとの接続を説明する図である。半導体基板
１には、各辺に沿って複数のＡｌの電極パッドが形成さ
れ、それらの上にパッシベーション膜（図示せず）のパ
ッシベーション開口部９を介してＡｕのバンプ電極５が
形成されている。インナーリード８はこのバンプ電極５
に接合される。インナーリード８の先端は、バンプ電極
５を越えて所定の距離ｆだけ半導体基板１の基板中心Ｏ
方向に突出している。この先端とは反対側にあるアウタ
ーリードが接続している部分は半導体基板１から突出し
ている。
【００２０】図７は、インナーリードを接続する他の例
である。図６の例ではインナーリード８の先端がバンプ
電極５の外側の基板中心方向に突出しているが、インナ
ーリード８の先端がバンプ電極５の辺の内側にあり、バ
ンプ電極４の基板中心Ｏに近い辺に達しないようになっ
ていても良い。次に、図８及び図９を参照してバンプ電
極の詳細な構造及びバンプ電極とパッシベーション開口
部との位置関係を説明する。図８は、図６のバンプ電極
とその近辺を示す半導体基板の正面及び側面断面図、図
９は、バンプ電極とその上に接合したインナーリード先
端部の平面図である。前述のように、インナーリード８
の先端部をバンプ電極５に接続すると、インナーリード
８の表面のＳｎめっき層の存在によって、バンプ電極５
の一部がＡｕ−Ｓｎなどの合金層６に変わるように、イ
ンナーリード８の側面とバンプ電極５の上面とが合金化
してバンプ電極５の側面とバンプ電極５の上表面との
間、即ちインナーリード８の先端部の両側に断面三角形
状の合金のフィレット（fillet）部１６が形成される。
このフィレット部１６は、バンプ電極とインナーリード
との接合を確実にしている。したがって、フィレット部
が長いほど機械的強度は大きくなる。また、接合状態を
知るために、フィレット部を拡大鏡などで拡大して検査
している。
【００２１】ところで、バンプ電極５は、図１などのよ
うに、その上部表面は平坦であるこの様に記載されてい
るが、実際は、このバンプ電極５は、半導体基板１上の
パッシベーション膜３の上に形成され、しかも、電極パ
ッド２上のパッシベーション開口部９の上に形成される
ので、上表面は平坦ではなく、凹部５１が形成されてい
る（図８（ａ））。したがって、この凹部５１では、イ
ンナーリード８がバンプ電極５と接合せず、フィレット
部１６がこの部分で分断される。従来では、パッシベー
ション開口部９は、バンプ電極５のほぼ中央に位置して
いるので、図９（ａ）に示されるように、フィレット部
１６は等分に分断される（ｄ＝ｅ）。そのため接合強度
は向上しないし、拡大鏡などによる検査も困難である。
しかし本発明のように、パッシベーション開口部の、し
たがって、パッシベーション膜凹部５１の位置をずらし
て、半導体基板１の辺から離すように配置すると、フィ
レット部１６のインナーリード８の先端部の根元に近い
側でフィレット部が長くなり（ｄ＞ｅ）、接合強度が向
上すると共に検査が容易になる（図９（ｂ））。
【００２２】
【発明の効果】本発明は、以上のように、バンプ電極の
高さを２０μｍを越す高さにしなくとも、また、パッシ
ベーション開口部を従来より小さくしなくとも、インナ
ーリード表面のＳｎめっき層とバンプ電極のＡｕによる
共晶反応などにより生ずるＡｕ−Ｓｎなどの合金層がパ
ッシベーション開口部に達することがないので、信頼性
の高い微細バンプ電極を形成することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施例の半導体装置の断面図。
【図２】図１のバンプ電極部分の平面図。
【図３】本発明の実施例の半導体装置の断面図。
【図４】本発明の実施例によるＴＡＢテープの平面図。
【図５】本発明の実施例の断面図。
【図６】本発明の実施例によるバンプ電極部分の半導体
基板の平面図。
【図７】本発明の実施例によるバンプ電極部分の半導体
基板の平面図。
【図８】図６のバンプ電極とその近傍を示す半導体基板
の正面及び側面断面図。
【図９】図６に示すバンプ電極とその上に接合したイン
ナーリード先端部の平面図。
【図１０】従来技術による半導体装置の断面図。
【図１１】従来技術による半導体装置の断面図。
【図１２】従来技術による半導体装置の断面図。
【符号の説明】
１ 半導体基板 ２ 電極パッド ３ パッシベーション膜 ４ バリヤメタル層 ５ バンプ電極 ６ Ａｕ−Ｓｎ合金層 ７ Ｓｎめっき層 ８ インナーリード ９ パッシベーション開口部 １０ アウターリード １１ フィルム １２ 送り孔 １３ 基板搭載用開口 １４ 台形開口 １５ 樹脂封止体 ２０ ＴＡＢテープ ４１ 第１のバリヤメタル層 ４２ 第２のバリヤメタル層 ４３ 第３のバリヤメタル層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田沢 浩 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝 研究開発センター内 (72)発明者 柴崎 康司 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会 社内 (56)参考文献 特開 平５−335309（ＪＰ，Ａ) 特開 昭59−186347（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体素子が形成された半導体基板と、 前記半導体基板上に形成され、前記半導体素子と電気的
    に接続された電極パッドと、 前記半導体基板及び前記電極パッドを含む前記半導体基
    板上に形成され、前記電極パッドの所定箇所が露出する
    開口部を有するパッシベーション膜と、 前記電極パッド上、前記開口部周辺の前記パッシベーシ
    ョン膜上及び前記開口部側壁上に形成されたバリヤメタ
    ル層と、 前記バリヤメタル層上に形成されたバンプ電極と、 一端にアウターリードが接続され、他端が前記バンプ電
    極に接続されたインナーリードとを備え、 前記インナーリードは、その先端が前記半導体基板の所
    定の１辺に近いバンプ電極の１辺から、この１辺に対向
    する辺に向うように配置されており、前記開口部の中心
    は、前記バンプ電極の中心よりも前記バンプ電極の前記
    １辺と対向する辺の方に寄っていることを特徴とする半
    導体装置。
  2. 【請求項２】 前記インナーリード表面にはＳｎめっき
    層が形成され、前記バンプ電極にはＡｕを用いることを
    特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記バンプ電極の高さは２０μｍ以下で
    あることを特徴とする請求項１又は請求項２に記載の半
    導体装置。
  4. 【請求項４】 半導体基板の所定の一辺に近いバンプ電
    極の辺からこのバンプ電極の前記辺に最も近い前記開口
    部の辺までの距離は１４μｍ以上あることを特徴とする
    請求項１乃至請求項３のいづれかに記載の半導体装置。
  5. 【請求項５】 前記インナーリードと前記バンプ電極と
    の接合によってＡｕ含む合金が形成され、この合金は、
    前記開口部の底面には接触していないことを特徴とする
    請求項１乃至請求項４のいづれかに記載の半導体装置。
JP30284394A 1994-11-12 1994-11-12 半導体装置 Expired - Fee Related JP3217624B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP30284394A JP3217624B2 (ja) 1994-11-12 1994-11-12 半導体装置
US08/555,392 US5773888A (en) 1994-11-12 1995-11-09 Semiconductor device having a bump electrode connected to an inner lead
CN95119213A CN1054237C (zh) 1994-11-12 1995-11-10 半导体器件
KR1019950040890A KR0178624B1 (ko) 1994-11-12 1995-11-11 반도체 장치
TW084113362A TW317026B (ja) 1994-11-12 1995-12-14

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30284394A JP3217624B2 (ja) 1994-11-12 1994-11-12 半導体装置

Publications (2)

Publication Number Publication Date
JPH08139128A JPH08139128A (ja) 1996-05-31
JP3217624B2 true JP3217624B2 (ja) 2001-10-09

Family

ID=17913770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30284394A Expired - Fee Related JP3217624B2 (ja) 1994-11-12 1994-11-12 半導体装置

Country Status (5)

Country Link
US (1) US5773888A (ja)
JP (1) JP3217624B2 (ja)
KR (1) KR0178624B1 (ja)
CN (1) CN1054237C (ja)
TW (1) TW317026B (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111317A (en) * 1996-01-18 2000-08-29 Kabushiki Kaisha Toshiba Flip-chip connection type semiconductor integrated circuit device
KR100295240B1 (ko) * 1997-04-24 2001-11-30 마찌다 가쯔히꼬 반도체장치
JP3070514B2 (ja) * 1997-04-28 2000-07-31 日本電気株式会社 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造
JPH10321631A (ja) * 1997-05-19 1998-12-04 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
TW453137B (en) 1997-08-25 2001-09-01 Showa Denko Kk Electrode structure of silicon semiconductor device and the manufacturing method of silicon device using it
US7405149B1 (en) * 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US7381642B2 (en) * 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
JP4237325B2 (ja) 1999-03-11 2009-03-11 株式会社東芝 半導体素子およびその製造方法
JP2001313314A (ja) * 2000-04-28 2001-11-09 Sony Corp バンプを用いた半導体装置、その製造方法、および、バンプの形成方法
JP2002057252A (ja) * 2000-08-07 2002-02-22 Hitachi Ltd 半導体装置及びその製造方法
JP3829325B2 (ja) 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
TWI235470B (en) * 2004-05-26 2005-07-01 Advanced Semiconductor Eng Asymmetric bump structure
CN100461389C (zh) * 2005-04-25 2009-02-11 中芯国际集成电路制造(上海)有限公司 平面焊盘设计和制造方法
TWI378540B (en) * 2006-10-14 2012-12-01 Advanpack Solutions Pte Ltd Chip and manufacturing method thereof
US8169081B1 (en) 2007-12-27 2012-05-01 Volterra Semiconductor Corporation Conductive routings in integrated circuits using under bump metallization
US20090278263A1 (en) * 2008-05-09 2009-11-12 Texas Instruments Incorporated Reliability wcsp layouts
JP5249080B2 (ja) * 2009-02-19 2013-07-31 セイコーインスツル株式会社 半導体装置
KR101652386B1 (ko) 2009-10-01 2016-09-12 삼성전자주식회사 집적회로 칩 및 이의 제조방법과 집적회로 칩을 구비하는 플립 칩 패키지 및 이의 제조방법
CN102350555A (zh) * 2010-05-11 2012-02-15 贸联电子(昆山)有限公司 一种脉冲热压焊机
RU2479509C2 (ru) * 2010-11-08 2013-04-20 Юрий Георгиевич Мещеряков Способ производства вяжущих, состоящих преимущественно из оксидов кальция и магния
US9093332B2 (en) * 2011-02-08 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated bump structure for semiconductor devices
US8624404B1 (en) * 2012-06-25 2014-01-07 Advanced Micro Devices, Inc. Integrated circuit package having offset vias
JP6211855B2 (ja) * 2013-09-03 2017-10-11 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910006967B1 (ko) * 1987-11-18 1991-09-14 가시오 게이상기 가부시기가이샤 반도체 장치의 범프 전극 구조 및 그 형성 방법
JPH02159033A (ja) * 1988-12-13 1990-06-19 Fujitsu Ltd 半導体装置
JP3152796B2 (ja) * 1993-05-28 2001-04-03 株式会社東芝 半導体装置およびその製造方法
KR950001962A (ko) * 1993-06-30 1995-01-04 김광호 반도체 칩 범프

Also Published As

Publication number Publication date
CN1132934A (zh) 1996-10-09
CN1054237C (zh) 2000-07-05
KR960019629A (ko) 1996-06-17
US5773888A (en) 1998-06-30
TW317026B (ja) 1997-10-01
KR0178624B1 (ko) 1999-04-15
JPH08139128A (ja) 1996-05-31

Similar Documents

Publication Publication Date Title
JP3217624B2 (ja) 半導体装置
JP3230348B2 (ja) 樹脂封止型半導体装置及びその製造方法
KR100241573B1 (ko) 반도체 웨이퍼
KR0184588B1 (ko) 일체식 회로 패키지용 다층 리드프레임
US6528879B2 (en) Semiconductor device and semiconductor module
KR100315030B1 (ko) 반도체패키지의제조방법
US5072280A (en) Resin sealed semiconductor device
JP2001525988A (ja) ボール・グリッド・アレイ半導体パッケージ及びその製造方法
WO2006072031A1 (en) Lead-free and multi-layers preplated leadframe
JPS60167454A (ja) 半導体装置
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JP3724945B2 (ja) 半導体装置
JPS63175450A (ja) 気密封止型半導体装置
JPS63152161A (ja) 半導体装置
JPS6143438A (ja) 半導体装置
JP3965767B2 (ja) 半導体チップの基板実装構造
JP2850579B2 (ja) 半導体装置用フィルムキャリア
JP3169072B2 (ja) 半導体装置
JPS62249435A (ja) 半導体装置
JPH03268340A (ja) 半導体装置
JPH0719797B2 (ja) 半導体装置の実装具
JP4123719B2 (ja) テープキャリアおよびこれを用いた半導体装置
JPH02159033A (ja) 半導体装置
JPH03206633A (ja) 半導体装置
JPH09252020A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010719

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070803

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090803

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090803

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees