JP3152796B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP3152796B2
JP3152796B2 JP12658293A JP12658293A JP3152796B2 JP 3152796 B2 JP3152796 B2 JP 3152796B2 JP 12658293 A JP12658293 A JP 12658293A JP 12658293 A JP12658293 A JP 12658293A JP 3152796 B2 JP3152796 B2 JP 3152796B2
Authority
JP
Japan
Prior art keywords
bump electrode
opening
forming
internal region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12658293A
Other languages
English (en)
Other versions
JPH06338503A (ja
Inventor
利昭 伊高
弘和 江澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP12658293A priority Critical patent/JP3152796B2/ja
Priority to US08/246,744 priority patent/US5473197A/en
Priority to KR1019940011783A priority patent/KR0138887B1/ko
Publication of JPH06338503A publication Critical patent/JPH06338503A/ja
Priority to US08/444,513 priority patent/US5587337A/en
Application granted granted Critical
Publication of JP3152796B2 publication Critical patent/JP3152796B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置に係り、特
に外部接続用のバンプ電極の構造およびその形成方法に
関する。
【０００２】
【従来の技術】近年のＬＳＩ（大規模集積回路）は、薄
型化や、狭ピッチの多数の信号端子を必要とするロジッ
クＬＳＩへの対応などの理由により、ＴＡＢ（テープ・
オートメイテッド・ボンディング）と称される技術が広
く採用されている。
【０００３】このＴＡＢ技術は、ＬＳＩチップの信号取
り出し部分に高く突出した導体電極（バンプ電極）を予
め形成すると共に、ポリイミドなどの絶縁性の耐熱性を
有する薄膜フィルム上に胴などでリードパターンを形成
した配線部材（キャリア・フィルム）を予め用意してお
く。そして、ＬＳＩチップのボンディング接続に際し
て、リードパターンのインナーリード先端部とバンプ電
極との位置を合わせ、バンプ電極上でインナーリード先
端部を熱圧着により直接に接合するものである。
【０００４】図８は、従来のバンプ電極付近の構造の一
例を示している。８１は半導体基板、８２は基板上に形
成されたアルミニウム配線、８３はこのアルミニウム配
線上および基板上に堆積形成された絶縁保護膜、８４は
前記アルミニウム配線のパッド領域上に対応して前記絶
縁保護膜８３に形成された開口部（配線取り出し口）で
ある。８５はバンプ電極であり、上記開口部８４内に埋
め込まれると共に開口部８４よりも上方へ突出するよう
に形成されている。
【０００５】なお、通常、バンプ電極８５は金が用いら
れており、この金とパッド領域（アルミニウム配線）と
が直接に接触することによって相互拡散による脆い化合
物が生成されるのを防ぐために、前記開口部の内面（底
面および側面）部および上縁部にはバリアメタル８６が
形成されており、このバリアメタル８６を介してバンプ
電極８５とパッド領域とが電気的に接続されている。
【０００６】また、前記バンプ電極８５の平面パターン
として、特開平２−２８９３３号公報、特開平２−１１
９２２８号公報に開示されているように、バンプ電極配
列方向よりもそれに垂直な方向が長くなるように形成さ
れる場合もある。
【０００７】ところで、ＬＳＩチップの微細化がさらに
進むにつれて、パッドのピッチを狭くし、パッドのサイ
ズを小さくする必要が生じ、バンプ電極８５の上面積が
小さくなる。
【０００８】これに伴って、バンプ電極８５とキャリア
フィルムのインナーリード先端部（図示せず）との接触
面積が小さくなるので、両者の接合強度を十分に確保す
ることが困難になる。
【０００９】しかも、ＬＳＩチップのボンディング接続
に際して、前記インナーリード先端部とバンプ電極８５
との位置を合わせにずれが生じ易くなるので、両者の接
触面積がさらに小さくなりがちであり、その接合強度が
ますます低下するという重大な問題が発生する。
【００１０】このような問題を解決する手段の一例とし
て、図９（ａ）および（ｂ）に示すような工程により、
バンプ電極９５の上面積を底面積よりも大きく形成し、
インナーリード先端部との接触面積を大きくすることが
挙げられる。
【００１１】即ち、図９（ａ）に示すように、基板８１
上に配線８２、絶縁保護膜８３を形成した後、フォトレ
ジスト膜９１で覆い、フォトレジスト膜９１を露光、現
像及びベーキングしてバンプ電極形成位置のみに開口部
９４を形成する。この場合、露光、現像及びベーキング
の条件を調節することにより、開口部９４の断面形状と
して、底面積よりも上面積が大きくなるように形成す
る。
【００１２】次に、上記フォトレジスト膜９１をマスク
として金メッキを行うことにより、図９（ｂ）に示すよ
うに、上記開口部内にバンプ電極９５を形成した後、前
記フォトレジスト膜９１を除去する。
【００１３】しかし、上記したようにバンプ電極９５を
形成すると、バンプ電極９５の上部は四方に広がるので
バンプ電極９５相互の間隔が狭くなってしまい、パッド
間隔の仕様が狭い場合には隣り合うバンプ電極９５同士
が接触してしまう。
【００１４】一方、前記したような問題を解決する手段
の他の例として、図１０に示すように、バンプ電極１０
０の平面パターンをバンプ電極配列方向よりもそれに垂
直な方向が長くなるように形成することにより、隣り合
うバンプ電極１００同士が接触しないようにすることが
挙げられる。
【００１５】しかし、上記したようにバンプ電極１００
を形成する場合、バンプ電極１００の接合面積を大きく
確保しようとすると、ＬＳＩチップ１０１上のバンプ電
極配列領域（通常、周辺領域）の占有面積が大きくな
り、ＬＳＩチップ全体のサイズの大型化をまねいてしま
う。
【００１６】
【発明が解決しようとする課題】上記したように従来の
半導体装置は、半導体チップ上のパッド間隔の微細化に
伴ってパッド上のバンプ電極の上面積が小さくなり、バ
ンプ電極とリード部材との接合強度を十分に確保するこ
とが困難になるという問題があった。
【００１７】本発明は上記の問題点を解決すべくなされ
たもので、半導体チップ上のパッド間隔が微細化した場
合でも、パッド上のバンプ電極の上面積を可及的に大き
く確保してバンプ電極とリード部材との接合強度を十分
に確保でき、しかも、チップ上のバンプ電極配列領域の
占有面積の増大およびチップ全体のサイズの大型化を抑
制し得る半導体装置およびその製造方法を提供すること
を目的とする。
【００１８】
【課題を解決するための手段】この発明は、上記課題を
解決するため、素子が形成された内部領域を有する半導
体基板上に形成され、前記内部領域の周縁に沿って配列
され、かつ前記内部領域に接続された複数のパッド領域
と、前記パッド領域に接続され、それぞれが方形の底
面、およびこの底面より広い方形の上面を有し、この上
面の短い１辺が方形底面の１辺とほぼ同じ長さを有し、
前記内部領域の周縁に垂直な方向の前記各バンプ電極の
断面がほぼ台形形状を有する複数のバンプ電極とを具備
し、前記各バンプ電極の上面は、前記内部領域の方向の
みに突出されている。また、この発明は、半導体基板上
に複数のパッド領域を形成し、これらパッド領域上に保
護膜を形成し、この保護膜の前記各パッド領域と対応す
る位置に第１の開口部を形成する工程と、前記保護膜の
全面を有機膜で覆う工程と、前記有機膜の前記各第１の
開口部と対応する位置に第１の開口部と連通した第２の
開口部を形成するとともに、少なくとも第２の開口部の
一部の周囲に溝状の凹部を形成する工程と、前記有機膜
を熱処理により収縮させ、前記第２の開口部の上端部を
前記凹部が形成されていない方向に拡大する工程と、前
記第１、第２の開口部内に前記パッド領域に接続される
バンプ電極を形成する工程とを具備している。
【００１９】
【作用】バンプ電極の上面積が底面積よりも広く形成さ
れており、その上面パターンは最近のＬＳＩチップ周縁
に沿う方向よりもそれに垂直な方向が長い長方形を有す
る。従って、ＬＳＩチップ上のパッド間隔が微細化した
場合でも、パッド上のバンプ電極の上面積を可及的に大
きく確保してバンプ電極とリード部材（キャリアフィル
ムのインナーリード先端部）との接合強度を十分に確保
できる。
【００２０】また、バンプ電極の上面側がチップ内部領
域側へ延びており、その下側にチップ内部の配線やトラ
ンジスタなどの素子が存在しても構わない。従って、チ
ップ上のバンプ電極配列領域の占有面積の増大およびチ
ップ全体のサイズの大型化を抑制できる。
【００２１】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１は、本発明の一実施例に係るＬＳＩの
一部（バンプ電極部）を示す斜視図である。
【００２２】図１において、１はＬＳＩチップであり、
２はチップ表面の絶縁保護膜、３…はチップ周辺領域に
配列されて形成されたバンプ電極である。上記バンプ電
極１８…の上面パターンは、図２に示すように、最近の
ＬＳＩチップ周縁１ａに沿う方向（Ａ−Ａ線に沿う方
向）よりもそれに垂直な方向（Ｂ−Ｂ線に沿う方向）が
長い長方形を有し、その上面積は底面積よりも広い。な
お、上記バンプ電極１８…の底面パターンは、通常は正
方形を有する。
【００２３】図３（ａ）乃至（ｃ）は、図１のＬＳＩの
バンプ電極の形成工程における図１中のＢ−Ｂ線に沿う
ウェハ断面を概略的に示している。まず、図３（ａ）に
示すように、半導体基板１１上にアルミニウム配線１２
を形成し、基板上の全面に絶縁保護膜１３を形成し、こ
の絶縁保護膜１３に対してバンプ電極形成用の開口部１
３ａを複数個形成し、この開口部１３ａの内面（底面お
よび側面）部および上縁部にバリアメタル１４を形成
し、さらに、基板上の全面を有機膜（例えばフォトレジ
スト膜）１５で覆う。
【００２４】次に、上記フォトレジスト膜１５を露光、
現像及びベーキングし、バンプ電極形成用の開口部１６
を複数個形成する。この際、上記複数個の開口部１６に
対して、それぞれの開口部の周縁の一部に沿ってフォト
レジスト膜表面に溝状の凹部１７を形成する。
【００２５】この場合、例えば図４に示すように、開口
部１６の最近のチップ領域周縁側の一辺１６ａに対向す
る位置およびその両端側の相対向する二辺１６ｂに対向
する位置（隣り合う開口部の中間位置）に凹部１７を形
成する。
【００２６】なお、上記凹部１７は、レジスト露光マス
クにパターン露光装置およびフォトレジスト膜の解像限
界以下であるような細いパターンを形成しておくことに
より実現することが可能である。
【００２７】この後、約１３０℃、１０分程度の熱処理
により上記フォトレジスト膜１５を収縮させると、図３
（ｂ）に示すように、フォトレジスト膜１５のうちで、
開口部１６よりもチップ中央側に存在する面積が広い領
域部の方が開口部１６と凹部１７との間側に存在する面
積が狭い領域部よりも激しく収縮する。この場合、前記
したようにフォトレジスト膜表面に凹部１７が存在する
と、フォトレジスト膜表面に沿う収縮が凹部１７で遮断
される。
【００２８】これにより、熱処理後のフォトレジスト膜
１５”の開口部１６”は、開口部１６ａの上端部付近が
周囲の凹部１７が形成されていない方向に拡大する。次
に、上記したような熱処理後のフォトレジスト膜１５”
をマスクとして金メッキを行うことにより、図３（ｃ）
に示すように、バンプ電極３を前記開口部１６、１３ａ
内に埋め込み、この後、フォトレジスト膜１５”を除去
する。
【００２９】図３（ｃ）に示すように形成されたＬＳＩ
は、半導体基板１１上に形成された配線１２と、この配
線上および前記基板上に堆積され、上記配線の複数個の
パッド領域上にそれぞれ対応して形成されると共に半導
体チップ周縁に沿う方向に複数個配列された開口部１３
ａを有する絶縁保護膜１３と、上記各開口部１３ａに対
応して形成され、上記開口部１３ａ内に埋め込まれると
共に開口部１３ａよりも上方へ突出するように形成さ
れ、前記パッド領域に電気的に接続された複数個のバン
プ電極３とを具備する。
【００３０】上記バンプ電極３…のＬＳＩチップ周縁に
沿うＡ−Ａ線方向の断面は、図５に示すようにほぼ方形
（例えば長方形）を有し、それに垂直なＢ−Ｂ線方向の
断面は、図６に示すように上辺が下辺よりも長いほぼ台
形を有する。
【００３１】この場合、上記台形断面は、最近のチップ
周縁に近い側の一辺は底辺に対してほぼ垂直であり、各
バンプ電極３の上面の長辺方向の一端側がチップ内部領
域側（例えば素子の上方部まで）へ延びている。
【００３２】図７は、上記実施例のバンプ電極３のＢ−
Ｂ線方向の台形断面の上辺が下辺よりも２５％長くなる
ように形成した場合について、バンプ電極３とリード部
材（キャリアフィルムのインナーリード先端部）との接
合強度を実測したデータを示している。また、比較のた
め、上記バンプ電極３の底面積に等しい上面積および底
面積を有する従来例のバンプ電極とリード部材との接合
強度を実測したデータも示している。
【００３３】この図７から、本実施例のバンプ電極の方
が従来例のバンプ電極よりもリード部材との接合強度が
明らかに増していることが分かる。また、前記バンプ電
極３における台形断面の上辺が下辺よりも２０％以上長
くなるように形成すれば、バンプ電極とリード部材との
接合強度を実用上十分な値に向上させることが可能にな
るものと思われる。
【００３４】即ち、上記実施例のＬＳＩにおいては、バ
ンプ電極の上面積が底面積よりも広く形成されており、
その上面パターンは最近のＬＳＩチップ周縁に沿う方向
よりもそれに垂直な方向が長い長方形を有する。
【００３５】従って、ＬＳＩチップ上のパッド間隔が微
細化した場合でも、パッド領域上のバンプ電極の上面積
を可及的に大きく確保してバンプ電極とリード部材との
接合強度を十分に確保できる。
【００３６】また、バンプ電極１８の上面側がチップ内
部領域側へ延びており、その下側にチップ内部の配線や
トランジスタなどの素子が存在しても構わない。従っ
て、チップ上のバンプ電極配列領域の占有面積の増大お
よびチップ全体のサイズの大型化を抑制できる。
【００３７】なお、上記実施例では、複数個のバンプ電
極の全てが同様の構造を有するように形成する場合を示
したが、一部のバンプ電極のみ上記したような構造を有
するように形成してもよい。
【００３８】また、前記メッキ用マストとしては、上記
実施例のフォトレジストに限らず、熱収縮性を示す他の
材料、例えばドライフィルムを用いることも可能であ
る。また、前記バンプ電極は、上記実施例のような金メ
ッキに限らず、胴メッキ、あるいは、メタルのスパッタ
ーや蒸着によって形成してもよい。
【００３９】
【発明の効果】上述したように本発明によれば、半導体
チップ上のパッド間隔が微細化した場合でも、パッド上
のバンプ電極の上面積を可及的に大きく確保してバンプ
電極とリード部材との接合強度を十分に確保でき、しか
も、チップ上のバンプ電極配列領域の占有面積の増大お
よびチップ全体のサイズの大型化を抑制し得る半導体装
置およびその製造方法を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例に係るＬＳＩの一部を示す
斜視図。
【図２】図１中のバンプ電極の上面のパターンを示す
図。
【図３】図１のＬＳＩのバンプ電極の形成工程における
図１中のＢ−Ｂ線に沿うウェハ断面を概略的に示す断面
図。
【図４】図３中のフォトレジスト膜表面に溝状の凹部を
形成する位置を示す平面図。
【図５】図１中のバンプ電極のＬＳＩチップ周縁に沿う
Ａ−Ａ線方向の断面を示す図。
【図６】図１中のバンプ電極のＬＳＩチップ周縁に垂直
なＢ−Ｂ線方向の断面を示す図。
【図７】図１中のバンプ電極についてバンプ電極とリー
ド部材との接合強度を実測したデータの一例を示す特性
図。
【図８】従来のＬＳＩにおけるバンプ電極付近の構造の
一例を示す断面図。
【図９】従来の別のバンプ電極の形成工程におけるウェ
ハ断面を概略的に示す断面図。
【図１０】従来のさらに別のバンプ電極のＬＳＩ上の配
列状態を概略的に示す平面図。
【符号の説明】
１…ＬＳＩ、２…チップ表面の保護膜、３…バンプ電
極、１１…半導体基板、１２…配線、１３…絶縁保護
膜、１３ａ…絶縁保護膜の開口部、１４…バリアメタ
ル、１５、１５”…フォトレジスト膜、１６、１６”…
フォトレジスト膜の開口部、１７…凹部。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 素子が形成された内部領域を有する半導
    体基板上に形成され、前記内部領域の周縁に沿って配列
    され、かつ前記内部領域に接続された複数のパッド領域
    と、 前記パッド領域に接続され、それぞれが方形の底面、お
    よびこの底面より広い方形の上面を有し、この上面の短
    い１辺が方形底面の１辺とほぼ同じ長さを有し、前記内
    部領域の周縁に垂直な方向の前記各バンプ電極の断面が
    ほぼ台形形状を有する複数のバンプ電極とを具備し、 前記各バンプ電極の上面は、前記内部領域の方向のみに
    突出される ことを特徴とする半導体装置。
  2. 【請求項２】 素子が形成された内部領域を有する半導
    体基板上に形成され、前記内部領域の周縁に沿って配列
    され、かつ前記内部領域に接続された複数のパッド領域
    と、 前記パッド領域に接続され、それぞれが方形の底面、お
    よび長方形の上面を有し、この上面の短い１辺が方形底
    面の１辺とほぼ同じ長さを有し、前記内部領域の周縁に
    垂直な方向の前記各バンプ電極の断面がほぼ台形形状を
    有する複数のバンプ電極とを具備し、 前記各バンプ電極の上面が前記内部領域方向のみに突出
    することを特徴とする半導体装置。
  3. 【請求項３】 半導体基板上に複数のパッド領域を形成
    し、これらパッド領域上に保護膜を形成し、この保護膜
    の前記各パッド領域と対応する位置に第１の開口部を形
    成する工程と、 前記保護膜の全面を有機膜で覆う工程と、 前記有機膜の前記各第１の開口部と対応する位置に第１
    の開口部と連通した第２の開口部を形成するとともに、
    少なくとも第２の開口部の一部の周囲に溝状の凹部を形
    成する工程と、 前記有機膜を熱処理により収縮させ、前記第２の開口部
    の上端部を前記凹部が形成されていない方向に拡大する
    工程と、 前記第１、第２の開口部内に前記パッド領域に接続され
    るバンプ電極を形成する工程とを具備することを特徴と
    する半導体装置の製造方法。
  4. 【請求項４】 前記凹部は、前記第２の開口部と半導体
    基板の周縁との間に位置する前記有機膜の表面と、前記
    第２の開口部の相互間に位置する前記有機膜の表面に形
    成されることを特徴とする請求項３記載の半導体装置の
    製造方法。
JP12658293A 1993-05-28 1993-05-28 半導体装置およびその製造方法 Expired - Fee Related JP3152796B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP12658293A JP3152796B2 (ja) 1993-05-28 1993-05-28 半導体装置およびその製造方法
US08/246,744 US5473197A (en) 1993-05-28 1994-05-20 Semiconductor device having bump electrodes with a trapezoidal cross-section along one axis
KR1019940011783A KR0138887B1 (ko) 1993-05-28 1994-05-28 반도체 장치 및 그 제조 방법
US08/444,513 US5587337A (en) 1993-05-28 1995-05-19 Semiconductor process for forming bump electrodes with tapered sidewalls

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12658293A JP3152796B2 (ja) 1993-05-28 1993-05-28 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH06338503A JPH06338503A (ja) 1994-12-06
JP3152796B2 true JP3152796B2 (ja) 2001-04-03

Family

ID=14938747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12658293A Expired - Fee Related JP3152796B2 (ja) 1993-05-28 1993-05-28 半導体装置およびその製造方法

Country Status (3)

Country Link
US (2) US5473197A (ja)
JP (1) JP3152796B2 (ja)
KR (1) KR0138887B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10463203B2 (en) 2013-02-22 2019-11-05 Uchino Co., Ltd. Towel product and manufacturing method for towel product

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646439A (en) * 1992-05-13 1997-07-08 Matsushita Electric Industrial Co., Ltd. Electronic chip component with passivation film and organic protective film
JP3007497B2 (ja) 1992-11-11 2000-02-07 三菱電機株式会社 半導体集積回路装置、その製造方法、及びその実装方法
JP3348528B2 (ja) * 1994-07-20 2002-11-20 富士通株式会社 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
JP3217624B2 (ja) * 1994-11-12 2001-10-09 東芝マイクロエレクトロニクス株式会社 半導体装置
US5707902A (en) * 1995-02-13 1998-01-13 Industrial Technology Research Institute Composite bump structure and methods of fabrication
US5723822A (en) * 1995-03-24 1998-03-03 Integrated Device Technology, Inc. Structure for fabricating a bonding pad having improved adhesion to an underlying structure
US5874782A (en) * 1995-08-24 1999-02-23 International Business Machines Corporation Wafer with elevated contact structures
US5989993A (en) * 1996-02-09 1999-11-23 Elke Zakel Method for galvanic forming of bonding pads
US5620611A (en) * 1996-06-06 1997-04-15 International Business Machines Corporation Method to improve uniformity and reduce excess undercuts during chemical etching in the manufacture of solder pads
JPH10303252A (ja) * 1997-04-28 1998-11-13 Nec Kansai Ltd 半導体装置
US6245594B1 (en) * 1997-08-05 2001-06-12 Micron Technology, Inc. Methods for forming conductive micro-bumps and recessed contacts for flip-chip technology and method of flip-chip assembly
JP3624729B2 (ja) * 1998-04-06 2005-03-02 セイコーエプソン株式会社 Ｉｃチップ、ｉｃ構造体、液晶装置及び電子機器
US6184062B1 (en) 1999-01-19 2001-02-06 International Business Machines Corporation Process for forming cone shaped solder for chip interconnection
JP3826605B2 (ja) * 1999-03-08 2006-09-27 セイコーエプソン株式会社 半導体装置の実装構造の製造方法、液晶装置、および電子機器
JP3872648B2 (ja) 1999-05-12 2007-01-24 株式会社ルネサステクノロジ 半導体装置およびその製造方法並びに電子装置
US6047637A (en) * 1999-06-17 2000-04-11 Fujitsu Limited Method of paste printing using stencil and masking layer
US6861345B2 (en) * 1999-08-27 2005-03-01 Micron Technology, Inc. Method of disposing conductive bumps onto a semiconductor device
JP3405697B2 (ja) * 1999-09-20 2003-05-12 ローム株式会社 半導体チップ
JP3459223B2 (ja) * 2000-04-19 2003-10-20 沖電気工業株式会社 半導体装置及びその製造方法
JP2002093811A (ja) * 2000-09-11 2002-03-29 Sony Corp 電極および半導体装置の製造方法
US6413851B1 (en) * 2001-06-12 2002-07-02 Advanced Interconnect Technology, Ltd. Method of fabrication of barrier cap for under bump metal
US6768063B2 (en) * 2001-08-31 2004-07-27 International Business Machines Corporation Structure and method for shadow mask electrode
US6975016B2 (en) 2002-02-06 2005-12-13 Intel Corporation Wafer bonding using a flexible bladder press and thinned wafers for three-dimensional (3D) wafer-to-wafer vertical stack integration, and application thereof
US6661085B2 (en) * 2002-02-06 2003-12-09 Intel Corporation Barrier structure against corrosion and contamination in three-dimensional (3-D) wafer-to-wafer vertical stack
US6887769B2 (en) * 2002-02-06 2005-05-03 Intel Corporation Dielectric recess for wafer-to-wafer and die-to-die metal bonding and method of fabricating the same
US6762076B2 (en) * 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
KR100819795B1 (ko) * 2002-04-04 2008-04-07 삼성테크윈 주식회사 금속 범프의 형성방법
JP4445189B2 (ja) 2002-08-29 2010-04-07 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US7087458B2 (en) * 2002-10-30 2006-08-08 Advanpack Solutions Pte. Ltd. Method for fabricating a flip chip package with pillar bump and no flow underfill
DE10254815A1 (de) 2002-11-23 2004-06-09 Infineon Technologies Ag Verfahren zum galvanischen Aufbringen eines Metalls, insbesondere von Kupfer, Verwendung dieses Verfahrens und integrierte Schaltungsanordnung
US7902062B2 (en) * 2002-11-23 2011-03-08 Infineon Technologies Ag Electrodepositing a metal in integrated circuit applications
US20040124509A1 (en) * 2002-12-28 2004-07-01 Kim Sarah E. Method and structure for vertically-stacked device contact
JP3767821B2 (ja) * 2003-01-22 2006-04-19 松下電器産業株式会社 半導体装置の設計方法
US7397968B2 (en) * 2003-10-29 2008-07-08 Hewlett-Packard Development Company, L.P. System and method for tone composition
US8350384B2 (en) * 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
KR101249555B1 (ko) 2003-11-10 2013-04-01 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US7659633B2 (en) * 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
USRE47600E1 (en) * 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US7087538B2 (en) * 2004-08-16 2006-08-08 Intel Corporation Method to fill the gap between coupled wafers
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
JP2008535225A (ja) 2005-03-25 2008-08-28 スタッツ チップパック リミテッド 基板上に狭い配線部分を有するフリップチップ配線
EP2036125B1 (en) * 2006-06-26 2019-05-22 Koninklijke Philips N.V. Flip-chip interconnection with formed couplings
US7608484B2 (en) * 2006-10-31 2009-10-27 Texas Instruments Incorporated Non-pull back pad package with an additional solder standoff
TW201123377A (en) * 2009-12-16 2011-07-01 Raydium Semiconductor Corp Electronic chip and substrate with void
US9142533B2 (en) 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
US20110291264A1 (en) * 2010-06-01 2011-12-01 Daesik Choi Integrated circuit packaging system with posts and method of manufacture thereof
US8227334B2 (en) * 2010-07-26 2012-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Doping minor elements into metal bumps
US9093332B2 (en) * 2011-02-08 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated bump structure for semiconductor devices
JP5800674B2 (ja) * 2011-10-25 2015-10-28 日本特殊陶業株式会社 配線基板及びその製造方法
US20130183823A1 (en) * 2012-01-18 2013-07-18 Chipbond Technology Corporation Bumping process
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
JP6230971B2 (ja) * 2014-08-05 2017-11-15 日本特殊陶業株式会社 配線基板の製造方法
KR102423813B1 (ko) 2015-11-27 2022-07-22 삼성전자주식회사 반도체 소자
CN109729639B (zh) * 2018-12-24 2020-11-20 奥特斯科技(重庆)有限公司 在无芯基板上包括柱体的部件承载件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4388147A (en) * 1982-08-16 1983-06-14 Intel Corporation Method for steam leaching phosphorus from phosphosilicate glass during semiconductor fabrication
US5049972A (en) * 1988-01-29 1991-09-17 Hitachi, Ltd. Method of manufacturing semiconductor integrated circuit device
US5061985A (en) * 1988-06-13 1991-10-29 Hitachi, Ltd. Semiconductor integrated circuit device and process for producing the same
JPH0228933A (ja) * 1988-07-19 1990-01-31 Seiko Instr Inc 半導体装置用バンプ
JPH02119228A (ja) * 1988-10-28 1990-05-07 Nec Corp 半導体装置
US5468681A (en) * 1989-08-28 1995-11-21 Lsi Logic Corporation Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias
US5266446A (en) * 1990-11-15 1993-11-30 International Business Machines Corporation Method of making a multilayer thin film structure
JP2635901B2 (ja) * 1992-03-13 1997-07-30 インターナショナル・ビジネス・マシーンズ・コーポレイション ポリイミドのネガティブ像形成方法
US5242864A (en) * 1992-06-05 1993-09-07 Intel Corporation Polyimide process for protecting integrated circuits
KR960016007B1 (ko) * 1993-02-08 1996-11-25 삼성전자 주식회사 반도체 칩 범프의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10463203B2 (en) 2013-02-22 2019-11-05 Uchino Co., Ltd. Towel product and manufacturing method for towel product

Also Published As

Publication number Publication date
KR940027109A (ko) 1994-12-10
US5587337A (en) 1996-12-24
KR0138887B1 (ko) 1998-06-01
JPH06338503A (ja) 1994-12-06
US5473197A (en) 1995-12-05

Similar Documents

Publication Publication Date Title
JP3152796B2 (ja) 半導体装置およびその製造方法
JP3287346B2 (ja) 半導体装置
KR100419813B1 (ko) 반도체 장치 및 그 제조 방법
US7285867B2 (en) Wiring structure on semiconductor substrate and method of fabricating the same
KR100656229B1 (ko) 반도체 장치 및 그의 제조 방법
US6649507B1 (en) Dual layer photoresist method for fabricating a mushroom bumping plating structure
JPH05343468A (ja) 半導体装置
JP4350321B2 (ja) 半導体素子のボンディングパッド構造体及びその製造方法
JP3295059B2 (ja) 半導体装置およびそれに用いる半導体チップ
JP4045717B2 (ja) 半導体装置
JP2004022653A (ja) 半導体装置
JP3666495B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH11204677A (ja) 半導体装置およびその製造方法
JP2842430B2 (ja) Ｔａｂテープ
US6509625B1 (en) Guard structure for bipolar semiconductor device
JPS6325954A (ja) 半導体装置およびその製造方法
JP4058630B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4016276B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2773762B2 (ja) 半導体装置の製造方法
JP4038691B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4240226B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3514149B2 (ja) 突起電極形成方法
JP4038692B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH03280441A (ja) 半導体装置
JPH02156647A (ja) Ｔａｂ用テープキャリア

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080126

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090126

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100126

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees