JP4016276B2 - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP4016276B2 JP4016276B2 JP2003184569A JP2003184569A JP4016276B2 JP 4016276 B2 JP4016276 B2 JP 4016276B2 JP 2003184569 A JP2003184569 A JP 2003184569A JP 2003184569 A JP2003184569 A JP 2003184569A JP 4016276 B2 JP4016276 B2 JP 4016276B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin portion
- electrode
- manufacturing
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【従来の技術】
【０００３】
【特許文献１】
国際公開００／５５８９８号パンフレット
【０００４】
【発明の背景】
半導体装置のパッケージとして、ＣＳＰ（チップスケール／サイズパッケージ）の普及率が高まってきている。また、パッケージをウエハレベルで製造する技術（ウエハレベルパッケージ）が開発されている。この方法で製造されたパッケージ（例えばウエハレベルＣＳＰ）は、外部寸法が半導体チップ寸法になっているため、従来のパッケージとは構造が異なっているが、従来のパッケージと同等又はそれ以上の信頼性が要求される。
【０００５】
本発明の目的は、信頼性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【０００６】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、内部に電気的に接続された電極と、前記電極が形成された面の前記電極よりも外側の領域にすべての前記電極を囲むように一体的に形成された囲繞部材と、それぞれの前記電極の少なくとも一部を露出させるように前記電極及び前記囲繞部材を覆うパッシベーション膜とを有する、集積回路が形成された半導体基板を用意すること、
前記半導体基板の前記電極が形成された面の中央部に、第１の樹脂部を、前記電極を避けて形成すること、
第２の樹脂部を、前記囲繞部材とオーバーラップするように形成すること、その後、
前記電極をエッチングして、その表面の酸化膜を除去すること、及び、
前記電極に電気的に接続し、前記第１の樹脂部上にランドを有するように配線を形成することを含む。本発明によれば、電極をエッチングする工程の前に、第２の樹脂部を形成する。すなわち、エッチング工程の際には、半導体基板には、囲繞部材とオーバーラップするように第２の樹脂部が形成されている。これにより、囲繞部材とオーバーラップする領域のパッシベーション膜が、エッチング工程によって除去されることを防止することができる。そのため、囲繞部材が本来の効果を発揮することができ、信頼性の高い半導体装置を製造することができる。
（２）この半導体装置の製造方法において、
前記第２の樹脂部を、前記電極を避けて形成してもよい。これによれば、電気的な信頼性の高い半導体装置を製造することができる。
（３）この半導体装置の製造方法において、
前記第２の樹脂部を、前記半導体基板の前記電極が形成された面の前記電極よりも外側の領域に形成してもよい。
（４）この半導体装置の製造方法において、
前記第１の樹脂部と前記第２の樹脂部とを、一括して形成してもよい。これによれば、半導体装置の製造効率を高めることができる。
（５）この半導体装置の製造方法において、
前記第１の樹脂部と第２の樹脂部とを、同じ高さに形成してもよい。
（６）この半導体装置の製造方法において、
前記第１の樹脂部と前記第２の樹脂部とを、同じ材料で形成してもよい。
（７）この半導体装置の製造方法において、
前記第１の樹脂部と前記配線との上に、樹脂層を形成することをさらに含んでもよい。
（８）この半導体装置の製造方法において、
前記樹脂層を、前記第２の樹脂部を覆うように形成してもよい。
（９）本発明に係る半導体装置は、内部に電気的に接続された電極と、前記電極が形成された面の前記電極よりも外側の領域にすべての前記電極を囲むように一体的に形成された囲繞部材と、それぞれの前記電極の少なくとも一部を露出させるように前記電極及び前記囲繞部材を覆うパッシベーション膜とを有する、集積回路が形成された半導体基板と、
前記半導体基板の前記電極が形成された面の中央部に、前記電極を避けて形成された第１の樹脂部と、
前記囲繞部材とオーバーラップするように配置されてなる第２の樹脂部と、
前記電極に電気的に接続され、前記第１の樹脂部上にランドを有する配線と、
前記第１の樹脂部と前記配線との上から、前記第２の樹脂部を覆うように形成された樹脂層と、
を有する。本発明によれば、半導体装置は第２の樹脂部を有する。そして、樹脂層は第２の樹脂部を覆うように形成されてなる。これによると、樹脂層が収縮することにより発生する力は、第２の樹脂部に吸収される。そのため、樹脂層の収縮による影響を受けにくい、信頼性の高い半導体装置を提供することができる。
（１０）この半導体装置において、
前記第２の樹脂部は、前記電極を避けて形成されていてもよい。これによれば、電気的な信頼性の高い半導体装置を提供することができる。
（１１）この半導体装置において、
前記第２の樹脂部は、前記半導体基板の前記電極が形成された面の前記電極よりも外側の領域に形成されていてもよい。
（１２）この半導体装置において、
前記第１の樹脂部と前記第２の樹脂部とは、同じ高さであってもよい。
（１３）この半導体装置において、
前記第１の樹脂部と前記第２の樹脂部とは、同じ材料で形成されていてもよい。
（１４）本発明に係る回路基板は、上記半導体装置が実装されている。
（１５）本発明に係る電子機器は、上記半導体装置を有する。
【０００７】
【発明の実施の形態】
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。図１〜図７は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。
【０００８】
本実施の形態に係る半導体装置の製造方法では、はじめに、半導体基板１０を用意する（図１参照）。半導体基板１０の材料は特に限定されないが、例えばシリコンであってもよい。半導体基板１０は、半導体チップであってもよい（図３参照）。半導体チップの平面形状は矩形であることが一般的であるが、これに限られるものではない。ただし、半導体基板は、半導体ウエハで用意してもよい。
【０００９】
半導体基板１０には、１つ又は複数の（半導体チップには１つの、半導体ウエハには複数の）集積回路１２が形成されている。集積回路１２は、半導体基板１０の一方の面側に形成されていてもよい。
【００１０】
半導体基板１０は、電極１４を有する。電極１４は、半導体基板１０の内部に電気的に接続されていてもよい。電極１４は、集積回路１２に電気的に接続されていてもよい。あるいは、集積回路１２に電気的に接続されていない電極を、電極１４としてもよい。電極１４は、半導体基板１０の平行な２辺に沿って配列されていてもよいし（図３参照）、４辺に沿って配列されていてもよい。電極１４は、半導体基板１０の端部付近に配置されていてもよく、中央部付近に配置されていてもよい。なお、半導体基板１０には、１つの集積回路１２に対して、複数の電極１４が形成されていてもよい。電極１４の材料は特に限定されないが、例えばＡｌであってもよい。
【００１１】
半導体基板１０は、囲繞部材１６を有する。ここで、囲繞部材１６は、半導体基板１０と後述するパッシベーション膜１８との間に浸入する水分が、半導体基板１０の素子領域に到達することを防止する役割を果たすものである。囲繞部材１６によって、半導体装置の信頼性を高めることができる。囲繞部材１６は、半導体基板１０の電極１４が形成された面の電極１４よりも外側の領域に形成されてなる。囲繞部材１６は、すべての電極１４を囲むように形成されている。詳しくは、囲繞部材１６は、１つの集積回路１２に対応して形成された一群の電極１４のすべてを囲むように形成されている（図３参照）。半導体基板として、複数の集積回路を有する半導体ウエハを用意する場合、半導体基板は、各集積回路に対応した複数の囲繞部材１６を有することになる。囲繞部材１６は、一体的に形成されていることが一般的である。囲繞部材１６の材料は特に限定されず、例えばＡｌであってもよい。囲繞部材１６は、電極１４を形成する工程で、これと同時に形成してもよく、このとき、電極１４と同じ材料で形成してもよい。
【００１２】
半導体基板１０は、パッシベーション膜１８を有する。パッシベーション膜１８は、半導体基板１０の表面（電極１４が形成された面）を保護するための絶縁保護膜である。パッシベーション膜１８は、半導体基板１０の表面（電極１４が形成された面）に形成されている。パッシベーション膜１８は、それぞれの電極１４の少なくとも一部を露出させるように、電極１４及び囲繞部材１６を覆っている。パッシベーション膜１８は、例えば、ＳｉＮ、ＳｉＯ２、ポリイミド樹脂等で形成されていてもよい。
【００１３】
本実施の形態に係る半導体装置の製造方法は、第１の樹脂部２０を形成することを含む（図２参照）。第１の樹脂部２０は、半導体基板１０の電極１４が形成された面の中央部に形成する。第１の樹脂部２０は、電極１４を避けて形成する。第１の樹脂部２０は、図２に示すように、パッシベーション膜１８上に形成してもよい。第１の樹脂部２０は、１層又は複数層に形成してもよい。第１の樹脂部２０の材料は特に限定されないが、例えば、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）等の樹脂で形成することができる。
【００１４】
本実施の形態に係る半導体装置の製造方法は、第２の樹脂部２５を形成することを含む（図２参照）。第２の樹脂部２５は、囲繞部材１６とオーバーラップするように形成する。第２の樹脂部２５は、基端部の幅が囲繞部材１６の上端部の幅よりも広くなるように形成してもよい（図２参照）。図３に示すように、第２の樹脂部２５は、一体的に形成してもよい。ただし、断続的に形成された樹脂部を、第２の樹脂部２５と称してもよい。なお、図３は、第１及び第２の樹脂部２０，２５が形成された半導体基板１０の平面図である。図２及び図３に示すように、第２の樹脂部２５は、電極１４を避けて形成してもよい。詳しくは、第２の樹脂部２５は、電極１４におけるパッシベーション膜１８から露出した部分と接触しないように形成してもよい。これにより、電極１４上に水分が入り込むことを防止することができ、電気的な信頼性の高い半導体装置を製造することができる。第２の樹脂部２５は、半導体基板１０の電極１４が形成された面の電極１４よりも外側の領域に形成してもよい。このとき第２の樹脂部２５は、図３に示すように、電極１４と平面的に重ならないように形成してもよい。第２の樹脂部２５は、パッシベーション膜１８の形成領域内に形成してもよい（図２参照）。ただし、本発明はこれに限られるものではなく、第２の樹脂部２５を、一部がパッシベーション膜１８の外側にはみ出すように形成してもよい。
【００１５】
第２の樹脂部２５は、第１の樹脂部２０と同じ高さになるように形成してもよい。なお、ここでいう「高さ」とは、半導体基板１０の表面（電極１４が形成された面）からの高さを指す。ただし、本発明はこれに限られるものではない。例えば、第２の樹脂部２５は、囲繞部材１６とオーバーラップする部分の厚みが１μm以上になるように形成してもよい。
【００１６】
なお、第２の樹脂部２５の材料は、特に限定されるものではなく、第１の樹脂部２０の説明で挙げた材料のいずれかを適用してもよい。第１の樹脂部２０と第２の樹脂部２５とは同じ材料で形成してもよい。
【００１７】
第１の樹脂部２０及び第２の樹脂部２５は、それぞれ、既に公知となっているいずれかの方法を適用して形成してもよい。これらは、異なる工程で形成してもよく、あるいは、一括して形成してもよい。一括して形成することで、製造効率を高めることができる。第１及び第２の樹脂部２０，２５は、例えば、半導体基板１０の表面（電極１４が形成された面）の全面に樹脂層を形成し、その後、露光及び現像する工程を経て形成してもよい。このとき、第１の樹脂部２０と第２の樹脂部２５とを、一括して形成してもよい。マスクのパターンを調整することで、第１の樹脂部２０と第２の樹脂部２５とを一括して形成してもよい。ただし、これとは別に、スクリーン印刷法を適用して、第１及び第２の樹脂部２０，２５を形成してもよい。
【００１８】
図４に示すように、本実施の形態に係る半導体装置の製造方法は、電極１４をエッチングして、その表面の酸化膜を除去することを含む。これによれば、後の工程（配線３０を形成する工程）において、配線３０と電極１４との電気的な接続を安定させることができるため、信頼性の高い半導体装置を製造することができる。このとき、例えば、アルゴンを用いてエッチングを行ってもよい。なお、本工程は、第２の樹脂部２５を形成する工程の後に行う。
【００１９】
本実施の形態に係る半導体装置の製造方法は、第１の樹脂部２０をエッチングして、その表面を粗面加工することを含んでもよい（図４参照）。これによれば、後の工程（配線３０を形成する工程）において、配線３０の引き回しが容易となるため、信頼性の高い半導体装置を製造することができる。このとき、例えば、CF4、O２を用いてエッチングを行ってもよい。なお、本工程は、第２の樹脂部２５を形成する工程の後に行う。
【００２０】
本実施の形態に係る半導体装置の製造方法では、電極１４をエッチングする工程は、第２の樹脂部２５を形成する工程の後に行われる。また、第１の樹脂部２０をエッチングする工程も、第２の樹脂部２５を形成する工程の後に行われる。すなわち、これらのエッチング工程は、第２の樹脂部２５を有する半導体基板１０に対して行われる。通常、これらのエッチング工程によって、半導体基板１０の一方の面が均一にエッチングされる。ところで、本実施の形態では、第２の樹脂部２５は、囲繞部材１６とオーバーラップするように形成されているため、囲繞部材１６とオーバーラップする領域のパッシベーション膜１８が、これらのエッチング工程によって除去されることを防止することができる。すなわち、囲繞部材１６がパッシベーション膜１８から露出することを防止することができる。そのため、囲繞部材１６は、その本来の機能を発揮することができ、半導体基板１０の素子領域上に水分が浸入することを防止することが可能な、信頼性の高い半導体装置を製造することができる。なお、上述したように、第２の樹脂部２５は、一体的に形成してもよく、基端部の幅が囲繞部材１６の上端部の幅よりも広くなるように形成してもよい（図２、図３参照）。これにより、第２の樹脂部２５によって、囲繞部材１６を完全に覆うことができるため、さらに信頼性の高い半導体装置を製造することができる。
【００２１】
図５に示すように、本実施の形態に係る半導体装置の製造方法は、配線３０を形成することを含む。配線３０は、１つ又は複数形成してもよい。配線３０は、１層又は複数層で形成してもよい。配線３０は、電極１４に電気的に接続するように形成する。配線３０は、電極１４におけるパッシベーション膜１８から露出した部分のすべてを覆うように形成してもよい。なお、先の工程で、電極１４はエッチングされ、その表面の酸化膜は除去されているため、電極１４との電気的な接続信頼性の高い配線３０を形成することができる。配線３０は、電極１４から第１の樹脂部２０の上面（パッシベーション膜１８とは反対側の面）に至るように形成してもよい。
【００２２】
配線３０は、ランド３２を有するように形成してもよい（図６参照）。ランド３２は、第１の樹脂部２０の上面に形成してもよい。ランド３２は、配線３０の一部である。すなわち、配線３０を、ランド３２と、ランド３２と電極１４とを電気的に接続するラインとを含むように形成してもよい。ランド３２は、配線３０のラインよりも幅が広くなるように形成してもよい。ランド３２の平面形状は特に限定されないが、例えば円形であってもよい。第１の樹脂部２０の上面には、複数のランド３２を形成してもよい。配線３０は、ラインの少なくとも一部が第１の樹脂部２０の上面に至るように形成してもよい。
【００２３】
図６に示すように、本実施の形態に係る半導体装置の製造方法は、樹脂層４０を形成することを含んでもよい。樹脂層４０を、ソルダーレジストと称してもよい。樹脂層４０は、第１の樹脂部２０及び配線３０上に形成する。樹脂層４０は、半導体基板１０の周縁に至るように形成してもよく、このとき、電極１４とオーバーラップするように形成してもよい。あるいは、樹脂層４０は、第２の樹脂部２５を覆うように形成してもよい。樹脂層４０は、開口４２を有するように形成してもよい。詳しくは、開口４２からそれぞれのランド３２の少なくとも一部が露出するように、樹脂層４０を形成してもよい。開口４２からランド３２の一部を露出させることで、後述する外部端子５０とランド３２との電気的な接続を図ることが可能となる。例えば、ランド３２の中央部を露出させ、ランド３２の周縁部を覆うように、樹脂層４０を形成してもよい。
【００２４】
本実施の形態に係る半導体装置の製造方法は、外部端子５０を形成することを含んでもよい（図７参照）。外部端子５０は、ランド３２に形成する。外部端子５０は、樹脂層４０の開口４２の内側を通るように形成する。外部端子５０は、導電性を有する金属（例えば合金）であって、溶融させて電気的な接続を図るもの（例えばハンダ）であってもよい。外部端子５０は、軟ろう（soft solder）又は硬ろう（hard solder）のいずれで形成してもよい。外部端子５０は、球状に形成してもよい。
【００２５】
本実施の形態に係る半導体装置の製造方法は、さらに、根元補強部（図示せず）を形成する工程や、半導体基板を半導体ウエハで用意した場合には、これを個片に切り出す工程を含んでいてもよい。そして、以上の工程を経て、図７に示す、半導体装置１を製造することができる。
【００２６】
本発明を適用した実施の形態に係る半導体装置１は、内部に電気的に接続された電極１４と、電極１４が形成された面の電極１４よりも外側の領域にすべての電極１４を囲むように一体的に形成された囲繞部材１６と、それぞれの電極１４の少なくとも一部を露出させるように電極１４及び囲繞部材１６を覆うパッシベーション膜１８を有する、集積回路１２が形成された半導体基板１０を有する。半導体装置１は、半導体基板１０の電極１４が形成された面の中央部に、電極１４を避けて形成された第１の樹脂部２０を有する。半導体装置１は、囲繞部材１６とオーバーラップするように配置されてなる第２の樹脂部２５を有する。半導体装置１は、電極１４に電気的に接続され、第１の樹脂部２０上にランド３２を有する配線３０を有する。半導体装置１は、第１の樹脂部２０と配線３０との上から形成された樹脂層４０を有する。樹脂層４０は、第２の樹脂部２５を覆うように形成されてなる。なお、半導体装置１のその他の構造については、半導体装置の製造方法で説明した内容から導き出せるいずれかの内容を適用してもよい。
【００２７】
通常、半導体装置の製造工程や、半導体装置をマザーボード等に実装する工程において、半導体装置には熱が加えられる。この影響で、樹脂層（ソルダーレジスト）が収縮し、パッシベーション膜や、半導体基板に力がかかることがあった。ところで、本発明を適用した実施の形態に係る半導体装置１は、第２の樹脂部２５を有し、そして、樹脂層４０（ソルダーレジスト）は、第２の樹脂部２５を覆うように形成されてなる。これにより、樹脂層４０の収縮により発生する応力が、第２の樹脂部２５によって吸収されるため、信頼性の高い半導体装置を提供することができる。
【００２８】
図８には、本発明を適用した実施の形態に係る半導体装置１が実装された回路基板１０００を示す。また、本発明を適用した実施の形態に係る半導体装置を有する電子機器として、図９にはノート型パーソナルコンピュータが、図１０には、携帯電話が、それぞれ示されている。
【００２９】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】 図１は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。
【図２】 図２は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するためのである。
【図３】 図３は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。
【図４】 図４は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するためのである。
【図５】 図５は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するためのである。
【図６】 図６は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。
【図７】 図７は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するためのである。
【図８】 図８は、本発明を適用した実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図９】 図９は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図１０】 図１０は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
１０ 半導体基板、 １２ 集積回路、 １４ 電極、 １６ 囲繞部材、１８ パッシベーション膜、 ２０ 第１の樹脂部、 ２５ 第２の樹脂部、３０ 配線、 ３２ ランド、 ４０ 樹脂層、 ５０ 外部端子
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【従来の技術】
【０００３】
【特許文献１】
国際公開００／５５８９８号パンフレット
【０００４】
【発明の背景】
半導体装置のパッケージとして、ＣＳＰ（チップスケール／サイズパッケージ）の普及率が高まってきている。また、パッケージをウエハレベルで製造する技術（ウエハレベルパッケージ）が開発されている。この方法で製造されたパッケージ（例えばウエハレベルＣＳＰ）は、外部寸法が半導体チップ寸法になっているため、従来のパッケージとは構造が異なっているが、従来のパッケージと同等又はそれ以上の信頼性が要求される。
【０００５】
本発明の目的は、信頼性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【０００６】
【課題を解決するための手段】
（１）本発明に係る半導体装置の製造方法は、内部に電気的に接続された電極と、前記電極が形成された面の前記電極よりも外側の領域にすべての前記電極を囲むように一体的に形成された囲繞部材と、それぞれの前記電極の少なくとも一部を露出させるように前記電極及び前記囲繞部材を覆うパッシベーション膜とを有する、集積回路が形成された半導体基板を用意すること、
前記半導体基板の前記電極が形成された面の中央部に、第１の樹脂部を、前記電極を避けて形成すること、
第２の樹脂部を、前記囲繞部材とオーバーラップするように形成すること、その後、
前記電極をエッチングして、その表面の酸化膜を除去すること、及び、
前記電極に電気的に接続し、前記第１の樹脂部上にランドを有するように配線を形成することを含む。本発明によれば、電極をエッチングする工程の前に、第２の樹脂部を形成する。すなわち、エッチング工程の際には、半導体基板には、囲繞部材とオーバーラップするように第２の樹脂部が形成されている。これにより、囲繞部材とオーバーラップする領域のパッシベーション膜が、エッチング工程によって除去されることを防止することができる。そのため、囲繞部材が本来の効果を発揮することができ、信頼性の高い半導体装置を製造することができる。
（２）この半導体装置の製造方法において、
前記第２の樹脂部を、前記電極を避けて形成してもよい。これによれば、電気的な信頼性の高い半導体装置を製造することができる。
（３）この半導体装置の製造方法において、
前記第２の樹脂部を、前記半導体基板の前記電極が形成された面の前記電極よりも外側の領域に形成してもよい。
（４）この半導体装置の製造方法において、
前記第１の樹脂部と前記第２の樹脂部とを、一括して形成してもよい。これによれば、半導体装置の製造効率を高めることができる。
（５）この半導体装置の製造方法において、
前記第１の樹脂部と第２の樹脂部とを、同じ高さに形成してもよい。
（６）この半導体装置の製造方法において、
前記第１の樹脂部と前記第２の樹脂部とを、同じ材料で形成してもよい。
（７）この半導体装置の製造方法において、
前記第１の樹脂部と前記配線との上に、樹脂層を形成することをさらに含んでもよい。
（８）この半導体装置の製造方法において、
前記樹脂層を、前記第２の樹脂部を覆うように形成してもよい。
（９）本発明に係る半導体装置は、内部に電気的に接続された電極と、前記電極が形成された面の前記電極よりも外側の領域にすべての前記電極を囲むように一体的に形成された囲繞部材と、それぞれの前記電極の少なくとも一部を露出させるように前記電極及び前記囲繞部材を覆うパッシベーション膜とを有する、集積回路が形成された半導体基板と、
前記半導体基板の前記電極が形成された面の中央部に、前記電極を避けて形成された第１の樹脂部と、
前記囲繞部材とオーバーラップするように配置されてなる第２の樹脂部と、
前記電極に電気的に接続され、前記第１の樹脂部上にランドを有する配線と、
前記第１の樹脂部と前記配線との上から、前記第２の樹脂部を覆うように形成された樹脂層と、
を有する。本発明によれば、半導体装置は第２の樹脂部を有する。そして、樹脂層は第２の樹脂部を覆うように形成されてなる。これによると、樹脂層が収縮することにより発生する力は、第２の樹脂部に吸収される。そのため、樹脂層の収縮による影響を受けにくい、信頼性の高い半導体装置を提供することができる。
（１０）この半導体装置において、
前記第２の樹脂部は、前記電極を避けて形成されていてもよい。これによれば、電気的な信頼性の高い半導体装置を提供することができる。
（１１）この半導体装置において、
前記第２の樹脂部は、前記半導体基板の前記電極が形成された面の前記電極よりも外側の領域に形成されていてもよい。
（１２）この半導体装置において、
前記第１の樹脂部と前記第２の樹脂部とは、同じ高さであってもよい。
（１３）この半導体装置において、
前記第１の樹脂部と前記第２の樹脂部とは、同じ材料で形成されていてもよい。
（１４）本発明に係る回路基板は、上記半導体装置が実装されている。
（１５）本発明に係る電子機器は、上記半導体装置を有する。
【０００７】
【発明の実施の形態】
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。図１〜図７は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。
【０００８】
本実施の形態に係る半導体装置の製造方法では、はじめに、半導体基板１０を用意する（図１参照）。半導体基板１０の材料は特に限定されないが、例えばシリコンであってもよい。半導体基板１０は、半導体チップであってもよい（図３参照）。半導体チップの平面形状は矩形であることが一般的であるが、これに限られるものではない。ただし、半導体基板は、半導体ウエハで用意してもよい。
【０００９】
半導体基板１０には、１つ又は複数の（半導体チップには１つの、半導体ウエハには複数の）集積回路１２が形成されている。集積回路１２は、半導体基板１０の一方の面側に形成されていてもよい。
【００１０】
半導体基板１０は、電極１４を有する。電極１４は、半導体基板１０の内部に電気的に接続されていてもよい。電極１４は、集積回路１２に電気的に接続されていてもよい。あるいは、集積回路１２に電気的に接続されていない電極を、電極１４としてもよい。電極１４は、半導体基板１０の平行な２辺に沿って配列されていてもよいし（図３参照）、４辺に沿って配列されていてもよい。電極１４は、半導体基板１０の端部付近に配置されていてもよく、中央部付近に配置されていてもよい。なお、半導体基板１０には、１つの集積回路１２に対して、複数の電極１４が形成されていてもよい。電極１４の材料は特に限定されないが、例えばＡｌであってもよい。
【００１１】
半導体基板１０は、囲繞部材１６を有する。ここで、囲繞部材１６は、半導体基板１０と後述するパッシベーション膜１８との間に浸入する水分が、半導体基板１０の素子領域に到達することを防止する役割を果たすものである。囲繞部材１６によって、半導体装置の信頼性を高めることができる。囲繞部材１６は、半導体基板１０の電極１４が形成された面の電極１４よりも外側の領域に形成されてなる。囲繞部材１６は、すべての電極１４を囲むように形成されている。詳しくは、囲繞部材１６は、１つの集積回路１２に対応して形成された一群の電極１４のすべてを囲むように形成されている（図３参照）。半導体基板として、複数の集積回路を有する半導体ウエハを用意する場合、半導体基板は、各集積回路に対応した複数の囲繞部材１６を有することになる。囲繞部材１６は、一体的に形成されていることが一般的である。囲繞部材１６の材料は特に限定されず、例えばＡｌであってもよい。囲繞部材１６は、電極１４を形成する工程で、これと同時に形成してもよく、このとき、電極１４と同じ材料で形成してもよい。
【００１２】
半導体基板１０は、パッシベーション膜１８を有する。パッシベーション膜１８は、半導体基板１０の表面（電極１４が形成された面）を保護するための絶縁保護膜である。パッシベーション膜１８は、半導体基板１０の表面（電極１４が形成された面）に形成されている。パッシベーション膜１８は、それぞれの電極１４の少なくとも一部を露出させるように、電極１４及び囲繞部材１６を覆っている。パッシベーション膜１８は、例えば、ＳｉＮ、ＳｉＯ２、ポリイミド樹脂等で形成されていてもよい。
【００１３】
本実施の形態に係る半導体装置の製造方法は、第１の樹脂部２０を形成することを含む（図２参照）。第１の樹脂部２０は、半導体基板１０の電極１４が形成された面の中央部に形成する。第１の樹脂部２０は、電極１４を避けて形成する。第１の樹脂部２０は、図２に示すように、パッシベーション膜１８上に形成してもよい。第１の樹脂部２０は、１層又は複数層に形成してもよい。第１の樹脂部２０の材料は特に限定されないが、例えば、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）等の樹脂で形成することができる。
【００１４】
本実施の形態に係る半導体装置の製造方法は、第２の樹脂部２５を形成することを含む（図２参照）。第２の樹脂部２５は、囲繞部材１６とオーバーラップするように形成する。第２の樹脂部２５は、基端部の幅が囲繞部材１６の上端部の幅よりも広くなるように形成してもよい（図２参照）。図３に示すように、第２の樹脂部２５は、一体的に形成してもよい。ただし、断続的に形成された樹脂部を、第２の樹脂部２５と称してもよい。なお、図３は、第１及び第２の樹脂部２０，２５が形成された半導体基板１０の平面図である。図２及び図３に示すように、第２の樹脂部２５は、電極１４を避けて形成してもよい。詳しくは、第２の樹脂部２５は、電極１４におけるパッシベーション膜１８から露出した部分と接触しないように形成してもよい。これにより、電極１４上に水分が入り込むことを防止することができ、電気的な信頼性の高い半導体装置を製造することができる。第２の樹脂部２５は、半導体基板１０の電極１４が形成された面の電極１４よりも外側の領域に形成してもよい。このとき第２の樹脂部２５は、図３に示すように、電極１４と平面的に重ならないように形成してもよい。第２の樹脂部２５は、パッシベーション膜１８の形成領域内に形成してもよい（図２参照）。ただし、本発明はこれに限られるものではなく、第２の樹脂部２５を、一部がパッシベーション膜１８の外側にはみ出すように形成してもよい。
【００１５】
第２の樹脂部２５は、第１の樹脂部２０と同じ高さになるように形成してもよい。なお、ここでいう「高さ」とは、半導体基板１０の表面（電極１４が形成された面）からの高さを指す。ただし、本発明はこれに限られるものではない。例えば、第２の樹脂部２５は、囲繞部材１６とオーバーラップする部分の厚みが１μm以上になるように形成してもよい。
【００１６】
なお、第２の樹脂部２５の材料は、特に限定されるものではなく、第１の樹脂部２０の説明で挙げた材料のいずれかを適用してもよい。第１の樹脂部２０と第２の樹脂部２５とは同じ材料で形成してもよい。
【００１７】
第１の樹脂部２０及び第２の樹脂部２５は、それぞれ、既に公知となっているいずれかの方法を適用して形成してもよい。これらは、異なる工程で形成してもよく、あるいは、一括して形成してもよい。一括して形成することで、製造効率を高めることができる。第１及び第２の樹脂部２０，２５は、例えば、半導体基板１０の表面（電極１４が形成された面）の全面に樹脂層を形成し、その後、露光及び現像する工程を経て形成してもよい。このとき、第１の樹脂部２０と第２の樹脂部２５とを、一括して形成してもよい。マスクのパターンを調整することで、第１の樹脂部２０と第２の樹脂部２５とを一括して形成してもよい。ただし、これとは別に、スクリーン印刷法を適用して、第１及び第２の樹脂部２０，２５を形成してもよい。
【００１８】
図４に示すように、本実施の形態に係る半導体装置の製造方法は、電極１４をエッチングして、その表面の酸化膜を除去することを含む。これによれば、後の工程（配線３０を形成する工程）において、配線３０と電極１４との電気的な接続を安定させることができるため、信頼性の高い半導体装置を製造することができる。このとき、例えば、アルゴンを用いてエッチングを行ってもよい。なお、本工程は、第２の樹脂部２５を形成する工程の後に行う。
【００１９】
本実施の形態に係る半導体装置の製造方法は、第１の樹脂部２０をエッチングして、その表面を粗面加工することを含んでもよい（図４参照）。これによれば、後の工程（配線３０を形成する工程）において、配線３０の引き回しが容易となるため、信頼性の高い半導体装置を製造することができる。このとき、例えば、CF4、O２を用いてエッチングを行ってもよい。なお、本工程は、第２の樹脂部２５を形成する工程の後に行う。
【００２０】
本実施の形態に係る半導体装置の製造方法では、電極１４をエッチングする工程は、第２の樹脂部２５を形成する工程の後に行われる。また、第１の樹脂部２０をエッチングする工程も、第２の樹脂部２５を形成する工程の後に行われる。すなわち、これらのエッチング工程は、第２の樹脂部２５を有する半導体基板１０に対して行われる。通常、これらのエッチング工程によって、半導体基板１０の一方の面が均一にエッチングされる。ところで、本実施の形態では、第２の樹脂部２５は、囲繞部材１６とオーバーラップするように形成されているため、囲繞部材１６とオーバーラップする領域のパッシベーション膜１８が、これらのエッチング工程によって除去されることを防止することができる。すなわち、囲繞部材１６がパッシベーション膜１８から露出することを防止することができる。そのため、囲繞部材１６は、その本来の機能を発揮することができ、半導体基板１０の素子領域上に水分が浸入することを防止することが可能な、信頼性の高い半導体装置を製造することができる。なお、上述したように、第２の樹脂部２５は、一体的に形成してもよく、基端部の幅が囲繞部材１６の上端部の幅よりも広くなるように形成してもよい（図２、図３参照）。これにより、第２の樹脂部２５によって、囲繞部材１６を完全に覆うことができるため、さらに信頼性の高い半導体装置を製造することができる。
【００２１】
図５に示すように、本実施の形態に係る半導体装置の製造方法は、配線３０を形成することを含む。配線３０は、１つ又は複数形成してもよい。配線３０は、１層又は複数層で形成してもよい。配線３０は、電極１４に電気的に接続するように形成する。配線３０は、電極１４におけるパッシベーション膜１８から露出した部分のすべてを覆うように形成してもよい。なお、先の工程で、電極１４はエッチングされ、その表面の酸化膜は除去されているため、電極１４との電気的な接続信頼性の高い配線３０を形成することができる。配線３０は、電極１４から第１の樹脂部２０の上面（パッシベーション膜１８とは反対側の面）に至るように形成してもよい。
【００２２】
配線３０は、ランド３２を有するように形成してもよい（図６参照）。ランド３２は、第１の樹脂部２０の上面に形成してもよい。ランド３２は、配線３０の一部である。すなわち、配線３０を、ランド３２と、ランド３２と電極１４とを電気的に接続するラインとを含むように形成してもよい。ランド３２は、配線３０のラインよりも幅が広くなるように形成してもよい。ランド３２の平面形状は特に限定されないが、例えば円形であってもよい。第１の樹脂部２０の上面には、複数のランド３２を形成してもよい。配線３０は、ラインの少なくとも一部が第１の樹脂部２０の上面に至るように形成してもよい。
【００２３】
図６に示すように、本実施の形態に係る半導体装置の製造方法は、樹脂層４０を形成することを含んでもよい。樹脂層４０を、ソルダーレジストと称してもよい。樹脂層４０は、第１の樹脂部２０及び配線３０上に形成する。樹脂層４０は、半導体基板１０の周縁に至るように形成してもよく、このとき、電極１４とオーバーラップするように形成してもよい。あるいは、樹脂層４０は、第２の樹脂部２５を覆うように形成してもよい。樹脂層４０は、開口４２を有するように形成してもよい。詳しくは、開口４２からそれぞれのランド３２の少なくとも一部が露出するように、樹脂層４０を形成してもよい。開口４２からランド３２の一部を露出させることで、後述する外部端子５０とランド３２との電気的な接続を図ることが可能となる。例えば、ランド３２の中央部を露出させ、ランド３２の周縁部を覆うように、樹脂層４０を形成してもよい。
【００２４】
本実施の形態に係る半導体装置の製造方法は、外部端子５０を形成することを含んでもよい（図７参照）。外部端子５０は、ランド３２に形成する。外部端子５０は、樹脂層４０の開口４２の内側を通るように形成する。外部端子５０は、導電性を有する金属（例えば合金）であって、溶融させて電気的な接続を図るもの（例えばハンダ）であってもよい。外部端子５０は、軟ろう（soft solder）又は硬ろう（hard solder）のいずれで形成してもよい。外部端子５０は、球状に形成してもよい。
【００２５】
本実施の形態に係る半導体装置の製造方法は、さらに、根元補強部（図示せず）を形成する工程や、半導体基板を半導体ウエハで用意した場合には、これを個片に切り出す工程を含んでいてもよい。そして、以上の工程を経て、図７に示す、半導体装置１を製造することができる。
【００２６】
本発明を適用した実施の形態に係る半導体装置１は、内部に電気的に接続された電極１４と、電極１４が形成された面の電極１４よりも外側の領域にすべての電極１４を囲むように一体的に形成された囲繞部材１６と、それぞれの電極１４の少なくとも一部を露出させるように電極１４及び囲繞部材１６を覆うパッシベーション膜１８を有する、集積回路１２が形成された半導体基板１０を有する。半導体装置１は、半導体基板１０の電極１４が形成された面の中央部に、電極１４を避けて形成された第１の樹脂部２０を有する。半導体装置１は、囲繞部材１６とオーバーラップするように配置されてなる第２の樹脂部２５を有する。半導体装置１は、電極１４に電気的に接続され、第１の樹脂部２０上にランド３２を有する配線３０を有する。半導体装置１は、第１の樹脂部２０と配線３０との上から形成された樹脂層４０を有する。樹脂層４０は、第２の樹脂部２５を覆うように形成されてなる。なお、半導体装置１のその他の構造については、半導体装置の製造方法で説明した内容から導き出せるいずれかの内容を適用してもよい。
【００２７】
通常、半導体装置の製造工程や、半導体装置をマザーボード等に実装する工程において、半導体装置には熱が加えられる。この影響で、樹脂層（ソルダーレジスト）が収縮し、パッシベーション膜や、半導体基板に力がかかることがあった。ところで、本発明を適用した実施の形態に係る半導体装置１は、第２の樹脂部２５を有し、そして、樹脂層４０（ソルダーレジスト）は、第２の樹脂部２５を覆うように形成されてなる。これにより、樹脂層４０の収縮により発生する応力が、第２の樹脂部２５によって吸収されるため、信頼性の高い半導体装置を提供することができる。
【００２８】
図８には、本発明を適用した実施の形態に係る半導体装置１が実装された回路基板１０００を示す。また、本発明を適用した実施の形態に係る半導体装置を有する電子機器として、図９にはノート型パーソナルコンピュータが、図１０には、携帯電話が、それぞれ示されている。
【００２９】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】 図１は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。
【図２】 図２は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するためのである。
【図３】 図３は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。
【図４】 図４は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するためのである。
【図５】 図５は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するためのである。
【図６】 図６は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。
【図７】 図７は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するためのである。
【図８】 図８は、本発明を適用した実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図９】 図９は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図１０】 図１０は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
１０ 半導体基板、 １２ 集積回路、 １４ 電極、 １６ 囲繞部材、１８ パッシベーション膜、 ２０ 第１の樹脂部、 ２５ 第２の樹脂部、３０ 配線、 ３２ ランド、 ４０ 樹脂層、 ５０ 外部端子
Claims (15)
- 内部に電気的に接続された電極と、前記電極が形成された面の前記電極よりも外側の領域にすべての前記電極を囲むように一体的に形成された囲繞部材と、それぞれの前記電極の少なくとも一部を露出させるように前記電極及び前記囲繞部材を覆うパッシベーション膜とを有する、集積回路が形成された半導体基板を用意すること、
前記半導体基板の前記電極が形成された面の中央部に、第１の樹脂部を、前記電極を避けて形成すること、
第２の樹脂部を、前記囲繞部材とオーバーラップするように形成すること、その後、
前記電極をエッチングして、その表面の酸化膜を除去すること、及び、
前記電極に電気的に接続し、前記第１の樹脂部上にランドを有するように配線を形成することを含む半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記第２の樹脂部を、前記電極を避けて形成する半導体装置の製造方法。 - 請求項１又は請求項２記載の半導体装置の製造方法において、
前記第２の樹脂部を、前記半導体基板の前記電極が形成された面の前記電極よりも外側の領域に形成する半導体装置の製造方法。 - 請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、
前記第１の樹脂部と前記第２の樹脂部とを、一括して形成する半導体装置の製造方法。 - 請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
前記第１の樹脂部と第２の樹脂部とを、同じ高さに形成する半導体装置の製造方法。 - 請求項１から請求項５のいずれかに記載の半導体装置の製造方法において、
前記第１の樹脂部と前記第２の樹脂部とを、同じ材料で形成する半導体装置の製造方法。 - 請求項１から請求項６のいずれかに記載の半導体装置の製造方法において、
前記第１の樹脂部と前記配線との上に、樹脂層を形成することをさらに含む半導体装置の製造方法。 - 請求項７記載の半導体装置の製造方法において、
前記樹脂層を、前記第２の樹脂部を覆うように形成する半導体装置の製造方法。 - 内部に電気的に接続された電極と、前記電極が形成された面の前記電極よりも外側の領域にすべての前記電極を囲むように一体的に形成された囲繞部材と、それぞれの前記電極の少なくとも一部を露出させるように前記電極及び前記囲繞部材を覆うパッシベーション膜とを有する、集積回路が形成された半導体基板と、
前記半導体基板の前記電極が形成された面の中央部に、前記電極を避けて形成された第１の樹脂部と、
前記囲繞部材とオーバーラップするように配置されてなる第２の樹脂部と、
前記電極に電気的に接続され、前記第１の樹脂部上にランドを有する配線と、
前記第１の樹脂部と前記配線との上から、前記第２の樹脂部を覆うように形成された樹脂層と、
を有する半導体装置。 - 請求項９記載の半導体装置において、
前記第２の樹脂部は、前記電極を避けて形成されてなる半導体装置。 - 請求項９又は請求項１０記載の半導体装置において、
前記第２の樹脂部は、前記半導体基板の前記電極が形成された面の前記電極よりも外側の領域に形成されてなる半導体装置。 - 請求項９から請求項１１のいずれかに記載の半導体装置において、
前記第１の樹脂部と前記第２の樹脂部とは、同じ高さである半導体装置。 - 請求項９から請求項１２のいずれかに記載の半導体装置において、
前記第１の樹脂部と前記第２の樹脂部とは、同じ材料で形成されてなる半導体装置。 - 請求項９から請求項１３のいずれかに記載の半導体装置が実装された回路基板。
- 請求項９から請求項１３のいずれかに記載の半導体装置を有する電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003184569A JP4016276B2 (ja) | 2003-06-27 | 2003-06-27 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003184569A JP4016276B2 (ja) | 2003-06-27 | 2003-06-27 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005019811A JP2005019811A (ja) | 2005-01-20 |
| JP4016276B2 true JP4016276B2 (ja) | 2007-12-05 |
Family
ID=34184295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003184569A Expired - Fee Related JP4016276B2 (ja) | 2003-06-27 | 2003-06-27 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4016276B2 (ja) |
-
2003
- 2003-06-27 JP JP2003184569A patent/JP4016276B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005019811A (ja) | 2005-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100652443B1 (ko) | 재배선층을 갖는 웨이퍼 레벨 패키지 및 그 형성방법 | |
| TWI539508B (zh) | 半導體裝置之製造方法及電子裝置之製造方法 | |
| US20060017161A1 (en) | Semiconductor package having protective layer for re-routing lines and method of manufacturing the same | |
| JP5249080B2 (ja) | 半導体装置 | |
| JP2001110831A (ja) | 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器 | |
| JP2004158827A (ja) | 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH08340002A (ja) | 半導体装置の製造方法 | |
| JP2008047732A (ja) | 半導体装置及びその製造方法 | |
| JP3804797B2 (ja) | 半導体装置及びその製造方法 | |
| WO2011078319A1 (ja) | 半導体装置，半導体ウエハ，及び半導体装置の製造方法 | |
| JP2006287094A (ja) | 半導体装置及びその製造方法 | |
| JP2003218278A (ja) | ウェーハレベル・チップスケール・パッケージの製造方法 | |
| JP4016276B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3666495B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3664707B2 (ja) | 半導体装置及びその製造方法 | |
| JP4058630B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3726906B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004022653A (ja) | 半導体装置 | |
| JP4240226B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4038691B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4038692B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2007123426A (ja) | 半導体装置及びその製造方法 | |
| JP2004134709A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4196954B2 (ja) | 半導体装置 | |
| JP2005093931A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060112 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060502 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070822 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070904 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4016276 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |