JPH08340002A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08340002A JPH08340002A JP7226250A JP22625095A JPH08340002A JP H08340002 A JPH08340002 A JP H08340002A JP 7226250 A JP7226250 A JP 7226250A JP 22625095 A JP22625095 A JP 22625095A JP H08340002 A JPH08340002 A JP H08340002A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- semiconductor chip
- hole
- insulating sheet
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 容易かつ低コストで製造できる半導体装置の
製造方法を提供する。 【解決手段】 パッシベーション膜３４が形成された半
導体チップ３２上に一方の面に金属層４０ａが貼着され
た絶縁シート３８を他方の面にて固着する工程と、半導
体チップ３２の電極３６に対応する金属層４０ａの部位
を孔明け加工する工程と、該孔明け加工により形成され
た金属層４０ａの孔４０ｂに対応する部位の絶縁シート
３８に孔明け加工し、電極３６を露出させる工程と、前
記孔明け加工により形成された孔を介して電極３６と金
属層４０ａとの電気的接続をとる接続工程と、金属層４
０ａを所要の配線パターン４０に形成する工程と、配線
パターン４０の外部接続端子接合部４３を露出して絶縁
シート３８上に絶縁皮膜４２を形成する工程と、露出さ
れた外部接続端子接合部４３に外部接続端子を接合する
工程を含むことを特徴としている。
製造方法を提供する。 【解決手段】 パッシベーション膜３４が形成された半
導体チップ３２上に一方の面に金属層４０ａが貼着され
た絶縁シート３８を他方の面にて固着する工程と、半導
体チップ３２の電極３６に対応する金属層４０ａの部位
を孔明け加工する工程と、該孔明け加工により形成され
た金属層４０ａの孔４０ｂに対応する部位の絶縁シート
３８に孔明け加工し、電極３６を露出させる工程と、前
記孔明け加工により形成された孔を介して電極３６と金
属層４０ａとの電気的接続をとる接続工程と、金属層４
０ａを所要の配線パターン４０に形成する工程と、配線
パターン４０の外部接続端子接合部４３を露出して絶縁
シート３８上に絶縁皮膜４２を形成する工程と、露出さ
れた外部接続端子接合部４３に外部接続端子を接合する
工程を含むことを特徴としている。
Description
【０００１】
【発明の属する技術分野】本発明はＬＳＩチップなどの
半導体チップとほぼ同じ寸法となる半導体装置を容易に
製造できる半導体装置の製造方法に関する。
半導体チップとほぼ同じ寸法となる半導体装置を容易に
製造できる半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体チップが搭載された半導体装置は
その実装密度を高めるため小型化の要請が強い。この半
導体装置の小型化は半導体チップを封入するパッケージ
の小型化に他ならない。この要請を満たすため、近年は
チップ・サイズのパッケージ、すなわちＣＳＰ(chip si
ze packagea あるいはchip scale package) が出現して
いる。ＣＳＰタイプには種々のものがあるが、図２３に
その一例を示す。１０は半導体チップ、１２はセラミッ
ク基板である。セラミック基板１２は半導体チップ１０
とほぼ同サイズに形成されている。セラミック基板１０
上には信号の入力または出力を行う配線パターン１４が
形成され、該配線パターン１４はビア１６を介してセラ
ミック基板１２下面側に所要配置で形成されたランド
（外部接続端子の接合部）１８に接続されている。半導
体チップ１０の電極はAuバンプ２０とAgPdペースト２２
を介して配線パターン１４に接続され、半導体チップ１
０とセラミック基板１２との間の隙間には樹脂２４が封
止される。
その実装密度を高めるため小型化の要請が強い。この半
導体装置の小型化は半導体チップを封入するパッケージ
の小型化に他ならない。この要請を満たすため、近年は
チップ・サイズのパッケージ、すなわちＣＳＰ(chip si
ze packagea あるいはchip scale package) が出現して
いる。ＣＳＰタイプには種々のものがあるが、図２３に
その一例を示す。１０は半導体チップ、１２はセラミッ
ク基板である。セラミック基板１２は半導体チップ１０
とほぼ同サイズに形成されている。セラミック基板１０
上には信号の入力または出力を行う配線パターン１４が
形成され、該配線パターン１４はビア１６を介してセラ
ミック基板１２下面側に所要配置で形成されたランド
（外部接続端子の接合部）１８に接続されている。半導
体チップ１０の電極はAuバンプ２０とAgPdペースト２２
を介して配線パターン１４に接続され、半導体チップ１
０とセラミック基板１２との間の隙間には樹脂２４が封
止される。
【０００３】
【発明が解決しようとする課題】上記半導体装置によれ
ば小型化が達成されるが、セラミック基板１０を用い、
さらにAuバンプ２０を用いたりしているので高価となる
ばかりか、セラミック基板１０を別途製造しなければな
らないなど部品点数が多く、製造が厄介であるという問
題点がある。そこで、本発明は上記問題点を解決すべく
なされたものであり、その目的とするところは、容易か
つ安価に製造できる半導体装置の製造方法を提供するに
ある。
ば小型化が達成されるが、セラミック基板１０を用い、
さらにAuバンプ２０を用いたりしているので高価となる
ばかりか、セラミック基板１０を別途製造しなければな
らないなど部品点数が多く、製造が厄介であるという問
題点がある。そこで、本発明は上記問題点を解決すべく
なされたものであり、その目的とするところは、容易か
つ安価に製造できる半導体装置の製造方法を提供するに
ある。
【０００４】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわちパッシベーション
膜が形成された半導体チップ上に一方の面に金属層が形
成された絶縁シートの他方の面を固着する工程と、前記
半導体チップの電極に対応する前記金属層の部位を孔明
け加工する工程と、該孔明け加工により形成された金属
層の孔に対応する部位の前記絶縁シートに孔明け加工
し、前記電極を露出させる工程と、前記孔明け加工によ
り形成された孔を介して前記電極と前記金属層とを電気
的に接続する工程と、前記金属層を所要の配線パターン
に形成する工程と、前記配線パターンの外部接続端子接
合部を露出して前記絶縁シート上に絶縁皮膜を形成する
工程と、前記露出された外部接続端子接合部に外部接続
端子を接合する工程とを含むことを特徴とする。
するため次の構成を備える。すなわちパッシベーション
膜が形成された半導体チップ上に一方の面に金属層が形
成された絶縁シートの他方の面を固着する工程と、前記
半導体チップの電極に対応する前記金属層の部位を孔明
け加工する工程と、該孔明け加工により形成された金属
層の孔に対応する部位の前記絶縁シートに孔明け加工
し、前記電極を露出させる工程と、前記孔明け加工によ
り形成された孔を介して前記電極と前記金属層とを電気
的に接続する工程と、前記金属層を所要の配線パターン
に形成する工程と、前記配線パターンの外部接続端子接
合部を露出して前記絶縁シート上に絶縁皮膜を形成する
工程と、前記露出された外部接続端子接合部に外部接続
端子を接合する工程とを含むことを特徴とする。
【０００５】前記パッシベーション膜が形成された半導
体チップ上に、半導体チップの回路面を紫外線から保護
する紫外線遮蔽層を設け、前記半導体チップの電極に対
応する前記紫外線遮蔽層の部位を孔明け加工し、半導体
チップ上に絶縁シートの他方の面を固着することによ
り、フォト・リソグラフィ工程で使用する紫外線から半
導体チップを保護することができる。前記絶縁シートに
孔明け加工する工程が該絶縁シートをエッチングするエ
ッチング工程であることを特徴とする。また、 前記半
導体チップの電極に対応する前記金属層の部位を孔明け
加工する工程と前記金属層を所要の配線パターンに形成
する工程とをエッチング加工によって行うことを特徴と
する。また、前記孔明け加工により形成された孔を介し
て前記電極と前記金属層とを電気的に接続する工程が、
前記孔および電極にめっき皮膜を形成するめっき工程で
あることを特徴とする。また、前記絶縁皮膜を形成する
工程が、前記絶縁シート上に感光性レジストを塗布し、
該感光性レジスト膜を露光・現像して外部接続端子接合
部を露出させるフォト・リソグラフィ工程であることを
特徴とする。また、前記紫外線遮蔽層としてＣｒ金属層
が好適に用いられる。
体チップ上に、半導体チップの回路面を紫外線から保護
する紫外線遮蔽層を設け、前記半導体チップの電極に対
応する前記紫外線遮蔽層の部位を孔明け加工し、半導体
チップ上に絶縁シートの他方の面を固着することによ
り、フォト・リソグラフィ工程で使用する紫外線から半
導体チップを保護することができる。前記絶縁シートに
孔明け加工する工程が該絶縁シートをエッチングするエ
ッチング工程であることを特徴とする。また、 前記半
導体チップの電極に対応する前記金属層の部位を孔明け
加工する工程と前記金属層を所要の配線パターンに形成
する工程とをエッチング加工によって行うことを特徴と
する。また、前記孔明け加工により形成された孔を介し
て前記電極と前記金属層とを電気的に接続する工程が、
前記孔および電極にめっき皮膜を形成するめっき工程で
あることを特徴とする。また、前記絶縁皮膜を形成する
工程が、前記絶縁シート上に感光性レジストを塗布し、
該感光性レジスト膜を露光・現像して外部接続端子接合
部を露出させるフォト・リソグラフィ工程であることを
特徴とする。また、前記紫外線遮蔽層としてＣｒ金属層
が好適に用いられる。
【０００６】
【作用】インタポーザ（中間物）となる絶縁シートおよ
び絶縁皮膜を薄く形成でき、しかも絶縁シートおよび絶
縁皮膜が半導体チップの緩衝層として作用し、半導体チ
ップと実装基板との間に生じる応力を緩和できる半導体
装置を容易に、かつ低コストで提供できる。
び絶縁皮膜を薄く形成でき、しかも絶縁シートおよび絶
縁皮膜が半導体チップの緩衝層として作用し、半導体チ
ップと実装基板との間に生じる応力を緩和できる半導体
装置を容易に、かつ低コストで提供できる。
【０００７】
【発明の実施の形態】以下、本発明の好適な実施形態に
つき添付図面に基づいて詳細に説明する。図１は得るべ
き半導体装置３０の断面図を示す。３２は半導体チッ
プ、３４は半導体チップ３２の表面を覆うSiO2等からな
るパッシベーション膜、３６は半導体チップ３２に作り
込まれた端子であるAlパッド（電極）である。Alパッド
３６の部位にはパッシベーション膜３４は形成されず、
Alパッド３６は半導体チップ３２の表面に露出してい
る。Alパッド３６は所要のパターンで半導体チップ３２
上に多数形成されている。３８はアクリル系樹脂等から
なる絶縁シートであり、半導体チップ３２のパッシベー
ション膜３４を覆って半導体チップ３２上に熱圧着され
ている。該絶縁シート３８のAlパッド３６に対応する部
位には透孔３９が形成されており、Alパッド３６が露出
している。
つき添付図面に基づいて詳細に説明する。図１は得るべ
き半導体装置３０の断面図を示す。３２は半導体チッ
プ、３４は半導体チップ３２の表面を覆うSiO2等からな
るパッシベーション膜、３６は半導体チップ３２に作り
込まれた端子であるAlパッド（電極）である。Alパッド
３６の部位にはパッシベーション膜３４は形成されず、
Alパッド３６は半導体チップ３２の表面に露出してい
る。Alパッド３６は所要のパターンで半導体チップ３２
上に多数形成されている。３８はアクリル系樹脂等から
なる絶縁シートであり、半導体チップ３２のパッシベー
ション膜３４を覆って半導体チップ３２上に熱圧着され
ている。該絶縁シート３８のAlパッド３６に対応する部
位には透孔３９が形成されており、Alパッド３６が露出
している。
【０００８】４０は配線パターンであり、透孔３９、パ
ッシベーション膜３４の透孔内周壁面およびAlパッド３
６上に形成されためっき皮膜４１を介してAlパッド３６
と電気的に接続されて絶縁シート３８上に所要のパター
ンで形成されている。配線パターン４０は後記するよう
に絶縁シート３８上に形成された銅等からなる金属層を
エッチング加工することによって所要のパターンに形成
される。なお、配線パターン４０とAlパッド３６との電
気的な接続は、透孔３９内に導電性ペーストを充填する
ことによっても行える（図示せず）。４２は絶縁皮膜で
あり、絶縁シート３８および配線パターン４０を覆って
形成されている。絶縁皮膜４２は配線パターン４０の保
護膜であり、種々の材質のもの、例えば感光性ソルダー
レジストを用いて形成することができる。
ッシベーション膜３４の透孔内周壁面およびAlパッド３
６上に形成されためっき皮膜４１を介してAlパッド３６
と電気的に接続されて絶縁シート３８上に所要のパター
ンで形成されている。配線パターン４０は後記するよう
に絶縁シート３８上に形成された銅等からなる金属層を
エッチング加工することによって所要のパターンに形成
される。なお、配線パターン４０とAlパッド３６との電
気的な接続は、透孔３９内に導電性ペーストを充填する
ことによっても行える（図示せず）。４２は絶縁皮膜で
あり、絶縁シート３８および配線パターン４０を覆って
形成されている。絶縁皮膜４２は配線パターン４０の保
護膜であり、種々の材質のもの、例えば感光性ソルダー
レジストを用いて形成することができる。
【０００９】絶縁皮膜４２の各配線パターン４０に対応
する適宜部位には、例えば絶縁皮膜４２上にマトリック
ス状の配置となるように透孔４４が形成されている（透
孔４４により露出する配線パターン４０の部分が外部接
続端子接合部４３）。４６は外部接続端子であり、各透
孔４４を通じて各外部接続端子接合部４３に電気的に接
続して配置され、絶縁皮膜４２上に突出して形成されて
いる。外部接続端子４６は図示のごとくボール状に形成
することもできるが、平坦なランド状その他の形状に形
成できる。４８は保護膜であり、半導体チップ３２、パ
ッシベーション膜３４、絶縁シート３８の側壁を覆って
形成され、各層の境界からの湿気の進入等を防止する。
保護膜４８は適当な材質の樹脂を用いて形成できるが、
必ずしも設けなくともよい。また、保護膜４８にかえ
て、金属等からなる枠体を固着してもよい（図示せ
ず）。
する適宜部位には、例えば絶縁皮膜４２上にマトリック
ス状の配置となるように透孔４４が形成されている（透
孔４４により露出する配線パターン４０の部分が外部接
続端子接合部４３）。４６は外部接続端子であり、各透
孔４４を通じて各外部接続端子接合部４３に電気的に接
続して配置され、絶縁皮膜４２上に突出して形成されて
いる。外部接続端子４６は図示のごとくボール状に形成
することもできるが、平坦なランド状その他の形状に形
成できる。４８は保護膜であり、半導体チップ３２、パ
ッシベーション膜３４、絶縁シート３８の側壁を覆って
形成され、各層の境界からの湿気の進入等を防止する。
保護膜４８は適当な材質の樹脂を用いて形成できるが、
必ずしも設けなくともよい。また、保護膜４８にかえ
て、金属等からなる枠体を固着してもよい（図示せ
ず）。
【００１０】上記のように形成されているので、半導体
チップ３２と同サイズの半導体装置３０に形成できる。
またインタポーザとなる絶縁シート３８および絶縁皮膜
４２は薄く形成できるので、薄い半導体装置３０に形成
できる。絶縁シート３８および絶縁皮膜４２は硬度がそ
れほど高くないので、半導体チップ３２表面を保護する
緩衝層としても機能する。なお、半導体チップ３２の反
対側の面は露出させて放熱性を高めるようにすると好適
である。さらに放熱性を向上させるために、ヒートシン
クを固着してもよい（図示せず）。
チップ３２と同サイズの半導体装置３０に形成できる。
またインタポーザとなる絶縁シート３８および絶縁皮膜
４２は薄く形成できるので、薄い半導体装置３０に形成
できる。絶縁シート３８および絶縁皮膜４２は硬度がそ
れほど高くないので、半導体チップ３２表面を保護する
緩衝層としても機能する。なお、半導体チップ３２の反
対側の面は露出させて放熱性を高めるようにすると好適
である。さらに放熱性を向上させるために、ヒートシン
クを固着してもよい（図示せず）。
【００１１】図２〜図７は図１に示す半導体装置３０を
製造する製造工程を示す。まず図２に示すように、一方
の面に銅等の金属層４０ａが貼着や物理的蒸着などによ
り形成された絶縁シート３８の他方の面を半導体チップ
３２の表面に形成されたパッシベーション膜３４および
Alパッド３６を覆うように熱圧着する。次に、金属層４
０ａ上にレジストを塗布し、公知のフォト・リソグラフ
ィ工程によりパターンニングした後エッチング加工し
て、Alパッド３６に対応する部位の金属層４０ａに孔４
０ｂを形成する孔明け加工を行う（図３）。
製造する製造工程を示す。まず図２に示すように、一方
の面に銅等の金属層４０ａが貼着や物理的蒸着などによ
り形成された絶縁シート３８の他方の面を半導体チップ
３２の表面に形成されたパッシベーション膜３４および
Alパッド３６を覆うように熱圧着する。次に、金属層４
０ａ上にレジストを塗布し、公知のフォト・リソグラフ
ィ工程によりパターンニングした後エッチング加工し
て、Alパッド３６に対応する部位の金属層４０ａに孔４
０ｂを形成する孔明け加工を行う（図３）。
【００１２】次いで、図４に示すように金属層４０ａを
マスクとしてエッチング加工を行い、孔４０ｂに対応す
る絶縁シート３８に孔明け加工を行い、透孔３９を形成
する。これによりAlパッド３６は露出する。次に、金属
層４０ａ上にレジストを塗布するなどして、孔４０ｂ、
透孔３９、およびパッシベーション膜３４の透孔の内周
壁面およびAlパッド３６に銅などの電解または無電解め
っきによりめっき皮膜４１を形成する（図５）。なお皮
膜４１は物理的な蒸着手段（スパッタリングなど）でも
形成が可能である。さらに金属層４０ａ上にレジストを
塗布し、フォト・リソグラフィ工程により配線パターン
のパターンニングを行った後、金属層４０ａをエッチン
グ加工して配線パターン４０を形成する（図６）。
マスクとしてエッチング加工を行い、孔４０ｂに対応す
る絶縁シート３８に孔明け加工を行い、透孔３９を形成
する。これによりAlパッド３６は露出する。次に、金属
層４０ａ上にレジストを塗布するなどして、孔４０ｂ、
透孔３９、およびパッシベーション膜３４の透孔の内周
壁面およびAlパッド３６に銅などの電解または無電解め
っきによりめっき皮膜４１を形成する（図５）。なお皮
膜４１は物理的な蒸着手段（スパッタリングなど）でも
形成が可能である。さらに金属層４０ａ上にレジストを
塗布し、フォト・リソグラフィ工程により配線パターン
のパターンニングを行った後、金属層４０ａをエッチン
グ加工して配線パターン４０を形成する（図６）。
【００１３】次いで、配線パターン４０を覆って絶縁シ
ート３８上に感光性レジストを塗布して絶縁皮膜４２を
形成すると共に、フォト・リソグラフィ工程により、露
光・現像を行い感光性レジスト膜により覆われた配線パ
ターン４０の前記外部接続端子接合部４３に対応する部
位の感光性レジスト膜を除去し、該部分の配線パターン
４０を露出させる（図７）。この露出された外部接続端
子接合部４３にはんだボール（外部接続端子）４６を配
置し、リフローしてはんだボール４６を配線パターン４
０上に固定する。外部接続端子としてははんだボールの
他にリードピンを接合部４３に固着するようにしてもよ
い（図示せず）。なお、必要に応じて半導体装置３０の
側壁にレジストを塗布し、乾燥させて保護膜４８を形成
する。上記のようにして図１に示す半導体装置３０に完
成できる。図８は外部接続端子４６の配置例を示す説明
図である。
ート３８上に感光性レジストを塗布して絶縁皮膜４２を
形成すると共に、フォト・リソグラフィ工程により、露
光・現像を行い感光性レジスト膜により覆われた配線パ
ターン４０の前記外部接続端子接合部４３に対応する部
位の感光性レジスト膜を除去し、該部分の配線パターン
４０を露出させる（図７）。この露出された外部接続端
子接合部４３にはんだボール（外部接続端子）４６を配
置し、リフローしてはんだボール４６を配線パターン４
０上に固定する。外部接続端子としてははんだボールの
他にリードピンを接合部４３に固着するようにしてもよ
い（図示せず）。なお、必要に応じて半導体装置３０の
側壁にレジストを塗布し、乾燥させて保護膜４８を形成
する。上記のようにして図１に示す半導体装置３０に完
成できる。図８は外部接続端子４６の配置例を示す説明
図である。
【００１４】なお、図３に示す孔明け加工と、図６に示
す配線パターンの形成とは同一のエッチング工程で行う
ことができる。しかる後に図４、図５に示す工程を行う
ことになる。また図５の工程においては、めっきでな
く、孔３９等に導電性ペーストを充填して金属層４０ａ
（あるいは配線パターン４０）とAlパッド３６との電気
的接続をとるようにしてもよい。
す配線パターンの形成とは同一のエッチング工程で行う
ことができる。しかる後に図４、図５に示す工程を行う
ことになる。また図５の工程においては、めっきでな
く、孔３９等に導電性ペーストを充填して金属層４０ａ
（あるいは配線パターン４０）とAlパッド３６との電気
的接続をとるようにしてもよい。
【００１５】図９〜図１９は半導体装置の製造方法の他
の実施形態を示す。この実施形態はとくにネガティブ型
の感光性レジストを使用して絶縁被膜４２を形成する際
にフォト・リソグラフィ工程での紫外線の照射により半
導体チップに形成された回路が損傷されないようにする
ことを特徴とする。図９、１０は本実施形態で特徴的な
工程で、半導体チップ３２の表面に絶縁シート３８を熱
圧着する前に、フォト・リソグラフィ工程で露光光源に
使用する紫外線を遮蔽するための紫外線遮蔽層５０を設
ける工程を示す。
の実施形態を示す。この実施形態はとくにネガティブ型
の感光性レジストを使用して絶縁被膜４２を形成する際
にフォト・リソグラフィ工程での紫外線の照射により半
導体チップに形成された回路が損傷されないようにする
ことを特徴とする。図９、１０は本実施形態で特徴的な
工程で、半導体チップ３２の表面に絶縁シート３８を熱
圧着する前に、フォト・リソグラフィ工程で露光光源に
使用する紫外線を遮蔽するための紫外線遮蔽層５０を設
ける工程を示す。
【００１６】紫外線遮蔽層５０は半導体チップ３２上で
回路が形成されている範囲を紫外線から保護するため、
図１０に示すようにパッシベーション膜３４上でAlパッ
ド３６を除く範囲に形成する。紫外線遮蔽層５０を形成
するには、図９に示すように、まず半導体チップ３２の
パッシベーション膜３４上にスパッタリング法あるいは
蒸着法等で金属層５０ａを被着形成し、その上に感光性
レジスト５１を塗布する。感光性レジスト５１がネガテ
ィブ型の場合には、Alパッド３６に対応する部位を遮蔽
して露光現像し、Alパッド３６に対応する部分の感光性
レジスト５１を除去して金属層５０ａを露出させ、金属
層５０ａをエッチングすることによりパッシベーション
膜３４上に紫外線遮蔽層５０が形成される（図１０）。
回路が形成されている範囲を紫外線から保護するため、
図１０に示すようにパッシベーション膜３４上でAlパッ
ド３６を除く範囲に形成する。紫外線遮蔽層５０を形成
するには、図９に示すように、まず半導体チップ３２の
パッシベーション膜３４上にスパッタリング法あるいは
蒸着法等で金属層５０ａを被着形成し、その上に感光性
レジスト５１を塗布する。感光性レジスト５１がネガテ
ィブ型の場合には、Alパッド３６に対応する部位を遮蔽
して露光現像し、Alパッド３６に対応する部分の感光性
レジスト５１を除去して金属層５０ａを露出させ、金属
層５０ａをエッチングすることによりパッシベーション
膜３４上に紫外線遮蔽層５０が形成される（図１０）。
【００１７】感光性レジスト５１としてポジティブ型の
ものを使用する場合にはネガティブ型のものを使用する
場合と露光範囲が逆になる。上記のフォト・リソグラフ
ィ工程では感光性レジスト５１の露光に紫外線を使用す
るが、この紫外線による露光の際には感光性レジスト５
１の下地層としてパッシベーション膜３４の表面全体に
金属層５０ａが被着形成されているから、感光性レジス
ト５１がネガティブ型であってもポジティブ型であって
も金属層５０ａによって紫外線が遮蔽され、半導体チッ
プ３２の回路の損傷は防止される。
ものを使用する場合にはネガティブ型のものを使用する
場合と露光範囲が逆になる。上記のフォト・リソグラフ
ィ工程では感光性レジスト５１の露光に紫外線を使用す
るが、この紫外線による露光の際には感光性レジスト５
１の下地層としてパッシベーション膜３４の表面全体に
金属層５０ａが被着形成されているから、感光性レジス
ト５１がネガティブ型であってもポジティブ型であって
も金属層５０ａによって紫外線が遮蔽され、半導体チッ
プ３２の回路の損傷は防止される。
【００１８】紫外線遮蔽層５０に用いる金属としてはＣ
ｒが好適に使用でき、０．１ｍμ程度の厚さで十分に紫
外線を遮蔽することができる。なお、Ｃｒ金属層にかえ
てＣｕ金属層を使用することもできる。また、Ｃｒ金属
層−Ｎｉ金属層−Ｃｕ金属層のように複数の積層構造に
よって紫外線遮蔽層５０を形成することもできる。
ｒが好適に使用でき、０．１ｍμ程度の厚さで十分に紫
外線を遮蔽することができる。なお、Ｃｒ金属層にかえ
てＣｕ金属層を使用することもできる。また、Ｃｒ金属
層−Ｎｉ金属層−Ｃｕ金属層のように複数の積層構造に
よって紫外線遮蔽層５０を形成することもできる。
【００１９】図１１以降の製造工程は、前述した工程と
同様である。すなわち、上記の紫外線遮蔽層５０を形成
した後、半導体チップ３２の表面に金属層４０ａを被着
形成した絶縁シート３８を被着形成する（図１１）。次
に、金属層４０ａの表面に感光性レジストを塗布し、フ
ォト・リソグラフィ工程によりレジストパターンを形成
し、金属層４０ａをエッチングして孔４０ｂを形成する
孔明け加工を行う（図１２）。このフォト・リソグラフ
ィ工程でも金属層４０ａの表面に塗布した感光性レジス
トに紫外線が露光されるが、絶縁シート３８の表面には
金属層４０ａが被覆されているから、この工程において
も感光性レジストがネガティブ型かポジティブ型かによ
らず半導体チップ３２の損傷は防止される。
同様である。すなわち、上記の紫外線遮蔽層５０を形成
した後、半導体チップ３２の表面に金属層４０ａを被着
形成した絶縁シート３８を被着形成する（図１１）。次
に、金属層４０ａの表面に感光性レジストを塗布し、フ
ォト・リソグラフィ工程によりレジストパターンを形成
し、金属層４０ａをエッチングして孔４０ｂを形成する
孔明け加工を行う（図１２）。このフォト・リソグラフ
ィ工程でも金属層４０ａの表面に塗布した感光性レジス
トに紫外線が露光されるが、絶縁シート３８の表面には
金属層４０ａが被覆されているから、この工程において
も感光性レジストがネガティブ型かポジティブ型かによ
らず半導体チップ３２の損傷は防止される。
【００２０】次いで、孔４０ｂが形成された金属層４０
ａをマスクとして絶縁シート３８にエッチング加工を施
し、孔４０ｂに対応する絶縁シート３８に透孔３９を形
成する（図１３）。次に、孔４０ｂ、透孔３９、および
パッシベーション膜３４の透孔の内周壁面およびAlパッ
ド３６に無電解銅めっきおよび電解銅めっきを施し、め
っき皮膜４１を形成する（図１４）。
ａをマスクとして絶縁シート３８にエッチング加工を施
し、孔４０ｂに対応する絶縁シート３８に透孔３９を形
成する（図１３）。次に、孔４０ｂ、透孔３９、および
パッシベーション膜３４の透孔の内周壁面およびAlパッ
ド３６に無電解銅めっきおよび電解銅めっきを施し、め
っき皮膜４１を形成する（図１４）。
【００２１】次に、金属層４０ａをエッチングして配線
パターン４０を形成するため、金属層４０ａの表面に感
光性レジストを塗布し、上述したと同様なフォト・リソ
グラフィ工程により感光性レジストを露光、現像して所
定のレジストパターンを形成し、金属層４０ａをエッチ
ング加工して配線パターン４０を形成する（図１５）。
ここでのフォト・リソグラフィ工程においても感光性レ
ジストを紫外線で露光する際には感光性レジストの下地
層は金属層４０ａおよびめっき皮膜４１によって完全に
被覆されているから半導体チップ３２の回路に損傷を与
えることはない。
パターン４０を形成するため、金属層４０ａの表面に感
光性レジストを塗布し、上述したと同様なフォト・リソ
グラフィ工程により感光性レジストを露光、現像して所
定のレジストパターンを形成し、金属層４０ａをエッチ
ング加工して配線パターン４０を形成する（図１５）。
ここでのフォト・リソグラフィ工程においても感光性レ
ジストを紫外線で露光する際には感光性レジストの下地
層は金属層４０ａおよびめっき皮膜４１によって完全に
被覆されているから半導体チップ３２の回路に損傷を与
えることはない。
【００２２】上記のようにして配線パターン４０を形成
した後、配線パターン４０と外部接続端子とを接合する
接合部を形成するため、配線パターン４０を覆って絶縁
シート３８上に絶縁皮膜４２となる感光性レジスト４２
ａを塗布し、感光性レジスト４２ａを露光、現像して配
線パターン４０の外部接続端子接合部４３を露出させ
る。図１６は外部接続端子接合部４３に対応する部位を
遮蔽して露光している状態、図１７は感光性レジストを
露光、現像し、絶縁皮膜４２が孔明けされて外部接続端
子接合部４３が露出した状態を示す。
した後、配線パターン４０と外部接続端子とを接合する
接合部を形成するため、配線パターン４０を覆って絶縁
シート３８上に絶縁皮膜４２となる感光性レジスト４２
ａを塗布し、感光性レジスト４２ａを露光、現像して配
線パターン４０の外部接続端子接合部４３を露出させ
る。図１６は外部接続端子接合部４３に対応する部位を
遮蔽して露光している状態、図１７は感光性レジストを
露光、現像し、絶縁皮膜４２が孔明けされて外部接続端
子接合部４３が露出した状態を示す。
【００２３】図１６は絶縁皮膜４２を形成する感光性レ
ジストとしてネガティブ型の感光性レジストを使用する
場合を示す。ネガティブ型の感光性レジストは光が当た
らない部分が現像液によって溶解されるから、露光する
際には外部接続端子接合部４３に対応する部位をマスク
によって遮蔽して紫外線を照射する。
ジストとしてネガティブ型の感光性レジストを使用する
場合を示す。ネガティブ型の感光性レジストは光が当た
らない部分が現像液によって溶解されるから、露光する
際には外部接続端子接合部４３に対応する部位をマスク
によって遮蔽して紫外線を照射する。
【００２４】前述した紫外線遮蔽層５０はこの紫外線照
射の際に半導体チップ３２の回路を損傷させないために
有効である。すなわち、ここでのフォト・リソグラフィ
工程で紫外線遮蔽層５０が無いと、紫外線を照射した際
に配線パターン４０のパターン間では紫外線を遮蔽する
層がなく、感光性レジストおよび絶縁シート３８、パッ
シベーション膜３４を紫外線が透過し、半導体チップ３
２の表面に紫外線が入射して回路を損傷させることが起
こり得る。上述したフォト・リソグラフィ工程ではいず
れも感光性レジストに紫外線を照射する際には下地層と
して金属層が光の照射面を全範囲で被覆していたのに対
し、このフォト・リソグラフィ工程では配線パターン４
０を形成した後の工程であることから、紫外線の透過に
よる半導体チップ３２の回路の損傷が問題になる。
射の際に半導体チップ３２の回路を損傷させないために
有効である。すなわち、ここでのフォト・リソグラフィ
工程で紫外線遮蔽層５０が無いと、紫外線を照射した際
に配線パターン４０のパターン間では紫外線を遮蔽する
層がなく、感光性レジストおよび絶縁シート３８、パッ
シベーション膜３４を紫外線が透過し、半導体チップ３
２の表面に紫外線が入射して回路を損傷させることが起
こり得る。上述したフォト・リソグラフィ工程ではいず
れも感光性レジストに紫外線を照射する際には下地層と
して金属層が光の照射面を全範囲で被覆していたのに対
し、このフォト・リソグラフィ工程では配線パターン４
０を形成した後の工程であることから、紫外線の透過に
よる半導体チップ３２の回路の損傷が問題になる。
【００２５】なお、図１９は絶縁皮膜４２を形成する感
光性レジストとしてポジティブ型のレジストを使用した
場合の紫外線による露光方法を示す。ポジティブ型の場
合は紫外線が当たった部分が現像液で溶解されるから、
図のように外部接続端子接合部４３を露出させる部位以
外をマスクによって遮蔽して紫外線を照射する。そし
て、露光後、現像することによって図１７と同様な外部
接続端子接合部４３が形成される。
光性レジストとしてポジティブ型のレジストを使用した
場合の紫外線による露光方法を示す。ポジティブ型の場
合は紫外線が当たった部分が現像液で溶解されるから、
図のように外部接続端子接合部４３を露出させる部位以
外をマスクによって遮蔽して紫外線を照射する。そし
て、露光後、現像することによって図１７と同様な外部
接続端子接合部４３が形成される。
【００２６】このようにポジティブ型の感光性レジスト
を使用する場合は紫外線は外部接続端子接合部４３を露
出させる部位のみに照射すればよい。外部接続端子接合
部４３は配線パターン４０が形成されている範囲に設け
られるから、ポジティブ型の感光性レジストを使用する
場合は紫外線の照射範囲は配線パターン４０が形成され
ている範囲内に限定することができる。すなわち、ポジ
ティブ型の感光性レジストを使用する場合は下地層とし
て配線パターン４０が形成された範囲内に紫外線を照射
すればよいから、配線パターン４０によって紫外線が遮
蔽され、紫外線遮蔽層５０を設けなくても半導体チップ
３２の回路の損傷を防止することが可能である。
を使用する場合は紫外線は外部接続端子接合部４３を露
出させる部位のみに照射すればよい。外部接続端子接合
部４３は配線パターン４０が形成されている範囲に設け
られるから、ポジティブ型の感光性レジストを使用する
場合は紫外線の照射範囲は配線パターン４０が形成され
ている範囲内に限定することができる。すなわち、ポジ
ティブ型の感光性レジストを使用する場合は下地層とし
て配線パターン４０が形成された範囲内に紫外線を照射
すればよいから、配線パターン４０によって紫外線が遮
蔽され、紫外線遮蔽層５０を設けなくても半導体チップ
３２の回路の損傷を防止することが可能である。
【００２７】上記のようにして絶縁皮膜４２から外部接
続端子接合部４３を露出させた後、露出された外部接続
端子接合部４３にはんだボール（外部接続端子）４６を
配置し、リフローしてはんだボール４６を配線パターン
４０上に固定し半導体装置を得る（図１８）。そして、
必要に応じて半導体装置３０の側壁にレジストを塗布
し、乾燥させて保護膜４８を形成し、図１に示す半導体
装置３０を完成することができる。
続端子接合部４３を露出させた後、露出された外部接続
端子接合部４３にはんだボール（外部接続端子）４６を
配置し、リフローしてはんだボール４６を配線パターン
４０上に固定し半導体装置を得る（図１８）。そして、
必要に応じて半導体装置３０の側壁にレジストを塗布
し、乾燥させて保護膜４８を形成し、図１に示す半導体
装置３０を完成することができる。
【００２８】以上の図９〜図１９で示した半導体装置の
製造方法はパッシベーション膜３４上に紫外線遮蔽層５
０を設けることによって、とくにネガティブ型の感光性
レジストを用いてフォト・リソグラフィ工程を行う際
に、半導体チップの回路を損傷させることなく好適に半
導体装置を製造する上で有効である。
製造方法はパッシベーション膜３４上に紫外線遮蔽層５
０を設けることによって、とくにネガティブ型の感光性
レジストを用いてフォト・リソグラフィ工程を行う際
に、半導体チップの回路を損傷させることなく好適に半
導体装置を製造する上で有効である。
【００２９】図２０〜図２２は外部接続端子接合部４３
に外部接続端子４６が確実に接続できるようにするた
め、外部接続端子４６を接合する絶縁皮膜４２の収納孔
５４の内面および収納孔５４の周縁にランドを形成する
方法を示す。図２０は図１７に示す収納孔５４を形成し
た状態でスパッタリング法あるいは蒸着法等により絶縁
皮膜４２の表面および収納孔５４の内面に銅層などの金
属層５８を形成した状態を示す。
に外部接続端子４６が確実に接続できるようにするた
め、外部接続端子４６を接合する絶縁皮膜４２の収納孔
５４の内面および収納孔５４の周縁にランドを形成する
方法を示す。図２０は図１７に示す収納孔５４を形成し
た状態でスパッタリング法あるいは蒸着法等により絶縁
皮膜４２の表面および収納孔５４の内面に銅層などの金
属層５８を形成した状態を示す。
【００３０】次に、この金属層５８の表面に感光性レジ
ストを塗布し、フォト・リソグラフィ工程により収納孔
５４の内部および収納孔５４の周縁部に感光性レジスト
を残し、金属層５８をエッチングしてランド６０を形成
する（図２１）。ランド６０は底面で外部端子接合部４
３と電気的に導通し、収納孔５４の内面および周縁が金
属層によって被覆されている。
ストを塗布し、フォト・リソグラフィ工程により収納孔
５４の内部および収納孔５４の周縁部に感光性レジスト
を残し、金属層５８をエッチングしてランド６０を形成
する（図２１）。ランド６０は底面で外部端子接合部４
３と電気的に導通し、収納孔５４の内面および周縁が金
属層によって被覆されている。
【００３１】図２２はランド６０に外部接続端子４６を
接合した状態を示す。図１８に示す例では外部接続端子
４６は底面で配線パターン４０の外部端子接合部６０に
接続するのみであるのに対し、この例ではランド６０を
介して外部接続端子４６が接合されるから、外部接続端
子４６は収納孔５４の内面とも確実に接合され、半導体
チップ３２との接合がより確実になされるという利点が
ある。
接合した状態を示す。図１８に示す例では外部接続端子
４６は底面で配線パターン４０の外部端子接合部６０に
接続するのみであるのに対し、この例ではランド６０を
介して外部接続端子４６が接合されるから、外部接続端
子４６は収納孔５４の内面とも確実に接合され、半導体
チップ３２との接合がより確実になされるという利点が
ある。
【００３２】なお、上記実施形態では個片にした半導体
チップ３２について説明したが、半導体チップ３２が多
数作り込まれたウェハーを用い、上記と同様にしてウェ
ハー上に絶縁シート３８、配線パターン４０、絶縁皮膜
膜４２、外部接続端子４６を作り込んで後、スライスし
て個片に分離することにより、一時に多数の半導体装置
３０を形成することができ、コストの低減化が図れる。
チップ３２について説明したが、半導体チップ３２が多
数作り込まれたウェハーを用い、上記と同様にしてウェ
ハー上に絶縁シート３８、配線パターン４０、絶縁皮膜
膜４２、外部接続端子４６を作り込んで後、スライスし
て個片に分離することにより、一時に多数の半導体装置
３０を形成することができ、コストの低減化が図れる。
【００３３】
【発明の効果】本発明に係る半導体装置の製造方法によ
れば、上述したように、主としてエッチング工程、フォ
ト・リソグラフィ工程等で製造できるので、小型、軽量
の半導体装置を容易に、低コストで製造できる。また、
半導体チップの回路面に紫外線遮蔽層を設けて露光する
ことによって半導体チップを損傷させずに半導体装置を
製造することが可能になる。
れば、上述したように、主としてエッチング工程、フォ
ト・リソグラフィ工程等で製造できるので、小型、軽量
の半導体装置を容易に、低コストで製造できる。また、
半導体チップの回路面に紫外線遮蔽層を設けて露光する
ことによって半導体チップを損傷させずに半導体装置を
製造することが可能になる。
【図１】半導体装置の部分断面図である。
【図２】絶縁シートを熱圧着した状態の部分断面図であ
る。
る。
【図３】金属層に孔明け加工した状態の部分断面図であ
る。
る。
【図４】絶縁シートに孔明け加工した状態の部分断面図
である。
である。
【図５】めっき皮膜を形成した状態の部分断面図であ
る。
る。
【図６】配線パターンを形成した状態の部分断面図であ
る。
る。
【図７】絶縁皮膜を形成した状態の部分断面図である。
【図８】はんだバンプの配置例を示す説明図である。
【図９】パッシベーション膜に金属層を被着しさらに感
光性レジストを塗布した状態の部分断面図である。
光性レジストを塗布した状態の部分断面図である。
【図１０】紫外線遮蔽層を設けた状態の部分断面図であ
る。
る。
【図１１】絶縁シートを熱圧着した状態の部分断面図で
ある。
ある。
【図１２】金属層に孔明け加工した状態の部分断面図で
ある。
ある。
【図１３】絶縁シートに孔明け加工した状態の部分断面
図である。
図である。
【図１４】めっき皮膜を形成した状態の部分断面図であ
る。
る。
【図１５】配線パターンを形成した状態の部分断面図で
ある。
ある。
【図１６】ネガティブ型の感光性レジストに紫外線を照
射する状態を示す説明図である。
射する状態を示す説明図である。
【図１７】外部接続端子接合部を形成した状態の部分断
面図である。
面図である。
【図１８】はんだボールを取り付けた状態の部分断面図
である。
である。
【図１９】ポジティブ型の感光性レジストに紫外線を照
射する状態を示す説明図である。
射する状態を示す説明図である。
【図２０】絶縁シートおよび配線パターンの表面に金属
層を設けた状態の部分断面図である。
層を設けた状態の部分断面図である。
【図２１】絶縁シートの表面にランドを設けた状態の部
分断面図である。
分断面図である。
【図２２】ランドに外部接続端子を接合した状態の部分
断面図である。
断面図である。
【図２３】従来の半導体装置の一例を示す断面図であ
る。
る。
３０ 半導体装置 ３２ 半導体チップ ３４ パッシベーション膜 ３６ Alパッド ３８ 絶縁シート ４０ 配線パターン ４０ａ 金属層 ４２ 絶縁皮膜 ４３ 外部接続端子接合部 ４４ 透孔 ４６ 外部接続端子 ４８ 保護膜 ５０ 紫外線遮蔽層 ５０ａ 金属層 ５１ 感光性レジスト ５４ 収納孔 ５８ 金属層 ６０ ランド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 荒井 剛彦 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内
Claims (7)
- 【請求項１】 パッシベーション膜が形成された半導体
チップ上に一方の面に金属層が形成された絶縁シートの
他方の面を固着する工程と、 前記半導体チップの電極に対応する前記金属層の部位を
孔明け加工する工程と、 該孔明け加工により形成された金属層の孔に対応する部
位の前記絶縁シートに孔明け加工し、前記電極を露出さ
せる工程と、 前記孔明け加工により形成された孔を介して前記電極と
前記金属層とを電気的に接続する工程と、 前記金属層を所要の配線パターンに形成する工程と、 前記配線パターンの外部接続端子接合部を露出して前記
絶縁シート上に絶縁皮膜を形成する工程と、 前記露出された外部接続端子接合部に外部接続端子を接
合する工程とを含むことを特徴とする半導体装置の製造
方法。 - 【請求項２】 パッシベーション膜が形成された半導体
チップ上に、半導体チップの回路面を紫外線から保護す
る紫外線遮蔽層を設け、前記半導体チップの電極に対応
する前記紫外線遮蔽層の部位を孔明け加工し、半導体チ
ップ上に絶縁シートの他方の面を固着することを特徴と
する請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記絶縁シートに孔明け加工する工程が
該絶縁シートをエッチングするエッチング工程であるこ
とを特徴とする請求項１または２記載の半導体装置の製
造方法。 - 【請求項４】 前記半導体チップの電極に対応する前記
金属層の部位を孔明け加工する工程と前記金属層を所要
の配線パターンに形成する工程とをエッチング加工によ
って行うことを特徴とする請求項１、２または３記載の
半導体装置の製造方法。 - 【請求項５】 前記孔明け加工により形成された孔を介
して前記電極と前記金属層とを電気的に接続する工程
が、前記孔および電極にめっき皮膜を形成するめっき工
程であることを特徴とする請求項１、２、３または４記
載の半導体装置の製造方法。 - 【請求項６】 前記絶縁皮膜を形成する工程が、前記絶
縁シート上に感光性レジストを塗布し、該感光性レジス
ト膜を露光・現像して外部接続端子接合部を露出させる
フォト・リソグラフィ工程であることを特徴とする請求
項１、２、３、４または５記載の半導体装置の製造方
法。 - 【請求項７】 紫外線遮蔽層としてＣｒ金属層を用いる
ことを特徴とする請求項１、２、３、４または６記載の
半導体装置の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22625095A JP3301894B2 (ja) | 1995-04-10 | 1995-09-04 | 半導体装置の製造方法 |
| EP03009870A EP1335422B1 (en) | 1995-03-24 | 1996-03-21 | Process for making a chip sized semiconductor device |
| DE69635397T DE69635397T2 (de) | 1995-03-24 | 1996-03-21 | Halbleitervorrichtung mit Chipabmessungen und Herstellungsverfahren |
| EP96301936A EP0734059B1 (en) | 1995-03-24 | 1996-03-21 | Chip sized semiconductor device and a process for making it |
| US08/620,290 US5834844A (en) | 1995-03-24 | 1996-03-22 | Semiconductor device having an element with circuit pattern thereon |
| KR1019960010849A KR100204163B1 (ko) | 1995-04-10 | 1996-04-10 | 반도체장치의 제조방법 |
| US09/040,370 US5960308A (en) | 1995-03-24 | 1998-03-18 | Process for making a chip sized semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8371695 | 1995-04-10 | ||
| JP7-83716 | 1995-04-10 | ||
| JP22625095A JP3301894B2 (ja) | 1995-04-10 | 1995-09-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08340002A true JPH08340002A (ja) | 1996-12-24 |
| JP3301894B2 JP3301894B2 (ja) | 2002-07-15 |
Family
ID=26424749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22625095A Expired - Lifetime JP3301894B2 (ja) | 1995-03-24 | 1995-09-04 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3301894B2 (ja) |
| KR (1) | KR100204163B1 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100306842B1 (ko) * | 1999-09-30 | 2001-11-02 | 윤종용 | 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법 |
| JP2001521288A (ja) * | 1997-10-20 | 2001-11-06 | フリップ・チップ・テクノロジーズ・エルエルシー | チップスケールパッケージ及びその形成方法 |
| US6518664B2 (en) | 2000-03-14 | 2003-02-11 | Hitachi, Ltd. | Semiconductor integrated circuit device and manufacturing method of that |
| US6586273B2 (en) | 2000-12-12 | 2003-07-01 | Fujitsu Limited | Semiconductor device manufacturing method having a step of applying a copper foil on a substrate as a part of a wiring connecting an electrode pad to a mounting terminal |
| JP2003282787A (ja) * | 2002-03-18 | 2003-10-03 | Samsung Electro Mech Co Ltd | チップパッケージ及びその製造方法 |
| US6642627B2 (en) | 2001-07-10 | 2003-11-04 | Samsung Electronics Co., Ltd. | Semiconductor chip having bond pads and multi-chip package |
| US6720632B2 (en) | 2000-06-20 | 2004-04-13 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having diffusion layer formed using dopant of large mass number |
| KR100447968B1 (ko) * | 2001-08-07 | 2004-09-10 | 주식회사 하이닉스반도체 | 웨이퍼 레벨 패키지의 제조방법 |
| KR100561638B1 (ko) * | 2000-01-21 | 2006-03-15 | 한국전자통신연구원 | 재배열 금속배선기술을 적용한 패키징 제조방법 |
| US7485973B2 (en) | 1997-01-17 | 2009-02-03 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
| US8446008B2 (en) | 2006-12-25 | 2013-05-21 | Rohm Co., Ltd. | Semiconductor device bonding with stress relief connection pads |
| US8643180B2 (en) | 2006-12-25 | 2014-02-04 | Rohm Co., Ltd. | Semiconductor device |
| US9343416B2 (en) | 2006-12-25 | 2016-05-17 | Rohm Co., Ltd. | Semiconductor device employing wafer level chip size package technology |
-
1995
- 1995-09-04 JP JP22625095A patent/JP3301894B2/ja not_active Expired - Lifetime
-
1996
- 1996-04-10 KR KR1019960010849A patent/KR100204163B1/ko not_active IP Right Cessation
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8399999B2 (en) | 1997-01-17 | 2013-03-19 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
| US7755205B2 (en) | 1997-01-17 | 2010-07-13 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
| US7888177B2 (en) | 1997-01-17 | 2011-02-15 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
| US7485973B2 (en) | 1997-01-17 | 2009-02-03 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
| JP2001521288A (ja) * | 1997-10-20 | 2001-11-06 | フリップ・チップ・テクノロジーズ・エルエルシー | チップスケールパッケージ及びその形成方法 |
| KR100306842B1 (ko) * | 1999-09-30 | 2001-11-02 | 윤종용 | 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법 |
| KR100561638B1 (ko) * | 2000-01-21 | 2006-03-15 | 한국전자통신연구원 | 재배열 금속배선기술을 적용한 패키징 제조방법 |
| US6656829B2 (en) | 2000-03-14 | 2003-12-02 | Hitachi, Ltd. | Semiconductor integrated circuit device and manufacturing method of that |
| US6531768B2 (en) | 2000-03-14 | 2003-03-11 | Hitachi, Ltd. | Semiconductor integrated circuit device with optical wave guides |
| US6518664B2 (en) | 2000-03-14 | 2003-02-11 | Hitachi, Ltd. | Semiconductor integrated circuit device and manufacturing method of that |
| US6720632B2 (en) | 2000-06-20 | 2004-04-13 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having diffusion layer formed using dopant of large mass number |
| US6586273B2 (en) | 2000-12-12 | 2003-07-01 | Fujitsu Limited | Semiconductor device manufacturing method having a step of applying a copper foil on a substrate as a part of a wiring connecting an electrode pad to a mounting terminal |
| US6967399B2 (en) | 2000-12-12 | 2005-11-22 | Fujitsu Limited | Semiconductor device manufacturing method having a step of applying a copper foil on a substrate as a part of a wiring connecting an electrode pad to a mounting terminal |
| US6642627B2 (en) | 2001-07-10 | 2003-11-04 | Samsung Electronics Co., Ltd. | Semiconductor chip having bond pads and multi-chip package |
| US7453159B2 (en) | 2001-07-10 | 2008-11-18 | Samsung Electronics Co., Ltd. | Semiconductor chip having bond pads |
| US7541682B2 (en) | 2001-07-10 | 2009-06-02 | Samsung Electronics Co., Ltd. | Semiconductor chip having bond pads |
| US7547977B2 (en) | 2001-07-10 | 2009-06-16 | Samsung Electronics Co., Ltd. | Semiconductor chip having bond pads |
| US7576440B2 (en) | 2001-07-10 | 2009-08-18 | Samsung Electronics Co., Ltd. | Semiconductor chip having bond pads and multi-chip package |
| US7148578B2 (en) | 2001-07-10 | 2006-12-12 | Samsung Electronics Co., Ltd. | Semiconductor multi-chip package |
| US7825523B2 (en) | 2001-07-10 | 2010-11-02 | Samsung Electronics Co., Ltd. | Semiconductor chip having bond pads |
| KR100447968B1 (ko) * | 2001-08-07 | 2004-09-10 | 주식회사 하이닉스반도체 | 웨이퍼 레벨 패키지의 제조방법 |
| JP2003282787A (ja) * | 2002-03-18 | 2003-10-03 | Samsung Electro Mech Co Ltd | チップパッケージ及びその製造方法 |
| US8446008B2 (en) | 2006-12-25 | 2013-05-21 | Rohm Co., Ltd. | Semiconductor device bonding with stress relief connection pads |
| US8643180B2 (en) | 2006-12-25 | 2014-02-04 | Rohm Co., Ltd. | Semiconductor device |
| US9018762B2 (en) | 2006-12-25 | 2015-04-28 | Rohm Co., Ltd. | Semiconductor device bonding with stress relief connection pads |
| US9343416B2 (en) | 2006-12-25 | 2016-05-17 | Rohm Co., Ltd. | Semiconductor device employing wafer level chip size package technology |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3301894B2 (ja) | 2002-07-15 |
| KR960039302A (ko) | 1996-11-25 |
| KR100204163B1 (ko) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5834844A (en) | Semiconductor device having an element with circuit pattern thereon | |
| KR100216642B1 (ko) | 반도체장치 및 그 제조방법 | |
| US20040136123A1 (en) | Circuit devices and method for manufacturing the same | |
| GB2362031A (en) | Flip-chip type semiconductor device with stress absorbing laYer made of resin | |
| JPH08340002A (ja) | 半導体装置の製造方法 | |
| JP2004104103A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US20020119595A1 (en) | Semiconductor package using tape circuit board with a groove for preventing encapsulant from overflowing and manufacturing method thereof | |
| JPH11354560A (ja) | 半導体装置の製造方法 | |
| JP2001077231A (ja) | 半導体装置、半導体ウエハ及び半導体装置の製造方法 | |
| JP4206779B2 (ja) | 半導体装置の製造方法 | |
| JP3477375B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11274155A (ja) | 半導体装置 | |
| JP3526529B2 (ja) | 半導体装置の製造方法 | |
| JPH08316360A (ja) | Ｉｃ実装構造 | |
| JP3722784B2 (ja) | 半導体装置 | |
| JP3877691B2 (ja) | 半導体装置 | |
| JP2005340864A (ja) | 半導体装置の製造方法 | |
| KR100403359B1 (ko) | 반도체패키지의제조방법 | |
| JPH09205164A (ja) | 半導体チップパッケージ及びその製造方法 | |
| JP4058630B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4016276B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2005019810A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR20070038270A (ko) | 반도체 패키지 및 이의 제조 방법, 이를 갖는 회로기판,이를 갖는 반도체 모듈 및 이의 제조 방법 | |
| JP2008098685A (ja) | 半導体ウェハ、半導体チップ及び半導体装置の製造方法 | |
| JP2003133683A (ja) | 電子部品の積層実装構造および電子部品の積層実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080426 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100426 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110426 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120426 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130426 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130426 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140426 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |