KR100447968B1 - 웨이퍼 레벨 패키지의 제조방법 - Google Patents

웨이퍼 레벨 패키지의 제조방법 Download PDF

Info

Publication number
KR100447968B1
KR100447968B1 KR10-2001-0047459A KR20010047459A KR100447968B1 KR 100447968 B1 KR100447968 B1 KR 100447968B1 KR 20010047459 A KR20010047459 A KR 20010047459A KR 100447968 B1 KR100447968 B1 KR 100447968B1
Authority
KR
South Korea
Prior art keywords
opening
insulating layer
forming
metal wiring
ball
Prior art date
Application number
KR10-2001-0047459A
Other languages
English (en)
Other versions
KR20030013125A (ko
Inventor
김종헌
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0047459A priority Critical patent/KR100447968B1/ko
Priority to US10/024,892 priority patent/US6699782B2/en
Publication of KR20030013125A publication Critical patent/KR20030013125A/ko
Application granted granted Critical
Publication of KR100447968B1 publication Critical patent/KR100447968B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13027—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being offset with respect to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 도전성 볼과 접촉되는 메탈배선의 접촉면적을 최대화하여 신뢰성을 향상시키고, 메탈배선 형성을 위한 메탈 스퍼터링 공정 수를 줄이어 패키지 제조를 단순화시킬 수 있는 웨이퍼 레벨 패키지의 제조방법에 관해 개시한다.
개시된 본 발명의 방법은 상부면에 다수의 칩패드가 형성된 기판을 제공하는 단계와, 기판 상에 칩패드를 노출시키는 제 1개구부와 볼랜드 형성을 위한 제 2개구부를 갖는 제 1절연층을 형성하는 단계와, 제 1절연층 상에 제 1개구부를 통해 칩패드와 일체로 연결되며, 제 2개구부를 덮어 볼랜드를 갖는 메탈배선을 형성하는 단계와, 메탈배선을 덮되, 볼랜드를 노출시키는 제 3개구부를 갖는 2절연층을 형성하는 단계와, 볼랜드 상에 제 3개구부와 접촉되도록 도전성 볼을 안착시키는 단계를 포함한 단계를 포함한다.

Description

웨이퍼 레벨 패키지의 제조방법{method of fabricating wafer level package}
본 발명은 패키지(package)의 제조방법에 관한 것으로, 보다 상세하게는 메탈배선 형성을 위한 메탈 스퍼터링(metal sputtering) 공정 수를 줄이어 패키지 제조를 단순화시킬 뿐만 아니라, 도전성 볼이 메탈배선에 접촉되는 면적을 최대화하여 도전성 볼(ball)을 안정적으로 부착시킬 수 있는 웨이퍼 레벨(wafer level) 패키지의 제조방법에 관한 것이다.
반도체소자는 웨이퍼의 박막성장 기법에 의해 제조된 칩(chip)을 그 웨이퍼로부터 절단(sawing)분리한 다음, 분리된 칩을 실드(sheild)나 몰딩(molding)으로 외부의 습기나 불순물로부터 보호되고 또한 외부회로와의 접속을 위한 리드를 부착한 패키지(package) 형태로 상품화된다. 반도체 패키지는 통상 리드 방식과 실드 또는 몰딩구조에 따라 분류되고 있는데, 본 발명과 관련된 웨이퍼 레벨 패키지는 대부분 공간을 칩이 차지하는 정도의 크기로 되는 몰딩구조이다.
이러한 웨이퍼 레벨 패키지는 그 자체가 단일한 미소 소자(micro device)로 상품화되어 회로기판에 있어서의 실장밀도 및 집적도를 높이는데 유용하다.
종래의 일 실시예에 따른 웨이퍼 레벨 패키지의 제조 방법을 도 1a 내지 도 1e를 참조하여 설명하면 다음과 같다.
도 1a 내지 도 1d는 종래의 일 실시예에 따른 웨이퍼 레벨의 패키지의 제조 공정도이다.
종래의 일 실시예에 따른 웨이퍼 레벨 패키지의 제조방법은, 도 1a에 도시된바와 같이, 먼저, 반도체기판(100) 상에 제 1절연층(116)을 증착한 후, 포토리쏘그라피(photolithography)에 의한 노광 및 현상을 실시하여 칩패드(112)를 노출시키는 제 1개구부(117)를 형성한다.
상기 반도체기판(100)에는 상부면에 다수의 칩패드(112)들이 각각 이격되도록 형성되어져 있으며, 칩패드(112)들 사이에 보호층(114)이 덮여져 있다.
상기 반도체기판(100)에는 칩패드(112)를 제외한 집적회로 구조물이 없는 것처럼 도시되어 있으나, 실제로는 복수개의 확산영역, 게이트전극, 캐패시터 형성용 전극 및 칩패드들에 일체로 연결된 메탈배선 등이 형성되어져 있다.
그 다음, 도 1b에 도시된 바와 같이, 제 1절연층(116) 상에 알루미늄 등의 금속을 스퍼터링(sputtering)법에 의해 증착한 후, 제 1개구부(117)를 덮어 칩패드(112)와 연결되도록 패턴 식각하여 메탈배선(118)을 형성한다.
메탈배선(118)은 칩패드(112)와 연결되고 일부위가 길게 연장되며, 연장된 부위에는 이 후 공정을 거쳐 도전성볼이 부착되는 볼랜드(ball land)(미도시)가 형성된다.
이어, 도 1c에 도시된 바와 같이, 제 1절연층(116) 상에 메탈배선(118)을 덮도록 제 2절연층(120)을 증착한다. 그리고 제 2절연층(120)에 포토리쏘그라피에 의한 노광 및 현상을 실시하여 볼랜드 형성을 위한 제 2개구부(121)를 형성한다.
다음, 도 1d에 도시된 바와 같이, 제 2개구부(121) 상에 솔더볼(solder ball) 등의 도전성 볼(122)을 안착시키어 패키지 제조 공정을 완료한다.
그러나, 상기 언급된 종래의 일 실시예는 도전성 볼 하부의 메탈배선 구조가평탄함에 따라, 메탈배선과 도전성 볼과의 접촉면적이 작은 단점이 있다.
열사이클 시험을 진행시키어 패키지의 신뢰성을 테스트할 경우, 열팽창에 의해 도전성 볼과 메탈배선과의 접촉부위에 균열이 발생된다. 메탈배선과 도전성 볼 간의 접촉면적이 클수록 더 큰 에너지를 가해야 균열이 발생하게 되므로, 메탈배선과 도전성 볼과의 접촉면적이 크면 클수록 균열 방지 차원에서 유리하다.
그러므로, 상기 언급된 종래의 일 실시예는 메탈배선과 도전성 볼과의 접촉면적이 작으므로, 패키지 신뢰성 측면에서 치명적인 문제점이 있었다.
이러한 종래의 일 실시예에 따른 문제점을 개선하기 위해, 하기와 같이 메탈배선이 요철(凹凸)형상을 갖도록 하여 메탈배선과 도전성 볼과의 접촉면적을 크게 하는 종래의 다른 실시예가 제안되었다.
종래의 다른 실시예에 따른 웨이퍼 레벨 패키지의 제조 방법을 도 2a 내지 도 2e를 참조하여 설명하면 다음과 같다.
도 2a 내지 도 2e는 종래의 다른 실시예에 따른 웨이퍼 레벨의 패키지의 제조 공정도이다.
종래의 다른 실시예에 따른 웨이퍼 레벨 패키지의 제조방법은, 도 2a에 도시된 바와 같이, 먼저, 반도체기판(200) 상에 제 1절연층(216)을 증착한 후, 칩패드(212)를 노출시키도록 패턴 식각하여 제 1개구부(217)를 형성한다. 도면부호 214는 보호막을 도시한 것이다.
상기 반도체기판(100)은 상기 언급된 종래 일 실시예와 동일하다.
다음, 도 2b에 도시된 바와 같이, 제 1절연층(216) 상에 알루미늄을 스퍼터링하여 금속막을 증착한 후, 제 1개구부(217)를 덮도록 패턴 식각하여 제 1메탈배선(218)을 형성한다.
이어, 도 2c에 도시된 바와 같이, 제 1절연층(216) 상에 제 1메탈배선(218)을 덮도록 제 2절연층(220)을 증착하고, 제 2절연층(220)의 소정부위를 식각하여 볼랜드 형성을 위한 제 2개구부(221)를 형성한다.
그리고 도 2d에 도시된 바와 같이, 제 2절연층(220) 상에 알루미늄을 스퍼터링한 후, 제 2개구부를 덮도폭 식각하여 제 2메탈배선(222)을 형성한다. 상기 제 2메탈배선(222)은 제 1메탈배선(218)을 통해 칩패드(212)와 연결된다.
다음, 도 2e에 도시된 바와 같이, 제 2메탈배선(222) 상에 도전성 볼(230)을 안착시키어 패키지 제조를 완료한다.
그러나, 종래의 다른 실시예에서는 2회에 걸친 메탈 스퍼터링 공정이 진행됨에 따라, 별도의 메탈 형성을 위한 챔버로 이동해야 하는 등의 패키지 제조 공정이 복잡해지는 문제점이 있었다.
이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 도전성 볼과 메탈배선 간의 접촉면적을 최대화하여 신뢰성을 향상시킬 수 있는 웨이퍼 레벨 패키지의 제조방법을 제공함에 그 목적이 있다.
본 발명의 다른 목적은 메탈 스퍼터링 공정을 1회로 줄여 패키지 제조 공정을 단순화할 수 있는 웨이퍼 레벨 패키지의 제조방법을 제공함에 있다.
도 1a 내지 도 1d는 종래의 일 실시예에 따른 웨이퍼 레벨의 패키지의 제조 공정도.
도 2a 내지 도 2e는 종래의 다른 실시예에 따른 웨이퍼 레벨의 패키지의 제조 공정도.
도 3a 내지 도 3e은 본 발명의 일 실시예에 따른 웨이퍼 레벨의 패키지의 제조공정도.
도 4a 내지 도 4f는 본 발명의 다른 실시예에 따른 웨이퍼 레벨의 패키지의 제조공정도.
도 5a 내지 도 5e는 본 발명의 또 다른 실시예에 따른 웨이퍼 레벨의 패키지의 제조공정도.
300. 기판 313. 칩패드
314. 보호막 342. 레이저조사
316, 320. 절연층 318. 메탈배선
330. 도전성 볼
상기 목적들을 달성하기 위한 본 발명의 웨이퍼 레벨 패키지의 제조방법은 상부면에 다수의 칩패드가 형성된 기판을 제공하는 단계와, 기판 상에 칩패드를 노출시키는 제 1개구부와 볼랜드 형성을 위한 제 2개구부를 갖는 제 1절연층을 형성하는 단계와, 제 1절연층 상에 제 1개구부를 통해 칩패드와 일체로 연결되며, 제 2개구부를 덮어 볼랜드를 갖는 메탈배선을 형성하는 단계와, 메탈배선을 덮고 볼랜드를 노출시키며 이 후 안착될 도전성 볼과 동일한 직경을 가진 제 3개구부를 구비한 2절연층을 형성하는 단계와, 볼랜드 상에 양측이 제 3개구부와 접촉되어 고정되도록 도전성 볼을 안착시키는 단계를 포함하여 구성되는 것을 제 1특징으로 한다.
또한, 본 발명에 따른 웨이퍼 레벨 패키지의 제조방법은 상부면에 다수의 칩패드가 형성된 기판을 제공하는 단계와, 기판 상에 칩패드를 노출시키는 제 1개구부를 갖는 제 1절연층을 형성하는 단계와, 제 1절연층의 일정영역에 레이저 조사에 의한 식각공정을 진행하여 볼랜드 형성을 위한 제 2개구부를 형성하는 단계와, 제 1절연층 상에 제 1개구부를 통해 칩패드와 일체로 연결되며, 제 2개구부를 덮어 볼랜드를 갖는 메탈배선을 형성하는 단계와, 메탈배선을 덮고 볼랜드를 노출시키며, 이후 안착될 도전성 볼과 동일한 직경을 가진 제 3개구부를 구비한 2절연층을 형성하는 단계와, 볼랜드 상에 양측이 제 3개구부와 접촉되어 고정되도록 도전성 볼을 안착시키는 단계를 포함하여 구성되는 것을 제 2특징으로 한다.
그리고 본 발명에 따른 웨이퍼 레벨 패키지의 제조방법은 상부면에 다수의 칩패드가 형성된 기판을 제공하는 단계와, 기판 상에 칩패드를 덮도록 제 1절연층을 형성하는 단계와, 제 1절연층에 1차 자외선 조사에 의한 식각공정을 진행하여 칩패드를 노출시키는 제 1개구부를 형성하는 단계와, 제 1절연층의 일정 영역에 2차 자외선 조사에 의한 식각공정을 진행시키어 볼랜드 형성을 위한 제 2개구부를 형성하는 단계와, 제 1절연층 상에 제 1개구부를 통해 칩패드와 일체로 연결되며, 제 2개구부를 덮어 볼랜드를 갖는 메탈배선을 형성하는 단계와, 메탈배선을 덮고 볼랜드를 노출시키며 이 후 안착될 도전성 볼과 동일한 직경을 구비한 제 3개구부를 갖는 2절연층을 형성하는 단계와, 볼랜드 상에 양측이 제 3개구부와 접촉되어 고정되도록 도전성 볼을 안착시키는 단계를 포함하여 구성되는 것을 제 3특징으로 한다.
이하, 본 발명의 바람직한 실시예들을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 3a 내지 도 3e은 본 발명의 일 실시예에 따른 웨이퍼 레벨 패키지의 제조공정도이다.
본 발명의 일 실시예에 따른 웨이퍼 레벨 패키지의 제조방법은, 도 3a에 도시된 바와 같이, 먼저, 기판(300) 상에 제 1절연층(316)을 형성한다. 이 때, 제 1절연층(316)의 재질은 액상 또는 고상의 폴리이미드(polyimide)로, 기판(300)과의 스트레스를 완화시키기 위한 스트레스 완화용 절연층 역할을 한다. 도면번호 314는 칩패드(312)들 사이를 둘러싸고 있는 보호막을 도시한 것이다.
다음, 제 1절연층(316) 상에 칩패드와 대응된 부위를 노출시키는 감광막패턴(미도시)을 형성하고, 이를 마스크로 이용하여 제 1절연층(316)을 선택적으로 제거함으로써 칩패드(312)를 노출시키는 제 1개구부(317a)를 형성한다.
이어, 감광막패턴을 제거하고, 제 1절연층(316)의 소정부분을 노출시키는 마스크(340)을 형성한다. 이 후, 마스크(340)을 이용하여 제 1절연층(316) 상에 레이저 조사(342)를 실시한다. 이 때, 레이저 에너지는 0.1∼2Joule 범위 내에서 조사된다.
다음, 도 3b에 도시된 바와 같이, 레이저 조사에 의해 제 1절연층(316)에 홈형상의 제 2개구부(317b)가 형성된다. 상기 제 2개구부(317b)는 이 후의 공정을 거쳐서 형성될 볼랜드 영역이다. 이 후, 마스크를 제거한다.
상기에서, 제 1개구부는 포토리쏘그라피 공정에 의해 형성됨을 보였으나, 제 2개구부와 같은 레이저 조사 공정에 의해 형성될 수도 있다. 즉, 상기 에너지 범위에서 시간을 조절함으로써 서로 다른 레이저 에너지를 조사하여 제 1개구부와 제 2개구부를 형성할 수도 있다.
이어, 도 3c에 도시된 바와 같이, 제 1절연층(316) 상에 알루미늄 등의 금속을 스퍼터링하여 금속막을 증착한 후, 제 1개구부 및 제 2개구부를 덮도록 패턴 식각하여 메탈배선(318)을 형성한다.
상기 메탈배선(318)은 제 1개구부를 통해 칩패드(312)와 일체로 연결되며, 제 2개구부와 대응된 부위가 이후 도전성 볼이 안착되는 볼랜드(321)가 된다.
그리고 도 3d에 도시된 바와 같이, 제 1절연층(316) 상에 메탈배선(318)을 덮도록 제 2절연층(320)을 형성한다. 상기 제 2절연층(320)으로는 제 1절연층(316)과 동일 재질인 액상 또는 고상의 폴리이미드가 이용된다.
이후, 제 2절연층(320)의 일정 영역을 노출시키도록 패턴 식각하여 메탈배선의 볼랜드(321)를 노출시키는 제 3개구부(322)를 형성한다.
상기 제 3개구부(322)는 제 2개구부보다 소정 폭만큼 더 크게 형성되며, 바람직하게는 이 후 안착될 도전성 볼과 동일 폭을 갖도록 형성된다.
상기 제 3개구부(322)에 의해 노출된 메탈배선(318) 부분은 이 후, 도전성 볼이 안착될 볼랜드가 된다. 상기 제 2절연층(320)은 메탈배선(318)을 보호하기 위한 역할을 하며, 재질로는 액상 또는 고상의 폴리이미드가 이용된다.
이어서, 도 3e에 도시된 바와 같이, 제 3개구부 상에 솔더 볼 등의 도전성 볼(330)을 안착시킨다. 상기 도전성 볼(330)은 안착 시에 메탈배선(318)의 볼랜드 뿐만 아니라, 제 2절연층(320)의 제 3개구부의 측면과도 접촉됨에 따라 안정적으로 부착된다.
상술한 바와 같이, 본 발명에 따른 일 실시예에서는 제 1절연층에 레이저 노광을 통해 볼랜드영역을 정의하기 위한 요철(凹凸)형상인 제 2개구부를 형성하고, 그 위에 메탈배선을 형성함으로써, 메탈배선과 도전성 볼과의 접촉면적이 증가된다. 또한, 메탈배선 형성을 위한 메탈 스퍼터링 공정이 1회 수반됨에 따라 웨이퍼 레벨의 패키지 제조 공정이 단순화된다.
도 4a 내지 도 4f는 본 발명의 다른 실시예에 따른 웨이퍼 레벨의 패키지의 제조공정도이다.
본 발명의 다른 실시예에 따른 웨이퍼 레벨 패키지 제조방법은, 도 4a에 도시된 바와 같이, 기판(400) 상에 기판과의 스트레스를 완화시키기 위한 스트레스 완화용 제 1절연층(416)을 형성한다.
다음, 제 1절연층(416) 상에 칩패드(412)와 대응된 부위를 노출시키는 제 1마스크(440)를 형성하고, 이를 이용하여 1차 자외선 조사(442)를 실시한다.
상기 1차 자외선 조사(442)는 칩패드(412)와 접하는 제 1절연층의 바닥면까지 조사되도록 500∼3000mJ/cm2에너지범위 내에서 진행시킨다. 도면부호 417a는 제 1절연층(416)에 있어서, 1차 자외선이 조사된 부위를 도시한 것이다.
이어, 도 4b에 도시된 바와 같이, 제 1마스크를 제거한다.
그리고 1차 자외선 조사가 실시된 제 1절연층(416) 상에 소정부분을 노출시키는 제 2마스크를 형성하고, 이를 이용하여 소정깊이까지 2차 자외선 조사(446)를 실시한다. 상기 2차 자외선 조사(446)은 100∼2000mJ/cm2 에너지 범위 내에서 진행된다.
도면부호 417b는 제 1절연층(416)에 있어서, 2차 자외선이 조사된 부위를 도시한 것이다.
다음, 도 4c에 도시된 바와 같이, 제 2마스크를 제거한다.
그리고 1, 2차 자외선 조사가 실시된 제 1절연층(416)을 현상하여 제 1개구부(417c)와 제 2개구부(417b)를 형성한다. 상기 제 2개구부(417d)는 이 후의 공정을 거쳐서 형성될 볼랜드영역이다.
이어, 도 4d에 도시된 바와 같이, 제 1절연층(416) 상에 금속을 스퍼터링한 후, 제 1개구부와 제 2개구부를 덮도록 패턴 식각하여 메탈배선(418)을 형성한다.
상기 메탈배선(418)은 제 1절연층(416) 상에서 제 1개구부를 통해 칩패드(412)와 일체로 연결되며, 제 2개구부와 대응된 부위는 이 후 도전성 볼이 안착된 볼랜드(421)가 된다.
도 4e에 도시된 바와 같이, 제 1절연층(416) 상에 메탈배선(418)을 덮도록 제 2절연층(420)을 형성한다. 상기 제 2절연층(420)은 메탈배선(418)을 보호하기 위한 역할을 한다. 이 후, 볼랜드(421)를 노출시키도록 제 2절연층(420)을 식각하여 제 3개구부(422)를 형성한다. 상기 제 3개구부(422)는 제 2개구부보다 소정 폭만큼 더 크게 형성되며, 바람직하게는, 도전성 볼과 동일 폭을 갖도록 형성된다.
상기 제 1, 제 2절연층(416)(420)의 재질로는 액상 또는 고상의 폴리이미드가 이용된다.
다음, 도 4f에 도시된 바와 같이, 제 3개구부(422) 상에 도전성 볼(430)을 안착시킨다. 상기 도전성 볼(430)은, 안착 시에, 저면이 메탈배선(418)의 볼랜드(421)이 부착되고, 측면이 제 3개구부의 측면과도 접촉되어 안정적으로 부착된다.
상기 제 2절연층(420)의 제 3개구부는 도전성 볼(430)이 볼랜드에 안정적으로 안착될 수 있도록 지지해주는 역할을 한다.
상술한 바와 같이, 본 발명에 따른 다른 실시예에서는 제 1절연층을 서로 다른 자외선 에너지에 의해 노광하여 요철(凹凸)형상인 제 1, 제 2개구부를 형성하고, 그 위에 메탈배선을 형성함으로써, 메탈배선과 도전성 볼과의 접촉면적이 증가된다. 또한, 메탈배선 형성을 위한 메탈 스퍼터링 공정이 1회 수반됨에 따라 웨이퍼 레벨의 패키지 제조 공정이 단순화된다.
도 5a 내지 도 5e는 본 발명의 또 다른 실시예에 따른 웨이퍼 레벨의 칩스케일 패키지의 제조공정도이다.
본 발명의 또 다른 실시예에 따른 웨이퍼 레벨 패키지 제조방법은, 도 5a에 도시된 바와 같이, 기판(500)상에 제 1절연층(516)을 형성한다. 이 후, 칩패드(512)를 노출시키도록 제 1절연층(516)을 식각하여 제 1개구부(517a)를 형성한다. 여기에서, 제 1절연층(516) 및 제 1개구부(517a) 형성 공정까지는 본 발명에 따른 일 실시예와 동일하다. 도면번호 514는 칩패드(512)들 사이를 애워싸고 있는 보호막을 도시한 것이다.
그리고 제 1절연층(516) 상에 감광막을 도포한 후, 노광 및 현상하여 소정 부위를 노출시키는 감광막패턴(540)을 형성한다.
다음, 도 5b에 도시된 바와 같이, 감광막패턴을 식각 마스크로 하여 제 1절연층(516)을 식각하여 제 2개구부(517b)를 형성한다. 상기 제 2개구부(517b)는 이 후의 공정을 거쳐서 형성될 볼랜드영역이다.
이어, 도 5c에 도시된 바와 같이, 감광막패턴을 제거한다.
그리고 제 1절연층(516) 상에 알루미늄을 스퍼터링한 후, 제 1개구부와 제 2개구부를 덮도록 패턴 식각하여 메탈배선(518)을 형성한다.
상기 메탈배선(518)은 제 1절연층(516) 상에서 제 1개구부를 통해 칩패드(512)와 일체로 연결되며, 제 2개구부와 대응된 부위는 이 후의 공정을 거쳐 볼랜드(521)가 된다.
도 5d에 도시된 바와 같이, 제 1절연층(516) 상에 메탈배선(518)을 덮도록 메탈배선 보호용 제 2절연층(520)을 형성하고, 메탈배선(518)의 볼랜드(521)를 노출시키도록 식각하여 제 3개구부(522)를 형성한다. 상기 제 3개구부(522)는 제 2개구부보다 소정 폭만큼 더 크게 형성되며, 바람직하게는, 도전성 볼과 동일 폭을 갖도록 형성된다.
상기 제 1, 제 2절연층(516)(520)의 재질로는 액상 또는 고상의 폴리이미드가 이용된다.
다음, 도 5e에 도시된 바와 같이, 제 3개구부(522) 상에 도전성 볼(530)을 안착시킨다. 상기 도전성 볼(530)은 안착 시에 메탈배선(518)의 볼랜드(521) 표면 및 제 3개구부의 측면과도 접촉되어 안정적으로 부착된다.
상술한 바와 같이, 본 발명에 따른 또 다른 실시예에서는 감광막패턴을 마스크로 하여 제 1절연층을 서로 다른 노광량으로 노광하여 요철(凹凸)형상인 제 1, 제 2개구부를 형성하고, 제 1, 제 2개구부를 덮도록 메탈배선을 형성함으로써, 메탈배선과 도전성 볼과의 접촉면적이 증가된다. 또한, 이전 실시예들과 마찬가지로,메탈배선 형성을 위해 1회의 메탈 스퍼터링 공정이 수반됨에 따라 패키지 제조가 단순화된다.
이상에서와 같이, 본 발명은 제 1절연층에 서로 다른 노광량으로 노광 공정을 진행시키어 요철(凹凸)형상인 제 1개구부와 제 2개구부를 형성하고, 그 위에 메탈배선을 형성함으로써, 메탈배선과 도전성 볼과의 접촉면적이 증가된다.
그리고 도전성 볼은 제 2절연층의 제 3개구부에 의해 메탈배선의 볼랜드에 안정적으로 고정된다.
또한, 메탈배선 형성을 위한 메탈 스퍼터링 공정이 1회 수반됨에 따라 웨이퍼 레벨의 패키지 제조 공정이 단순화된 효과가 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (26)

  1. 상부면에 다수의 칩패드가 형성된 기판을 제공하는 단계와,
    상기 기판 상에 상기 칩패드를 노출시키는 제 1개구부와 볼랜드 형성을 위한 제 2개구부를 갖는 제 1절연층을 형성하는 단계와,
    상기 제 1절연층 상에 상기 제 1개구부를 통해 상기 칩패드와 일체로 연결되며, 상기 제 2개구부를 덮는 볼랜드를 갖는 메탈배선을 형성하는 단계와,
    상기 메탈배선을 덮고 상기 볼랜드를 노출시키며, 이 후 안착될 도전성 볼과 동일한 폭을 가진 제 3개구부를 구비한 2절연층을 형성하는 단계와,
    상기 볼랜드 상에 양측이 상기 제 3개구부와 접촉되어 고정되도록 도전성 볼을 안착시키는 단계를 포함하고,
    상기 제 1개구부와 상기 제 2개구부는 상기 제 1절연층을 서로 다른 노광량으로 노광시키어 형성하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  2. 제 1항에 있어서, 상기 제 1 및 제 2절연층은 액상 또는 고상의 폴리이미드를 사용하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  3. 삭제
  4. 삭제
  5. 제 1항에 있어서, 상기 제 1개구부는 상기 제 1절연층에 포토리쏘그라피에 의한 식각공정을 진행시키어 형성되는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  6. 제 1항에 있어서, 상기 제 2개구부는 상기 제 1절연층에 레이저 조사에 의한 식각공정을 진행시키어 형성되는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  7. 제 6항에 있어서, 상기 조사되는 레이저 에너지는 0.1∼2Joule/cm2 인 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  8. 제 1항에 있어서, 상기 제 2개구부는 상기 제 1절연층에 자외선 조사에 의한 식각공정을 진행시키어 형성되는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  9. 제 8항에 있어서, 상기 조사되는 자외선 에너지는 100∼300mJ/cm2 범위인 것을 특징으로 하는 패키지의 제조방법.
  10. 제 1항에 있어서, 상기 제 2개구부는 상기 제 1절연층에 포토리쏘그라피에 의한 식각공정을 진행시키어 형성되는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  11. 삭제
  12. 상부면에 다수의 칩패드가 형성된 기판을 제공하는 단계와,
    상기 기판 상에 상기 칩패드를 노출시키는 제 1개구부를 갖는 제 1절연층을 형성하는 단계와,
    상기 제 1절연층의 일정영역에 레이저 조사에 의한 식각공정을 진행하여 볼랜드 형성을 위한 제 2개구부를 형성하는 단계와,
    상기 제 1절연층 상에 상기 제 1개구부를 통해 상기 칩패드와 일체로 연결되며, 상기 제 2개구부를 덮어 볼랜드를 갖는 메탈배선을 형성하는 단계와,
    상기 메탈배선을 덮고 상기 볼랜드를 노출시키며, 이후 안착될 도전성 볼과 동일 폭을 가진 제 3개구부를 구비한 2절연층을 형성하는 단계와,
    상기 볼랜드 상에 양측이 상기 제 3개구부와 접촉되어 고정되도록 도전성 볼을 안착시키는 단계를 포함하고,
    상기 제 1개구부와 상기 제 2개구부 형성공정은 상기 제 1절연층을 서로 다른 노광량으로 노광시키어 진행하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  13. 제 12항에 있어서, 상기 제 1개구부는 상기 제 1절연층에 포토리쏘그라피에 의한 식각공정을 진행시키어 형성되는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  14. 제 12항에 있어서, 상기 제 1개구부는 상기 제 1절연층에 레이저 조사에 의한 식각공정을 진행하여 형성되는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  15. 삭제
  16. 제 12항에 있어서, 상기 조사되는 레이저 에너지는 0.1∼2 Joule/cm2 인 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  17. 제 12항에 있어서, 상기 제 3개구부는 상기 제 2개구부 폭보다 더 크게 형성되는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  18. 삭제
  19. 제 12항에 있어서, 상기 제 1 및 제 2절연층은 액상 또는 고상의 폴리이미드를 사용하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  20. 상부면에 다수의 칩패드가 형성된 기판을 제공하는 단계와,
    상기 기판 상에 상기 칩패드를 덮도록 제 1절연층을 형성하는 단계와,
    상기 제 1절연층에 1차 자외선 조사에 의한 식각공정을 진행하여 상기 칩패드를 노출시키는 제 1개구부를 형성하는 단계와,
    상기 제 1절연층의 일정 영역에 2차 자외선 조사에 의한 식각공정을 진행시키어 볼랜드 형성을 위한 제 2개구부를 형성하는 단계와,
    상기 제 1절연층 상에 상기 제 1개구부를 통해 상기 칩패드와 일체로 연결되며, 상기 제 2개구부를 덮어 볼랜드를 갖는 메탈배선을 형성하는 단계와,
    상기 메탈배선을 덮고 상기 볼랜드를 노출시키며, 도전성 볼과 동일 폭을 가진 제 3개구부를 갖는 2절연층을 형성하는 단계와,
    상기 볼랜드 상에 양측이 상기 제 3개구부와 접촉되어 고정되도록 도전성 볼을 안착시키는 단계를 포함하고,
    상기 제 1개구부와 상기 제 2개구부는 상기 제 1절연층을 서로 다른 제 1및 제 2자외선 공정에 의해 형성하며, 상기 제 1및 제 2자외선 조사공정은 각각 다른 에너지값으로 진행하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  21. 삭제
  22. 제 20항에 있어서, 상기 1차 자외선 조사는 50∼3000mJ/cm2 의 에너지값으로 진행되는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  23. 제 20항에 있어서, 싱기 2차 자외선 조사는 10∼2000mJ/cm2의 에너지값으로 진행되는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  24. 제 20항에 있어서, 상기 제 3개구부는 상기 제 2개구부 폭보다 크게 형성되는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  25. 삭제
  26. 제 20항에 있어서, 상기 제 1 및 제 2절연층은 액상 또는 고상의 폴리이미드를 사용하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
KR10-2001-0047459A 2001-08-07 2001-08-07 웨이퍼 레벨 패키지의 제조방법 KR100447968B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0047459A KR100447968B1 (ko) 2001-08-07 2001-08-07 웨이퍼 레벨 패키지의 제조방법
US10/024,892 US6699782B2 (en) 2001-08-07 2001-12-18 Method of fabricating a wafer level package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0047459A KR100447968B1 (ko) 2001-08-07 2001-08-07 웨이퍼 레벨 패키지의 제조방법

Publications (2)

Publication Number Publication Date
KR20030013125A KR20030013125A (ko) 2003-02-14
KR100447968B1 true KR100447968B1 (ko) 2004-09-10

Family

ID=19712943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0047459A KR100447968B1 (ko) 2001-08-07 2001-08-07 웨이퍼 레벨 패키지의 제조방법

Country Status (2)

Country Link
US (1) US6699782B2 (ko)
KR (1) KR100447968B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111211105A (zh) * 2018-11-22 2020-05-29 华邦电子股份有限公司 重布线层结构及其制造方法
US11063010B2 (en) 2019-02-01 2021-07-13 Winbond Electronics Corp. Redistribution layer (RDL) structure and method of manufacturing the same

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100561638B1 (ko) * 2000-01-21 2006-03-15 한국전자통신연구원 재배열 금속배선기술을 적용한 패키징 제조방법
JP4097660B2 (ja) * 2005-04-06 2008-06-11 シャープ株式会社 半導体装置
KR100647483B1 (ko) * 2005-08-19 2006-11-23 삼성전자주식회사 반도체 패키지의 배선 구조물 및 이의 제조 방법, 이를이용한 웨이퍼 레벨 패키지 및 이의 제조 방법
JP5017872B2 (ja) 2006-02-06 2012-09-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR101067133B1 (ko) * 2009-08-17 2011-09-22 삼성전기주식회사 원통형 캐패시터를 구비한 웨이퍼 레벨 패키지 및 그 제조방법
TWI541964B (zh) * 2010-11-23 2016-07-11 矽品精密工業股份有限公司 半導體基板之製法
US8900929B2 (en) 2012-03-21 2014-12-02 Stats Chippac, Ltd. Semiconductor device and method for forming openings and trenches in insulating layer by first LDA and second LDA for RDL formation
US8824145B2 (en) * 2012-06-08 2014-09-02 Infineon Technologies Ag Electric device package and method of making an electric device package
CN104584208B (zh) * 2012-12-21 2018-01-30 松下知识产权经营株式会社 电子部件封装以及其制造方法
CN104584210B (zh) 2012-12-21 2017-09-26 松下知识产权经营株式会社 电子部件封装件及其制造方法
JP5624700B1 (ja) 2012-12-21 2014-11-12 パナソニック株式会社 電子部品パッケージおよびその製造方法
JP5624697B1 (ja) 2012-12-21 2014-11-12 パナソニック株式会社 電子部品パッケージおよびその製造方法
US9825209B2 (en) 2012-12-21 2017-11-21 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing the same
US9559044B2 (en) 2013-06-25 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Package with solder regions aligned to recesses
US10804153B2 (en) 2014-06-16 2020-10-13 STATS ChipPAC Pte. Ltd. Semiconductor device and method to minimize stress on stack via
CN106684003B (zh) * 2016-12-29 2019-03-29 清华大学 扇出型封装结构及其制作方法
CN106847713B (zh) * 2016-12-29 2019-03-01 清华大学 卷对卷制作扇出型封装结构的方法和扇出型封装结构
US10256179B2 (en) * 2017-02-06 2019-04-09 Nanya Technology Corporation Package structure and manufacturing method thereof
SG11202004703RA (en) 2017-12-30 2020-07-29 Intel Corp Zero-misalignment two-via structures using photoimageable dielectric, buildup film, and electrolytic plating
EP3732714A4 (en) * 2017-12-30 2021-08-18 INTEL Corporation STRUCTURES WITH TWO PASSES WITHOUT MISALIGNMENT USING A PHOTOGRAPHIC DIELECTRIC STRUCTURE FILM AND TRANSPARENT SUBSTRATE WITH ELECTRIC PLATING
CN109727949B (zh) * 2019-02-22 2024-04-16 江苏汇成光电有限公司 一种硅片封装结构及其制备方法
KR20210152721A (ko) 2020-06-09 2021-12-16 삼성전자주식회사 반도체 패키지
US11728308B2 (en) * 2021-04-26 2023-08-15 Nxp B.V. Semiconductor device under bump structure and method therefor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08340002A (ja) * 1995-04-10 1996-12-24 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US5736456A (en) * 1996-03-07 1998-04-07 Micron Technology, Inc. Method of forming conductive bumps on die for flip chip applications
KR20010004529A (ko) * 1999-06-29 2001-01-15 김영환 웨이퍼 레벨 패키지 및 그의 제조 방법
KR20010029196A (ko) * 1999-09-30 2001-04-06 윤종용 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
KR20010031276A (ko) * 1997-10-20 2001-04-16 추후보정 큰 연성을 가진 땜납 볼을 사용한 칩 스케일 패키지

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW322613B (en) 1997-03-10 1997-12-11 guang-long Lin Continuous method of implementing solder bump on semiconductor wafer electrode
JPH1140624A (ja) 1997-07-22 1999-02-12 Mitsubishi Electric Corp 半導体装置のリペア方法
US6118180A (en) 1997-11-03 2000-09-12 Lsi Logic Corporation Semiconductor die metal layout for flip chip packaging
US6107180A (en) 1998-01-30 2000-08-22 Motorola, Inc. Method for forming interconnect bumps on a semiconductor die
US6259148B1 (en) * 1998-08-13 2001-07-10 International Business Machines Corporation Modular high frequency integrated circuit structure
US7498196B2 (en) * 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08340002A (ja) * 1995-04-10 1996-12-24 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US5736456A (en) * 1996-03-07 1998-04-07 Micron Technology, Inc. Method of forming conductive bumps on die for flip chip applications
KR20010031276A (ko) * 1997-10-20 2001-04-16 추후보정 큰 연성을 가진 땜납 볼을 사용한 칩 스케일 패키지
KR20010004529A (ko) * 1999-06-29 2001-01-15 김영환 웨이퍼 레벨 패키지 및 그의 제조 방법
KR20010029196A (ko) * 1999-09-30 2001-04-06 윤종용 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111211105A (zh) * 2018-11-22 2020-05-29 华邦电子股份有限公司 重布线层结构及其制造方法
US11063010B2 (en) 2019-02-01 2021-07-13 Winbond Electronics Corp. Redistribution layer (RDL) structure and method of manufacturing the same

Also Published As

Publication number Publication date
US6699782B2 (en) 2004-03-02
US20030032276A1 (en) 2003-02-13
KR20030013125A (ko) 2003-02-14

Similar Documents

Publication Publication Date Title
KR100447968B1 (ko) 웨이퍼 레벨 패키지의 제조방법
KR100418000B1 (ko) 반도체 장치 및 그 제조방법
JPH03179763A (ja) アンチヒューズ構造とそれを形成する方法
CN110085564B (zh) 晶圆级晶粒尺寸封装结构及其制造方法
JPH08213469A (ja) 集積回路の製造方法及び集積回路の製造に用いられる中間製品及び永久的に改造可能な集積回路
KR100675296B1 (ko) 퓨즈 패턴을 갖는 반도체소자 및 그 제조방법들
US7067929B2 (en) Semiconductor wafer, semiconductor device, circuit board, electronic instrument, and method for manufacturing semiconductor device
KR100422292B1 (ko) 금속상부레벨의퓨즈,집적회로제조방법및집적회로상의퓨즈트리밍방법
JPH11354560A (ja) 半導体装置の製造方法
JPH08340002A (ja) 半導体装置の製造方法
JP2003347471A (ja) 半導体装置及びその製造方法
KR100754895B1 (ko) 반도체 장치 및 그 형성 방법
US6127721A (en) Soft passivation layer in semiconductor fabrication
KR20040100770A (ko) 반도체 패키지장치 및 그 제조 방법
JP2004342862A (ja) 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びにマルチチップモジュール
KR100358567B1 (ko) 반도체소자의 제조방법
JP3173488B2 (ja) 半導体集積回路装置及びその製造方法
JP4274715B2 (ja) 半導体装置及びその製造方法
KR100372649B1 (ko) 반도체 소자의 금속 패드 형성방법
KR100219412B1 (ko) 이중패드 구조를 갖는 반도체 장치 및 그 제조방법
KR100324602B1 (ko) 일괄패키지공정이가능한반도체장치의제조방법
KR101116350B1 (ko) 반도체 소자 제조방법
KR970003633A (ko) 반도체 소자의 금속 층간 절연막 형성방법
JPH07130787A (ja) 半導体装置のダミーパッド構造
KR100480590B1 (ko) 프로빙을 위한 패드를 갖는 반도체소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130723

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140723

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150721

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170724

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180725

Year of fee payment: 15