CN104584208B - 电子部件封装以及其制造方法 - Google Patents

电子部件封装以及其制造方法 Download PDF

Info

Publication number
CN104584208B
CN104584208B CN201380043191.3A CN201380043191A CN104584208B CN 104584208 B CN104584208 B CN 104584208B CN 201380043191 A CN201380043191 A CN 201380043191A CN 104584208 B CN104584208 B CN 104584208B
Authority
CN
China
Prior art keywords
metal
coat
electronic unit
resin layer
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380043191.3A
Other languages
English (en)
Other versions
CN104584208A (zh
Inventor
柳贵志
一柳贵志
中谷诚
中谷诚一
山下嘉久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN104584208A publication Critical patent/CN104584208A/zh
Application granted granted Critical
Publication of CN104584208B publication Critical patent/CN104584208B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明所涉及的电子部件封装的制造方法包括：(i)形成以电子部件的电极从密封树脂层的表面露出的方式在密封树脂层中埋设有电子部件的封装前驱体的工序；(ii)将具有贯通孔的金属箔设置在密封树脂层的表面的工序，即，以使贯通孔被定位为与电子部件的电极对置的方式设置金属箔的工序；以及(iii)针对金属箔形成金属镀层的工序。在工序(iii)中，在实施干式镀覆法之后实施湿式镀覆法来形成金属镀层，由金属镀层填充金属箔的贯通孔，使金属镀层和金属箔一体化。

Description

电子部件封装以及其制造方法
技术领域
本发明涉及电子部件封装以及其制造方法。更详细地，本发明涉及具备电子部件的封装件以及其制造方法。
背景技术
伴随电子设备的发展，在电子技术领域开发出各种安装技术。可例示，作为IC或电感器等的电子部件的安装技术(封装技术)，存在使用电路基板或引线框的安装技术。即，作为一般的电子部件的封装形态，存在“使用电路基板的封装”以及“使用引线框的封装”等。
“使用电路基板的封装”(参考图5(a))具有在电路基板上安装电子部件的形态。作为该封装的种类，一般存在“引线键合型(W/B型)”和“倒装芯片型(F/C型)”。“引线框型的封装”(参考图5(b))具有包含由引线和芯片焊盘等构成的引线框的形态。引线框型的封装、使用电路基板的封装都是以焊接等来键合各种电子部件。
现有技术文献
专利文献
专利文献1：JP特开2010-80528号公报
专利文献2：JP特开平10-223832号公报
专利文献3：JP特开2011-134817号公报
发明的概要
发明要解决的课题
但是，在现有的技术中，存在散热特性以及高密度安装中的连接可靠性的方面尚有不足的问题。
发明内容
本发明鉴于上述问题而提出，目的在于，提供实现散热特性以及高密度安装中的连接可靠性的提升的电子部件封装以及其制造方法。
用于解决课题的手段
为了达到上述目的，本发明的1个方式所涉及的用于制造电子部件封装的方法的特征在于，包含如下的工序：
(i)形成以电子部件的电极从密封树脂层的表面露出的方式在密封树脂层中埋设有电子部件的封装前驱体的工序；
(ii)将具有贯通孔的金属箔设置在密封树脂层的表面的工序，即，以贯通孔被定位为与电子部件的电极对置的方式设置金属箔的工序；和
(iii)针对金属箔形成金属镀层的工序，
在工序(iii)中，在实施干式镀覆法之后实施湿式镀覆法来形成金属镀层，由金属镀层填充金属箔的贯通孔，使金属镀层和金属箔一体化。
另外，在本发明的1个方式中，还提供通过上述制造方法得到的电子部件封装。该电子部件封装特征在于，构成为具有密封树脂层、埋设在密封树脂层中的电子部件、以及形成在密封树脂层上且与电子部件的电极接合的金属布线层，金属布线层由与电子部件的电极直接接合的金属镀层以及与金属镀层一体化的金属箔构成，金属镀层具有由干式镀层和湿式镀层构成的双层结构，干式镀层具有为了与电子部件的电极直接接触而弯曲的形态，另一方面，湿式镀层具有填满因弯曲的形态而形成的干式镀层的凹部从而在金属箔上具有厚度的形态。
发明效果
根据本发明的电子部件封装，能实现散热特性以及高密度安装中的连接可靠性的提升。
附图说明
图1是示意地表示本发明的电子部件封装的制造方法的工序截面图。
图2是本发明的实施方式的电子部件封装的概略截面图。
图3是本发明的另外的实施方式的电子部件封装的概略截面图。
图4是本发明的其它实施方式的电子部件封装的概略截面图。
图5是示意地表示现有技术的电子部件封装的构成方式的截面图。
具体实施方式
(成为本发明的基础的见解)
本发明的发明人对于在“背景技术”栏记载的现有的封装技术，发现产生了以下的问题。
“使用电路基板的封装”(参考图5(a))能实现高密度安装，但由于使用电路基板，因此不能充分进行散热。另外，基板自身也花费成本。而且，用于进行引线键合或芯片倒装安装的成本也不能忽视。为此，期望进一步的成本降低。另外，“引线框型的封装”(参考图5(b))由于难以用引线框进行微细加工，因此有不面向高密度的安装的问题。
另外，由于在这两种封装中都进行焊接，因此在用树脂将整体密封的情况下，有可能产生所谓的“焊料溢料”的问题。即，在焊接中的加热时，在封装内的部件接合中所用的焊料材料会再熔融而有可能引起短路。为此，有连接可靠性不充分的问题。
本发明鉴于相关状况而提出。即，本发明的主要目的在于，提供一种(1)散热特性良好、(2)能削减安装成本、并且(3)连接可靠性充分的电子部件封装以及其制造方法。
为此，本申请的发明人不是在现有技术的延长线上应对，而是通过在新的方向上处置来尝试达到上述目的。其结果，实现了达到上述目的的电子部件封装以及其制造方法的发明。具体地，在本发明的1个方式中，提供用于制造电子部件封装的方法，其特征在于，包含如下工序：(i)形成以电子部件的电极从密封树脂层的表面露出的方式在密封树脂层埋设有电子部件的封装前驱体的工序；(ii)将有贯通孔的金属箔设置在密封树脂层的表面的工序，即，以贯通孔被定位为与电子部件的电极对置的方式设置金属箔的工序；和(iii)针对金属箔形成金属镀层的工序，在工序(iii)中，在实施干式镀覆法之后实施湿式镀覆法来形成金属镀层，由金属镀层填充金属箔的贯通孔，使金属镀层和金属箔一体化。
在本发明的1个方式中，由于在电子部件的电极露出面上直接设置具有厚度的金属布线层，因此能使来自电子部件的热经由金属布线层高效地散热。更具体地，由于使构成金属布线层的金属箔与密封树脂层直接相接，另外，使构成金属布线层的金属镀层与电子部件的电极直接相接，因此能使来自电子部件的热经由金属箔以及电子部件的电极高效地散热。另外，在本发明中，不在封装内进行焊料接合。为此，避免了焊料溢料等的不良状况，能谋求连接可靠性的提升。而且，在本发明的1个方式中，不使用基板，另外，由于能用与引线键合或芯片倒装安装等相比更简易的工艺进行封装，因此能谋求封装的低成本化。
以下说明本发明的1个方式所涉及的电子部件封装以及其制造方法。
首先，如图1(a)所示那样，准备粘接性载体10。粘接性载体10例如可以是由基板和粘接层构成的载体薄片。也就是说，如图1(a)所示那样，可以使用在支承基材12上设置有粘接层11的双层结构的载体薄片。另外，支承基材12优选具有挠性。
作为支承基材12，只要不对电子部件20的配置和密封树脂层30的形成等的工艺带来障碍，就可以是任意的薄片状构件。例如，支承基材12的材质可以是树脂、金属以及/或者陶瓷等。作为支承基材12的树脂，例如能列举出聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯等的聚酯树脂、聚甲基丙烯酸甲酯等的丙烯酸树脂、聚环烯烃树脂、聚碳酸酯等。作为支承基材12的金属，例如能列举出铁、铜、铝或者它们的合金等。作为支承基材12的陶瓷，例如能列举出磷灰石、氧化铝、氧化硅、碳化硅、氮化硅、碳化硼等。由于是“薄片状”，因此支承基材12自身的厚度优选为0.1mm～2.0mm，更优选为0.2mm～1.0mm(例如0.2mm)。
另一方面，粘接层11只要相当于电子部件20具有粘接性，就没有特别的限制。例如，粘接层11自身可以构成为包含从由丙烯酸树脂系粘结剂、聚氨基甲酸乙酯树脂系粘结剂、硅树脂系粘接剂以及环氧树脂系粘结剂构成的群中选择的至少1种以上的粘结性材料。粘接层11的厚度优选为2μm～50μm，更优选为5μm～20μm(例如10μm)。另外，作为粘接层11，也可以使用粘接双面胶带(例如可以使用针对PET薄膜等树脂薄层的两主面形成粘结剂层的胶带)。
接下来，如图1(b)所示那样在粘接性载体10上配置至少1种电子部件20。即，对粘接性载体10粘贴电子部件20。电子部件20只要是在电子技术安装领域所用的电路部件、电路元件，就可以使用任意种类的电子部件。虽然只是例示，但作为该电子部件的种类，能列举出IC(例如控制IC)、电感器、半导体元件(例如MOS(金属氧化物半导体))、电容器、功率元件、发光元件(例如LED)、贴片电阻、贴片电容器、贴片可变电阻、贴片热敏电阻、其它芯片状的层叠滤波器、连接端子等。
电子部件20的配置优选其电极25部分与粘接性载体10相接来进行。由此，能在下述所示的剥离操作中使电子部件20的电极25合适地露出。
接下来，如图1(c)所示那样，以覆盖电子部件20的方式在粘接性载体10上形成密封树脂层30。密封树脂层30能通过用旋涂法或刮刀法等将树脂原料涂布在粘接性载体10的粘接面之后施加热处理或光照射等来设置(即，能通过使涂布的树脂原料热硬化或光硬化来设置密封树脂层30)。或者，也可以通过用其他方法对粘接性载体10的粘接面贴合树脂薄膜等来设置密封树脂层30。而且，能将未硬化状态的粉体状或液状的密封树脂填充于模具，并通过加热硬化来设置密封树脂层30。密封树脂层30的材质只要是能提供绝缘性的材质，就可以是任意种类的材质，例如是环氧系树脂或硅系树脂等。密封树脂层30的厚度优选为0.5mm～5.0mm左右，更优选为1.2mm～1.8mm左右。
接下来，如图1(d)所示那样，剥离粘接性载体10，由此使电子部件20的电极25从密封树脂层30的表面露出，从而形成电子部件封装前驱体100’。
接下来，如图1(e)、图1(f)所示那样，以与密封树脂层30的露出面以及电子部件20的电极25露出面相接的方式设置进行了贯通孔加工的金属箔40。这时，进行对位，以使设置于金属箔40的贯通孔被定位为与电子部件20的电极25对置之处。由此，电子部件20的电极25从设置于金属箔40的贯通孔露出。另外，金属箔40的厚度优选为9μm～2000μm，更优选为18μm～1000μm。另外，金属箔40优选构成为包含从由Cu(铜)、Ni(镍)以及Al(铝)构成的群中选择的至少1种金属材料。作为贯通孔的形成方法，只要是在电子技术安装领域中所用的处理，就没有特别的限制。例如，可以提供利用实施抗蚀剂形成～曝光、显影～蚀刻等的光刻法来实施所期望的图案化处理。这时，从密封树脂层30在B阶段的状态下剥离粘接性载体10，在与金属箔40对位之后，通过进行加热加压来使密封树脂层30和金属箔40一体化，之后通过本硬化，能使密封树脂层30和金属箔40的粘结性良好。
接下来，如图1(g)所示那样，对进行了对位的金属箔40实施干式镀覆法来形成干式镀层50。该干式镀层50中的设置于金属箔40的贯通孔内的干式镀层50与电子部件20的电极25直接接触，另外，形成为具有沿贯通孔的轮廓形状的弯曲形态。
接下来，如图1(h)所示那样，对进行了对位的金属箔40实施湿式镀覆法来形成湿式镀层60。该湿式镀层60中的设置于金属箔40的贯通孔内的湿式镀层60形成为填满即填埋干式镀层50的凹部。优选地，实施干式镀覆法形成100nm～1000nm的厚度的干式镀层50，实施湿式镀覆法，在干式镀层上形成1μm～10μm的厚度(相当于干式镀层的凹部以外的区域的厚度)的湿式镀层60。即，干式镀层50非常薄，相对于此，与干式镀层50相比，湿式镀层60设置得较厚。
通过干式镀覆法形成的干式镀层50，优选构成为包含从例如由Ti(钛)、Cr(铬)以及Ni(镍)构成的群中选择的至少1种金属材料。另一方面，通过湿式镀覆法形成的湿式镀层60，优选构成为包含从由Cu(铜)、Ni(镍)以及Al(铝)构成的群中选择的至少1种金属材料。另外，虽然只是例示，但干式镀层50并不限于形成为单一层，也可以形成为多层。例如，作为干式镀层50，可以通过溅射形成Ti薄膜层和Cu薄膜层(更具体地，可以在形成Ti薄膜层之后，形成Cu薄膜层)。在这种情况下，优选通过在该双层结构的溅射层上电解镀覆较厚的Cu镀层作为湿式镀层60来形成。
通过上述，在金属箔40上形成由干式镀层50以及湿式镀层60构成、具有厚度的金属镀层。由此，使金属镀层和金属箔40一体化，将电子部件20的电极25与金属箔40电连接。另外，通过在密封树脂层30的露出面以及电子部件20的电极25露出面上设置金属箔40，能将金属箔40作为更适于使来自电子部件20的热进行散热的散热构件来利用。而且，由于干式镀层50即金属镀层直接与电子部件20的电极25接触，因此能将金属箔40以及金属镀层作为更适于使电子部件20的热进行散热的散热构件来利用。
本发明的制造方法正因为实施干式镀覆法，因此能够在后面的湿式镀覆法中紧贴力良好地形成镀层。干式镀覆法构成为包含真空镀覆法(PVD法)和化学气相镀法(CVD法)，真空镀法(PVD法)进一步构成为包含溅射、真空蒸镀以及离子镀等。另一方面，湿式镀覆法构成为包含电镀法(例如电解镀)、化学镀法以及熔融镀法等。作为某一适合的方式，在本发明的制造方法中，可以作为干式镀覆法以溅射来形成，作为湿式镀覆法以电镀法(例如电解镀)来形成。
接下来，如图1(i)所示那样，能通过对金属箔40以及金属镀层进行图案化处理来形成所期望的金属布线层。该图案化处理自身，只要是在电子技术安装领域中所用的处理，就没有特别的限制。例如，可以通过利用实施抗蚀剂形成～曝光、显影～蚀刻等的光刻法来实施所期望的图案化处理。另外，优选在金属箔40以及金属镀层的图案化处理之后，针对金属布线层形成保护层。例如，优选针对金属布线层形成阻焊剂层。该保护层70的形成可以与电子技术安装领域中一般所用的阻焊剂形成相同。进而经过切割处理，最终能得到图2所示的本发明的1个方式所涉及的电子部件封装100。
如图2所示那样，本发明的1个方式所涉及的电子部件封装构成为具有密封树脂层30、埋设在密封树脂层30中的电子部件20、和形成在密封树脂层30上且与电子部件20的电极25接合的金属布线层。该金属布线层由与电子部件20的电极25直接接合的金属镀层以及与该金属镀层一体化的金属箔40构成。金属箔40与电子部件20的电极25的一部分以及密封树脂层30直接相接。另外，金属箔40也可以是仅与密封树脂层相接的形态。另外，金属镀层与电子部件20的电极25直接相接。金属镀层，具有由干式镀层50和湿式镀层60构成的双层结构，且延伸为局部贯通厚度18μm～1000μm的金属箔40的内部区域。位于与电子部件20的电极25对置的位置的干式镀层50具有为了与电子部件20的电极25直接接触而弯曲的形态。因该形态而在与电子部件20的电极25对置的位置上形成干式镀层50的凹部。另外，位于与电子部件20的电极25对置的位置上的湿式镀层60无间隙地形成为填满干式镀层50的凹部。为此，与电子部件20的电极25直接接触的金属镀层具有凸部形状。另外，干式镀层50具有100nm～1000nm的厚度，干式镀层50的凹部以外的区域的湿式镀层60的厚度具有1μm～10μm的厚度。即，湿式镀层具有在金属箔40上具有厚度的形态。另外，干式镀层50的凹部以外的区域的金属镀层的厚度薄于金属箔40的厚度。
根据以上所述，本发明的1个方式所涉及的电子部件封装100具有以下的特征。即，在密封树脂层30的露出面以及电子部件20的电极25露出面上直接设置有较厚的金属箔40，另外，在电子部件20的电极25上直接形成金属镀层。由此，本发明的1个方式所涉及的电子部件封装100能具有优越的散热特性。因此，带来增进电子部件的特性和工作寿命的效果，另外，还能有效地防止热引起的电子部件或密封树脂的改性、变色等。另外，与经由引线或凸块的电连接的情况相比，在电阻方面也优越。为此，在本发明的1个方式所涉及的封装中，还能起到能流过更大的电流的效果等。例如，若以LED封装等发光元件封装的情况为例，则由于高散热特性和大电流等，而能用本发明实现更高亮度的发光元件封装。
另外，本发明可以采用下述所示的方式。
在本方式中，可以首先准备粘接性载体10，在粘接性载体10上设置金属图案层。即，可以对粘接性载体10以粘贴的方式设置金属图案层。对粘接性载体10设置的金属图案层是实施了图案化处理的金属层。作为金属图案层的金属材质，可以构成为包含从由铜(Cu)、铝(Al)、银(Ag)、钯(Pd)、铂(Pt)以及镍(Ni)构成的群中选择的至少1种金属材料。金属图案层80的厚度优选为5μm～100μm，更优选为10μm～50μm(例如18μm)。金属图案层中的图案化既可以在向粘接性载体10的设置之前进行，也可以在向粘接性载体10的设置之后进行。另外，金属图案层的图案化处理自身，只要是在电子技术安装领域中所用的处理，就没有特别的限制。例如，可以通过利用实施抗蚀剂形成～曝光、显影～蚀刻等的光刻法来进行图案化处理。
接下来，可以对不与金属图案层重合的载体区域配置至少1种电子部件20。即，可以在不与金属图案层重合的范围，对粘接性载体10粘贴电子部件20。在电子部件20的配置时，可以使用金属图案层作为识别图案。也就是说，可以将金属图案层的至少一部分用作对准标记(alignment mark)。例如，能在配置电子部件20时的定位中使用金属图案层的对准标记。由此，能使所期望的电子部件20位于正确的位置，能实现可靠性高的封装。另外，对准标记自身既可以刻意地使其预先包含在金属图案层的图案中，也可以就直接利用以其他目的形成的图案部分。另外，金属图案层的对准标记并不限定用在电子部件的定位中，还能用在其它用途的定位中。接下来，可以以覆盖电子部件20以及金属图案层的方式在粘接性载体10上形成密封树脂层30。
接下来，可以剥离粘接性载体10，并由此使电子部件20的电极25从密封树脂层30的表面露出，使金属图案层露出。在本发明中，通过金属图案层的存在而实现粘接性载体10的适合的剥离。具体地，通过在密封树脂层30与粘接性载体10的接合面局部地介有的金属图案层的存在，使粘接性载体10对密封树脂层30的整体的脱模性提升。这是因为，“金属图案层与粘接性载体10的接合面”会提供比“密封树脂层30与粘接性载体10的接合面”减小的接合力。也就是说，使金属图案层与粘接性载体10的“提供减小的接合力的接合面”局部地介有，由此作为整体来谋求粘接性载体10对密封树脂层30的剥离性提升。换言之，在本发明中，在密封树脂层30和粘接性载体10的接合面局部介有的金属图案层作为“脱模促进构件”或“脱模辅助构件”发挥功能。在本发明中，由于金属图案层而能有效地谋求“粘接性载体10和密封树脂层30的整体的脱模性”，因此能合适地进行粘接性载体10的剥离操作。
另外，为了合适地进行粘接性载体的剥离，优选使用具有光泽面的金属图案层。具体地，优选在剥离之前，金属图案层的光泽面与粘接性载体10相接这样的形态。即，优选以使金属图案层的光泽面与粘接性载体10(特别是粘接层11)相接的方式将金属图案层设置在粘接性载体10上。若合适地利用金属图案层的光泽面，就能进一步减小“金属图案层与粘接性载体10的接合面”的接合力，其结果是，能进一步提升“粘接性载体10对密封树脂层30的剥离性”。
另外，优选除了光泽面以外，或者取代之而使用有粗化面的金属图案层。在这种情况下，优选以使粗化面与密封树脂层30相接的方式使金属图案层被密封树脂层30覆盖的形态，由此能更合适地进行粘接性载体的剥离。也就是说，优选以使金属图案层的粗化面成为露出面的方式将金属图案层设置在粘接性载体10上。并且，由于对露出的粗化面提供密封树脂层30，因此以粗化面与密封树脂层30相互接合的方式使金属图案层被密封树脂层30覆盖。在存在这样的金属图案层的“粗化面”时，由此会使金属图案层与密封树脂层30的接合力增加，其结果是，能进一步合适地进行粘接性载体10的剥离。
作为特别优选的方式，金属图案层具有光泽面以及粗化面。也就是说，优选：金属图案层具有光泽面以及粗化面，光泽面与粘接性载体10相接，并且以粗化面与密封树脂层30相互接合的方式使金属图案层被密封树脂层30覆盖。在该情况下，能谋求“金属图案与密封树脂层30的紧贴性提升”以及“密封树脂层30与粘接性载体10的剥离性提升”两者。
另外，在本发明中，所谓粗化面，是指金属图案层的主面成为粗糙的面(微细的凹凸面)，例如实质上是指金属图案层的表面的算术平均粗糙度Rz为5.0μm以上，优选成为7.0μm以上(其上限值没有特别限制，但例如为10.0μm以下)。另外，在本说明书中，所谓光泽面，是指金属图案层的主面成为平滑面，例如实质上是指金属图案层的表面的算术平均粗糙度Ra为0.3μm以下，优选为0.2μm以下(Rz为2.0μm以下，优选成为1.0μm以下)(即，金属图案层的光泽面的算术平均粗糙度Ra为0(除了0以外)～0.3μm，优选为0(除了0以外)～0.2μm)。在此，在本说明书中所说的“算术平均粗糙度(Ra)”，实质上是指在平均线的方向上提取基准长度L，并将合计从该提取部分中的平均线起到测定曲线为止的偏差的绝对值而得到的值平均化，由此得到的值。另外，在此所说的表示表面粗糙度的Rz是指在JISB0601中规定的粗糙度Rz。即，本发明中的Rz如下那样求出：从粗糙度曲线在其平均线的方向上提取基准长度，根据该提取部分的平均线求出在纵向倍率的方向上测定的从最高的峰顶到第5高的峰顶的标高(Yp)的绝对值的平均值、和从最低的谷底到第5低的谷底的标高(Yv)的绝对值的平均值之和，用微米(μm)表示该值(参考JISB0601：1994)。
接下来，以与密封树脂层30的露出面以及电子部件20的电极25露出面的一部分相接的方式设置进行了贯通孔加工的金属箔40。这时，进行对位，使设置于金属箔40的贯通孔被定位为与电子部件20的电极25对置之处。由此电子部件20的电极25从设置于金属箔40的贯通孔露出。另外，贯通孔不仅能形成在与电子部件20的电极25部分对置之处，还能形成在金属图案层正下方。由此能提升从密封树脂层30面和电子部件20的电极25露出面以外的散热性。接下来，对进行了对位的金属箔40实施干式镀覆法来形成干式镀层50。该干式镀层50中的设置于金属箔40的贯通孔内的干式镀层50形成为具有沿贯通孔的轮廓形状的弯曲形态。接下来，对进行了对位的金属箔40实施湿式镀覆法来形成湿式镀层60。该湿式镀层60中的设置于金属箔40的贯通孔内的湿式镀层60形成为填满即填埋干式镀层50的凹部。通过上述，在金属箔40上形成由干式镀层50以及湿式镀层60构成且具有厚度的金属镀层。由此，金属镀层和金属箔40一体化，将电子部件20的电极25与金属箔40电连接。
另外，本发明也可以采用下述所示的方式。
首先，准备粘接性载体10。接下来，在粘接性载体10上配置至少1种电子部件20。即，对粘接性载体10粘贴电子部件20。接下来，以覆盖电子部件20的方式在粘接性载体10上形成密封树脂层30。接下来，剥离粘接性载体10，由此使电子部件20的电极25从密封树脂层30的表面露出，从而得到电子部件封装前驱体100’。接下来，准备带粘结层金属箔40’，该带粘结层金属箔40’在与密封树脂层30的露出面以及电子部件20的电极25露出面对置的金属箔40面上形成粘结层90，且以与电子部件20的电极25对置的方式形成贯通孔。
粘结层90可以构成为包含从由丙烯酸树脂系粘结剂、聚氨基甲酸乙酯树脂系粘结剂、硅树脂系粘接剂以及环氧树脂系粘结剂构成的群中选择的至少1种以上的粘结性材料。粘结层90的厚度优选为2μm～50μm，更优选为5μm～10μm(例如10μm)。
向带粘结层金属箔40’形成贯通孔的方法，只要是在电子技术安装领域中所用的处理，就没有特别的限制。例如，可以通过利用实施抗蚀剂形成～曝光、显影～蚀刻等的光刻法来进行图案化处理。而且，也可以通过激光加工、冲压加工(冲孔加工)等机械性加工处理来形成贯通孔。
接下来，进行对位，以使电子部件20的电极25与贯通孔对置，且隔着粘结层90将密封树脂层30的露出面以及电子部件20的电极25露出面与金属箔40层叠。在粘结层90中使用热硬化性树脂、热可塑性树脂的情况下，能根据材料来施加加热加压工序来进行层叠。由此，能在电子部件封装前驱体100’与金属箔40之间无剥离地得到可靠性高的电子部件封装。接下来，对进行了对位的带粘结层金属箔40’实施干式镀覆法来形成干式镀层50。该干式镀层50中的设置于带粘结层金属箔40’的贯通孔内的干式镀层50，形成为具有沿贯通孔的轮廓形状的弯曲形态。接下来，对进行了对位的带粘结层金属箔40’实施湿式镀覆法来形成湿式镀层60。该湿式镀层60中的设置于带粘结层金属箔40’的贯通孔内的湿式镀层60，形成为填满即填埋干式镀层50的凹部。
由此，在带粘结层金属箔40’上，形成由干式镀层50以及湿式镀层60构成、具有厚度的金属镀层。由此，将金属镀层和带粘结层金属箔40’一体化，使电子部件20的电极25和带粘结层金属箔40’电连接。
最后，通过对带粘结层金属箔40’进行图案化处理来进行所期望的布线形成(例如，包括取出电极的所期望的布线图案化)，进而，经过切割处理，最终能得到图3所示的本发明的电子部件封装100。
如图3所示，本实施方式中的本发明的电子部件封装构成为具有密封树脂层30、埋设在密封树脂层30中的电子部件20、和形成在密封树脂层30上且与电子部件20的电极25接合的金属布线层。该金属布线层由与电子部件20的电极25直接接合的金属镀层以及与该金属镀层一体化的带粘结层金属箔40’构成。金属镀层具有由干式镀层50和湿式镀层60构成的双层结构，且以局部贯通带粘结层金属箔40’的内部区域的方式延伸存在。干式镀层50具有为了与电子部件20的电极25直接接触而弯曲的形态。湿式镀层60具有填满因弯曲的形态而形成的干式镀层50的凹部从而在带粘结层金属箔40’上具有厚度的形态。干式镀层50的凹部以外的区域的金属镀层的厚度薄于带粘结层金属箔40’的厚度。
本实施方式中的本发明的电子部件封装100，由于在密封树脂层30的露出面以及电子部件20的电极25露出面的一部分直接设置较厚的带粘结层金属箔40’，因此在密封树脂层30的露出面以及电子部件20的电极25露出面与带粘结层金属箔40’之间无剥离。由此，能得到有优越的散热特性且可靠性高的电子部件封装。因此，带来增进电子部件的特性和工作寿命的效果，另外，能有效地防止热所引起的电子部件和密封树脂的改性、变色等。另外，与经由引线或凸块的电连接的情况相比，电阻方面也优越。因此，在本实施方式的本发明的封装中，能起到能流过更大的电流的效果等。例如，在以LED封装等发光元件封装的情况为例时，由于高散热特性且大电流等而能用本发明实现更高亮度的发光元件封装。
另外，本发明也可以采用下述所示的方式。
首先，准备粘接性载体10。接下来，在粘接性载体10上配置至少1种电子部件20。即，对粘接性载体10粘贴电子部件20。接下来，以覆盖电子部件20的方式在粘接性载体10上形成密封树脂层30。接下来，剥离粘接性载体10，由此，使电子部件20的电极25从密封树脂层30的表面露出，从而形成电子部件封装前驱体100’。接下来，以与密封树脂层30的露出面以及电子部件20的电极25露出面直接相接的方式设置按锥状进行了贯通孔加工的金属箔40。这时，进行对位，以使设置于金属箔40的锥状的贯通孔被定位为与电子部件20的电极25对置之处。由此，使电子部件20的电极25从设置于金属箔40的贯通孔露出。通过在密封树脂层30的露出面以及电子部件20的电极25露出面上直接设置金属箔40，能将金属箔40作为更适于使来自电子部件的热进行散热的散热构件来利用。另外，也可以在位于与密封树脂层30的露出面对置的位置上的金属箔40中进一步设置锥状的贯通孔。通过该方式，在最终制造的本发明的电子部件封装中，锥状的金属镀层延伸为除了与电子部件20的电极25直接接触以外，还与密封树脂层30直接接触。
这时，形成在与密封树脂层30的露出面对置的位置上的贯通孔的开口直径与形成在与电子部件20的电极25对置的位置上的贯通孔的开口直径的大小不同。为此，与电子部件20的电极25直接接触的金属镀层的高度，不同于与密封树脂层30直接接触的金属镀层的金属镀覆的高度。另外，形成在与电子部件20的电极25对置的位置上的贯通孔的开口直径，小于形成在与密封树脂层30的露出面对置的位置上的贯通孔的开口直径。由此，易于在贯通孔的壁面形成镀层，能减少连接不良。
另一方面，形成在与密封树脂层30的露出面对置的位置上的贯通孔的开口直径，大于形成在与电子部件20的电极25对置的位置上的贯通孔的开口直径。特别在将金属箔40图案化来形成布线层时，能将形成在与密封树脂层30的露出面对置的位置上的贯通孔所形成之处，作为用于将电子部件封装100与基板焊料连接的焊盘部。由此能抑制安装焊料球时产生的安装不良、和对焊料球进行回流焊时发生的焊料溢料等。
最后，通过对金属箔40进行图案化处理来进行所期望的布线形成(例如，包括取出电极的所期望的布线图案化)，进而，经过切割处理，最终能得到如图4所示的本发明的电子部件封装100。
如图4所示那样，本实施方式中的本发明的电子部件封装构成为具有密封树脂层30、埋设在密封树脂层30中的电子部件20、和形成在密封树脂层30上且与电子部件20的电极25接合的金属布线层。该金属布线层由与电子部件20的电极25直接接合的锥状的金属镀层以及与该金属镀层一体化的金属箔40构成。锥状的金属镀层，具有由锥状的干式镀层50和锥状的湿式镀层60构成的双层结构，且以局部贯通金属箔40的内部区域的方式延伸。具体地，锥状的干式镀层50具有为了与电子部件20的电极25以及露出的密封树脂层30直接接触而弯曲的形态。锥状的湿式镀层60具有填满因弯曲的形态而形成的锥状的干式镀层50的凹部从而在金属箔40上具有厚度的形态。另外，与电子部件20的电极25直接接触的锥状的金属镀层的宽度，窄于与露出的密封树脂层30直接接触的锥状的金属镀层的宽度。与此相伴，与电子部件20的电极25直接接触的锥状的金属镀层的高度高于，与露出的密封树脂层30直接接触的锥状的金属镀层的高度。因此，能减少与电子部件20的电极25直接接触的锥状的金属镀层和电子部件20的电极25的连接不良。
另一方面，与露出的密封树脂层30直接接触的锥状的金属镀层的宽度，宽于与电子部件20的电极25直接接触的锥状的金属镀层的宽度。因此，能将与露出的密封树脂层30直接接触的锥状的金属镀层的部分，作为用于将电子部件封装100和基板焊料连接的焊盘部。由此，能抑制安装焊料球时发生的安装不良、和对焊料球进行回流焊时发生的焊料溢料等。
另外，本发明能采用下述所示的方式。
在作为本发明的电子部件封装的构成要素的电子部件20而使用发光元件的情况下，能合适地制造发光元件封装件。在这种情况下，优选取代密封树脂层30，而使用荧光体层以及透明树脂层。具体地，在配置于粘接性载体10的发光元件上配置荧光体层，接着，以覆盖发光元件以及荧光体层的方式形成透明树脂层。由此能得到所期望的发光元件封装。
荧光体层以及透明树脂层的材质和厚度等，只要是在LED封装中一般所用的值即可。另外，在本说明书中“发光元件”是发出光的元件，例如实质是指发光二极管(LED)以及包含它们的电子部件。因此，“发光元件”不仅能使用“LED的裸芯片(即LED芯片)”，还能使用表示还包含“将LED芯片塑模的分立型”的方式的发光元件。另外，并不限于LED芯片，还能使用半导体激光器芯片等。
在电子部件中包含发光元件的封装的情况下，能将金属箔40合适地用作反射层。在这种情况下，由于使反射层位于发光元件的正下方，因此能用金属箔40使从发光元件发出的向下的光有效地反射。即，能使向下发出的光朝向上方。若特别重视这样的高反射特性，则金属箔40优选构成为包含从由Ag以及Al等构成的群中选择的金属。
最后，确认性地附言本发明具有下述的方式。
第1方式：电子部件的封装的制造方法的特征在于，用于制造电子部件封装，包括如下工序：(i)形成以电子部件的电极从密封树脂层的表面露出的方式在密封树脂层埋设有电子部件的封装前驱体的工序；(ii)将具有贯通孔的金属箔设置在密封树脂层的表面的工序，即，以使贯通孔被定位为与电子部件的电极对置的方式设置金属箔的工序；以及(iii)针对金属箔形成金属镀层的工序，在工序(iii)中，在实施干式镀覆法之后实施湿式镀覆法来形成金属镀层，由金属镀层填充金属箔的贯通孔，使金属镀层和金属箔一体化。
第2方式：在上述第1方式的基础上，电子部件的封装的制造方法的特征在于，实施干式镀覆法来形成经由贯通孔而与电子部件的电极直接相接的干式镀层，另外，实施湿式镀覆法来形成与干式镀层直接相接的湿式镀层。
第3方式：在上述第1方式或第2方式的基础上，电子部件的封装的制造方法的特征在于，实施干式镀覆法来形成具有沿贯通孔的轮廓形状的弯曲形态的干式镀层。
第4方式：在上述第1方式～第3方式中任一者的基础上，电子部件的封装的制造方法的特征在于，实施湿式镀覆法来形成将贯通孔全部填满从而在金属箔上具有厚度的湿式镀层。
第5方式：在上述第1方式～第4方式的任一者的基础上，电子部件的封装的制造方法的特征在于，金属箔的贯通孔的形状为锥状。
第6方式：在上述第1方式～第5方式的任一者的基础上，电子部件的封装的制造方法的特征在于，金属箔的厚度为18μm～1000μm。
第7方式：在上述第1方式～第6方式的任一者的基础上，电子部件的封装的制造方法的特征在于，在(ii)的工序中还包括：在位于与密封树脂层的表面对置的位置上的金属箔，形成贯通孔的工序，形成在与电极对置的位置的贯通孔的开口直径，不同于形成在与密封树脂层的表面对置的位置的贯通孔的开口直径。
第8方式：在上述第7方式的任一者的基础上，电子部件的封装的制造方法的特征在于，通过使开口直径不同来改变金属镀层的镀覆生长高度。
第9方式：在上述第7方式或第8方式中，电子部件的封装的制造方法的特征在于，形成在与电极对置的位置上的贯通孔的开口直径，小于形成在与密封树脂层的表面对置的位置上的贯通孔的开口直径。
第10方式：在上述第1方式～第9方式的任一者的基础上，电子部件的封装的制造方法的特征在于，实施干式镀覆法来形成100nm～1000nm的厚度的干式镀层，另一方面，实施湿式镀覆法来形成1μm～10μm的厚度(贯通孔的设置区域以外的区域的厚度)的湿式镀层。
第11方式：在上述第1方式～第10方式的任一者的基础上，电子部件的封装的制造方法的特征在于，作为干式镀覆法而实施溅射，另一方面，作为湿式镀覆法而实施电镀。
第12方式：在上述第1方式～第11方式的任一者的基础上电子部件的封装的制造方法的特征在于，通过对一体化的金属箔以及金属镀层施加图案化处理来形成金属布线层。
第13方式：在上述第1方式～第12方式的任一者的基础上，电子部件的封装的制造方法的特征在于，工序(i)的封装前驱体的形成包括如下工序：(a)以粘贴于粘接性载体的方式将电子部件配置于粘接性载体的工序；(b)以覆盖电子部件的方式在粘接性载体上形成密封树脂层的工序；以及(c)通过从密封树脂层将粘接性载体剥离，而使电子部件的电极从密封树脂层的表面露出的工序。
第14方式：在上述第1方式～第13方式的任一者的基础上，电子部件的封装的制造方法的特征在于，在金属箔包含粘结剂层，粘结剂层与使密封树脂层的电极露出的面相接。
第15方式：在上述第1方式～第14方式的任一者的基础上，电子部件的封装的制造方法的特征在于，作为电子部件而包含发光元件，取代密封树脂层的形成，而在发光元件上配置荧光体层，且以覆盖发光元件以及荧光体层的方式形成透明树脂层。
第16方式：电子部件封装特征在于，构成为具有：密封树脂层；埋设在密封树脂层中的电子部件；以及形成在密封树脂层上且与电子部件的电极接合的金属布线层而构成，金属布线层由与电子部件的电极直接接合的金属镀层以及与金属镀层一体化的金属箔构成，另外金属镀层具有由于式镀层和湿式镀层构成的双层结构，干式镀层具有为了与电子部件的电极直接接触而弯曲的形态，另一方面，湿式镀层具有填满因弯曲的形态而形成的干式镀层的凹部并从而在金属箔上具有厚度的形态。
第17方式：在上述第16方式的基础上，电子部件封装的特征在于，金属镀层延伸为：局部地贯通金属箔的内部区域。
第18方式：在上述第16方式或第17方式的基础上，电子部件封装的特征在于，金属镀层延伸为：除了与电子部件的电极直接接触以外，还与密封树脂层直接接触。
第19方式：在上述第18方式的基础上，电子部件封装的特征在于，在与密封树脂层直接接触的金属镀层上进行焊接。
第20方式：在上述第16方式～第19方式的任一者的基础上，电子部件封装的特征在于，与电子部件的电极直接接触的金属镀层的金属镀覆的高度，不同于与密封树脂层直接接触的金属镀层的金属镀覆的高度。
第21方式：在上述第20方式的基础上，电子部件封装的特征在于，与电子部件的电极直接接触的金属镀层的高度，高于与密封树脂层直接接触的金属镀层的金属镀覆的高度。
第22方式：在上述第16方式～第21方式的任一者的基础上，电子部件封装的特征在于，金属镀层的形状为锥状。
第23方式：在上述第16方式～第22方式的任一者的基础上，电子部件封装的特征在于，金属箔具有18μm～1000μm的厚度。
第24方式：在上述第16方式～第23方式的任一者的基础上，电子部件封装的特征在于，金属镀层的厚度(干式镀层的凹部以外的区域的厚度)薄于金属箔的厚度。
第25方式：在上述第16方式～第24方式的任一者的基础上，电子部件封装的特征在于，干式镀层具有100nm～1000nm的厚度，另一方面，湿式镀层具有1μm～10μm的厚度(干式镀层的凹部以外的区域的厚度)。
第26方式：在上述第16方式～第25方式的任一者的基础上，作为电子部件而构成为具有发光元件，另外，取代密封树脂层而在发光元件上设置有荧光体层，且设置有覆盖发光元件以及荧光体层的透明树脂层。
第27方式：在上述第16方式～第26方式的任一者的基础上，电子部件封装的特征在于，在金属箔中包含粘结剂层，粘结剂层与使密封树脂层的电极露出的面相接。
第28方式：在上述第16方式～第27方式的任一者的基础上，电子部件封装的特征在于，所述电子部件封装还具有针对金属布线层设置的保护层。
第29方式：在上述第16方式～第28方式的任一者的基础上，电子部件封装的特征在于，金属箔以及金属镀层的至少一部分成为电子部件封装的散热构件。
以上说明了本发明的实施方式，但这些实施方式只是例示。并不限定于这些实施方式，能使本领域技术人员容易地理解可考虑各种变更方式。
[实施例]
以下那样制成了本发明的电子部件封装。
本发明的电子部件封装的制造中所使用的材料如下。
1.粘接性载体(粘接薄膜)：粘接单面胶带(粘接层约15μm+聚酯薄膜约200μm)约200mm×约200mm
2.密封树脂层：液状环氧树脂
3.金属箔：单面光泽铜箔(约18μm)/树脂侧粗化面
按照以下的工序制成电子部件封装。
由于通过上述工序，构成金属布线层的金属箔40与密封树脂层30直接相接，另外，构成金属布线层的金属镀层与电子部件20的电极25直接相接，因此能使来自电子部件的热经由金属箔40以及电子部件20的电极25高效地散热。
另外，由于不在封装内进行焊料接合，因此能避免焊料溢料等的不良状况，能谋求连接可靠性的提升。而且，由于不使用基板，并且能用与引线键合或芯片倒装安装等相比更简易的工艺进行封装，因此能谋求封装的低成本化。
产业上的利用可能性
本发明能适当地用于电子技术安装领域的各种用途中。例如，本发明能适当地用于电源封装(POL转换器例如降压型DC-DC转换器)、LED封装或部件内置模块等中。
关联申请的相互参考
本申请主张基于日本国专利申请第2012-279830号(申请日：2012年12月21日、发明的名称“电子部件封装以及其制造方法”)的巴黎公约上的优先权。通过该引用而使该申请中公开的内容全部包含在本说明书中。
标号的说明
10 粘接性载体
11 粘接层
12 支承基材
20 电子部件
25 电极
30 密封树脂层
40 金属箔
40’ 带粘结层金属箔
50 干式镀层
60 湿式镀层
70 保护层
80 金属图案层
90 粘结层
100’ 电子部件封装前驱体
100 电子部件封装

Claims (25)

1.一种电子部件的封装的制造方法，用于制造电子部件封装，包括：
(i)形成以该电子部件的电极从密封树脂层的表面露出的方式在该密封树脂层中埋设有该电子部件的封装前驱体的工序；
(ii)将具有贯通孔的金属箔设置在所述密封树脂层的所述表面的工序，即，以使该贯通孔被定位为与所述电子部件的所述电极对置的方式设置该金属箔的工序；以及
(iii)针对所述金属箔形成金属镀层的工序，
在所述工序(iii)中，在实施干式镀覆法之后实施湿式镀覆法来形成所述金属镀层，由该金属镀层填充所述金属箔的贯通孔，使该金属镀层和该金属箔一体化，
在位于与所述密封树脂层的所述表面对置的位置上的所述金属箔，还形成所述贯通孔，
形成在与所述电极对置的位置上的所述贯通孔的开口直径，小于形成在与所述密封树脂层的所述表面对置的位置上的所述贯通孔的开口直径。
2.根据权利要求1所述的方法，其中，
实施所述干式镀覆法来形成经由所述贯通孔而与所述电子部件的所述电极直接相接的干式镀层，
实施所述湿式镀覆法来形成与所述干式镀层直接相接的湿式镀层。
3.根据权利要求2所述的方法，其中，
实施所述干式镀覆法来形成具有沿所述贯通孔的轮廓形状的弯曲形态的所述干式镀层。
4.根据权利要求2所述的方法，其中，
实施所述湿式镀覆法来形成将所述贯通孔全部填满从而在所述金属箔上具有厚度的所述湿式镀层。
5.根据权利要求1所述的方法，其中，
所述金属箔的所述贯通孔的形状为锥状。
6.根据权利要求1所述的方法，其中，
所述金属箔的厚度为18μm～1000μm。
7.根据权利要求1所述的方法，其中，
形成在与所述电极对置的位置上的所述贯通孔的开口直径，不同于形成在与所述密封树脂层的所述表面对置的位置上的所述贯通孔的开口直径。
8.根据权利要求7所述的方法，其中，
通过使所述开口直径不同来改变所述金属镀层的镀覆生长高度。
9.根据权利要求2所述的方法，其中，
实施所述干式镀覆法来形成100nm～1000nm的厚度的干式镀层，另一方面，实施所述湿式镀覆法来形成1μm～10μm的厚度的湿式镀层，其中所述湿式镀层的厚度是所述贯通孔的设置区域以外的区域的厚度。
10.根据权利要求1所述的方法，其中，
作为所述干式镀覆法而实施溅射，另一方面，作为所述湿式镀覆法而实施电镀。
11.根据权利要求1所述的方法，其中，
通过对所述一体化的金属箔以及所述金属镀层施加图案化处理，来形成金属布线层。
12.根据权利要求1所述的方法，其中，
所述工序(i)的所述封装前驱体的形成包括：
(a)以粘贴于粘接性载体的方式将所述电子部件配置于该粘接性载体的工序；
(b)以覆盖所述电子部件的方式在所述粘接性载体上形成密封树脂层的工序；以及
(c)通过从所述密封树脂层将所述粘接性载体剥离，而使所述电子部件的所述电极从所述密封树脂层的表面露出的工序。
13.根据权利要求1所述的方法，其中，
在所述金属箔中包含粘结剂层，该粘结剂层与使所述密封树脂层的所述电极露出的面相接。
14.根据权利要求1所述的方法，其中，
作为所述电子部件而包含发光元件，
取代所述密封树脂层的形成，而在所述发光元件上配置荧光体层，且以覆盖该发光元件以及该荧光体层的方式形成透明树脂层。
15.一种电子部件封装，构成为具有：
密封树脂层；
埋设在所述密封树脂层中的电子部件；以及
形成在所述密封树脂层上且与所述电子部件的电极接合的金属布线层，
所述金属布线层由与所述电子部件的电极直接接合的金属镀层以及与该金属镀层一体化的金属箔构成，
所述金属镀层具有由干式镀层和湿式镀层构成的双层结构，该干式镀层具有为了与所述电子部件的所述电极直接接触而弯曲的形态，另一方面，该湿式镀层具有填满因该弯曲的形态而形成的该干式镀层的凹部从而在所述金属箔上具有厚度的形态，
所述金属镀层延伸为：局部地贯通所述金属箔的内部区域，
所述金属镀层延伸为：除了与所述电子部件的所述电极直接接触以外，还与所述密封树脂层直接接触，
在与所述密封树脂层直接接触的金属镀层上设置有焊接位置。
16.根据权利要求15所述的电子部件封装，其中，
与所述电子部件的所述电极直接接触的所述金属镀层的所述金属镀覆的高度，不同于与所述密封树脂层直接接触的所述金属镀层的所述金属镀覆的高度。
17.根据权利要求16所述的电子部件封装，其中，
与所述电子部件的所述电极直接接触的所述金属镀层的高度，高于与所述密封树脂层直接接触的所述金属镀层的所述金属镀覆的高度。
18.根据权利要求15所述的电子部件封装，其中，
所述金属镀层的形状为锥状。
19.根据权利要求15所述的电子部件封装，其中，
所述金属箔具有18μm～1000μm的厚度。
20.根据权利要求15所述的电子部件封装，其中，
所述金属镀层的厚度薄于所述金属箔的厚度，其中所述金属镀层的厚度是所述干式镀层的所述凹部以外的区域的厚度。
21.根据权利要求15所述的电子部件封装，其中，
所述干式镀层具有100nm～1000nm的厚度，另一方面，所述湿式镀层具有1μm～10μm的厚度，其中所述湿式镀层的厚度是所述干式镀层的所述凹部以外的区域的厚度。
22.根据权利要求15所述的电子部件封装，其中，
作为所述电子部件而构成为具有发光元件，
取代所述密封树脂层而在所述发光元件上设置有荧光体层，且设置有覆盖该发光元件以及该荧光体层的透明树脂层。
23.根据权利要求15所述的电子部件封装，其中，
在所述金属箔中包含粘结剂层，该粘结剂层与使所述密封树脂层的所述电极露出的面相接。
24.根据权利要求15所述的电子部件封装，其中，
所述电子部件封装还具有针对所述金属布线层设置的保护层。
25.根据权利要求15所述的电子部件封装，其中，
所述金属箔以及所述金属镀层的至少一部分成为所述电子部件封装的散热构件。
CN201380043191.3A 2012-12-21 2013-12-20 电子部件封装以及其制造方法 Expired - Fee Related CN104584208B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012279830 2012-12-21
JP2012-279830 2012-12-21
PCT/JP2013/007504 WO2014097644A1 (ja) 2012-12-21 2013-12-20 電子部品パッケージおよびその製造方法

Publications (2)

Publication Number Publication Date
CN104584208A CN104584208A (zh) 2015-04-29
CN104584208B true CN104584208B (zh) 2018-01-30

Family

ID=50978002

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380043191.3A Expired - Fee Related CN104584208B (zh) 2012-12-21 2013-12-20 电子部件封装以及其制造方法

Country Status (4)

Country Link
US (1) US20150206819A1 (zh)
JP (1) JP5624698B1 (zh)
CN (1) CN104584208B (zh)
WO (1) WO2014097644A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666516B2 (en) * 2014-12-01 2017-05-30 General Electric Company Electronic packages and methods of making and using the same
DE102015101070A1 (de) * 2015-01-26 2016-07-28 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil, optoelektronische Anordnung und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102015108056A1 (de) * 2015-05-21 2016-11-24 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil, optoelektronische Anordnung und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
JP6620989B2 (ja) 2015-05-25 2019-12-18 パナソニックＩｐマネジメント株式会社 電子部品パッケージ
JP2017126688A (ja) * 2016-01-15 2017-07-20 株式会社ジェイデバイス 半導体パッケージの製造方法及び半導体パッケージ
US10141182B1 (en) * 2017-11-13 2018-11-27 Nxp Usa, Inc. Microelectronic systems containing embedded heat dissipation structures and methods for the fabrication thereof
KR102550291B1 (ko) * 2018-01-16 2023-07-03 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원 장치
CN108511578B (zh) * 2018-04-19 2020-05-22 常州宝达光电科技有限公司 一种led照明面板
CN108511579B (zh) * 2018-04-19 2020-05-05 南通晶与电子科技有限公司 一种面光源的制造方法
CN108803149B (zh) * 2018-07-20 2021-05-25 京东方科技集团股份有限公司 面光源及其制作方法以及液晶显示装置
CN113643991A (zh) * 2021-06-29 2021-11-12 华宇华源电子科技（深圳）有限公司 一种新型板级塑封的加工方法及结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1406455A (zh) * 2000-02-25 2003-03-26 揖斐电株式会社 多层印刷电路板以及多层印刷电路板的制造方法
US6699782B2 (en) * 2001-08-07 2004-03-02 Hynix Semiconductor Inc. Method of fabricating a wafer level package
CN101032034A (zh) * 2004-06-30 2007-09-05 克里公司 用于封装发光器件的芯片级方法和芯片级封装的发光器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475877B1 (en) * 1999-12-22 2002-11-05 General Electric Company Method for aligning die to interconnect metal on flex substrate
JP2002170921A (ja) * 2000-12-01 2002-06-14 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005019754A (ja) * 2003-06-26 2005-01-20 Sony Corp 複合部品及びその製造方法
US9610758B2 (en) * 2007-06-21 2017-04-04 General Electric Company Method of making demountable interconnect structure
FI123205B (fi) * 2008-05-12 2012-12-31 Imbera Electronics Oy Piirimoduuli ja menetelmä piirimoduulin valmistamiseksi
JP5147677B2 (ja) * 2008-12-24 2013-02-20 新光電気工業株式会社 樹脂封止パッケージの製造方法
US8114712B1 (en) * 2010-12-22 2012-02-14 General Electric Company Method for fabricating a semiconductor device package
US8900929B2 (en) * 2012-03-21 2014-12-02 Stats Chippac, Ltd. Semiconductor device and method for forming openings and trenches in insulating layer by first LDA and second LDA for RDL formation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1406455A (zh) * 2000-02-25 2003-03-26 揖斐电株式会社 多层印刷电路板以及多层印刷电路板的制造方法
US6699782B2 (en) * 2001-08-07 2004-03-02 Hynix Semiconductor Inc. Method of fabricating a wafer level package
CN101032034A (zh) * 2004-06-30 2007-09-05 克里公司 用于封装发光器件的芯片级方法和芯片级封装的发光器件

Also Published As

Publication number Publication date
CN104584208A (zh) 2015-04-29
JP5624698B1 (ja) 2015-11-12
WO2014097644A1 (ja) 2014-06-26
JPWO2014097644A1 (ja) 2017-01-12
US20150206819A1 (en) 2015-07-23

Similar Documents

Publication Publication Date Title
CN104584208B (zh) 电子部件封装以及其制造方法
CN104272446B (zh) 电子部件封装体及其制造方法
US9825209B2 (en) Electronic component package and method for manufacturing the same
JP5624700B1 (ja) 電子部品パッケージおよびその製造方法
CN103367300B (zh) 引线框、半导体装置以及引线框的制造方法
CN101189717B (zh) 内装半导体元件的印刷布线板及其制造方法
CN101192587B (zh) 半导体器件的制造方法
CN103120041B (zh) 热辐射电路板及其制造方法
JP5624697B1 (ja) 電子部品パッケージおよびその製造方法
JP5624696B1 (ja) 電子部品パッケージおよびその製造方法
JPWO2010103695A1 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
CN104779225B (zh) 配线基板及其制造方法、以及半导体封装
TW200532750A (en) Circuit device and method for making same
CN107770946A (zh) 印刷布线板及其制造方法
JP2015144157A (ja) 回路基板、電子装置及び電子装置の製造方法
KR100923784B1 (ko) 방열 특성이 우수한 금속 회로 기판 및 그 제조 방법
CN116646259A (zh) 封装结构及封装方法
JP7131740B2 (ja) プリント回路基板及びパッケージ
JP2010153438A (ja) 部品内蔵基板の製造方法
CN215266272U (zh) 基于铜箔载板的高散热板级扇出封装结构
KR101172168B1 (ko) 방열회로기판 및 그의 제조 방법
TWI420996B (zh) 印刷電路板及其製造方法
CN111554640A (zh) 应用于埋入式基板封装的功率半导体芯片电极结构及制备方法
TW201140776A (en) Substrate for a semiconductor package and manufacturing method thereof
CN113327900A (zh) 基于铜箔载板的高散热板级扇出封装结构及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180130

Termination date: 20191220