CN111554640A - 应用于埋入式基板封装的功率半导体芯片电极结构及制备方法 - Google Patents

应用于埋入式基板封装的功率半导体芯片电极结构及制备方法 Download PDF

Info

Publication number
CN111554640A
CN111554640A CN202010373804.1A CN202010373804A CN111554640A CN 111554640 A CN111554640 A CN 111554640A CN 202010373804 A CN202010373804 A CN 202010373804A CN 111554640 A CN111554640 A CN 111554640A
Authority
CN
China
Prior art keywords
layer
semiconductor chip
electrode
bonding pad
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010373804.1A
Other languages
English (en)
Inventor
黄平
鲍利华
顾海颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Fine Chip Semiconductor Co ltd
Original Assignee
Shanghai Fine Chip Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Fine Chip Semiconductor Co ltd filed Critical Shanghai Fine Chip Semiconductor Co ltd
Priority to CN202010373804.1A priority Critical patent/CN111554640A/zh
Publication of CN111554640A publication Critical patent/CN111554640A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了应用于埋入式基板封装的功率半导体芯片电极结构，包括硅层和设置在所述硅层上表面上的上电极以及设置在所述硅层下表面上的下电极，所述上电极的一部分与所述硅层直接连接，上电极的另一部分与所述硅层之间设置有介质层，相邻的上电极之间通过钝化层隔离开来；所述上电极包括压焊盘Al层，其特征在于，在所述压焊盘Al层上化镀有NiAu层或者NiPdAu层,所述下电极最外层为纯铜层或者铜基合金层。本发明还公开了上述应用于埋入式基板封装的功率半导体芯片电极结构的制备方法。本发明解决了现有技术所存在的技术问题。

Description

应用于埋入式基板封装的功率半导体芯片电极结构及制备 方法
技术领域
本发明涉及埋入式基板封装技术领域，特别涉及应用于埋入式基板封装的功率半导体芯片电极结构及制备方法。
背景技术
伴随轻薄短小、高性能便携电子设备的急速增加，将电子元器件埋入基板内部的新型基板级封装技术已大量出现。埋入式封装技术除了将无源元件埋入基板之中，也将有源器件也一同埋入到有机基板中。这种封装技术不仅能使有源、无源器件间的引线缩短，提高整体性能，而且对实现超小型、薄型化极为有利。
为了实现这一目的，采用陶瓷系高温烧结的方式显然是不行的，唯一有效可行的方式就是采用有机基板，而且IC元件与无源元件不同，不能在基板内做成，只能采用薄型封装或者裸芯片等形式，将其埋入基板中。
基于晶圆级埋入扇形的概念，将裸功率半导体芯片直接粘贴在有机基板上，然后进行介质层层压，并在介质层上激光开盲孔将芯片的电极引出，最后进行布线和植球，完成功率半导体器件的板级封装。
现有埋入式基板封装加工方法的步骤如下：
步骤一，参见图1，在有机基板1的上下表面覆铜箔2、3,作为核心层以及支撑层；
步骤二：参见图2，将有机基板进行图形化处理，并将功率半导体裸芯片4采用焊锡或者导电银浆贴装到有机基板1上表面的铜箔2上；
步骤三、参见图3，进行介质层压，具体是将铜箔2与贴装有功率半导体裸芯片4的有机基板1进行层压，使用流胶5填充功率半导体裸芯片4并覆盖住功率半导体裸芯片4，形成埋入功率半导体裸芯片4的基板；
步骤四：参见图4，埋入功率半导体裸芯片4的基板采用激光技术打孔，形成若干盲孔6、7和若干通孔8，盲孔6与功率半导体裸芯片4连通，盲孔7与铜箔2连通，通孔8贯通铜箔3、有机基板1和流胶5；然后对盲孔6、7和通孔8进行金属化处理，使得功率半导体裸芯片4的电极与外层线路9连接，然后再对外层铜箔3进行图形化处理，并植球10和切割，形成多个单个埋入式功率器件板级封装体。
通常功率半导体芯片的表面和底部都有电极。参见图5，以功率MOSEFT为例，芯片的表面(上电极)有源极和栅极，芯片的底部(下电极)为漏极。源极和栅极的焊盘11材料通常为铝层，而芯片底部的下电极12通常为TiNiAg,这上电极、下电极12使用的两种金属材料在做埋入式基板封装时有改善空间的。
对于芯片表面(上电极)来讲，需要将器件的电极与PCB的线路进行连接，可以采用盲孔导通工艺，具体是先用激光制作微孔，然后通过微孔的金属化实现导通。由于芯片的上电极焊盘材质是Al层，如果直接在这种芯片上进行钻孔，能量过大，会造成焊盘浮离，更严重会导致焊盘的Al被熔化。但如果能量太小，就会出现孔未钻穿的情况。因此有必要增加芯片上电极焊盘金属层的厚度，但如何简单增加焊盘Al层的厚度，则会对整个前道制程带来极大的加工难度。
对于芯片底部(下电极)来讲，最外侧Ag层与基板上的铜箔之间，要完美电连接还是有改善空间。目前基板制程都采用铜制程，包括铜布线、铜通孔，若下电极最外层技术调整为金属铜，这会对基板封装制程带来极大的便利
发明内容
本发明所要解决的技术问题之一在于针对上述现有技术所存在的问题而提供一种应用于埋入式基板封装的功率半导体芯片电极结构。
本发明所要解决的技术问题之二提供上述应用于埋入式基板封装的功率半导体芯片电极结构的制备方法。
作为本发明第一方面的应用于埋入式基板封装的功率半导体芯片电极结构，包括硅层和设置在所述硅层上表面上的上电极以及设置在所述硅层下表面上的下电极，所述上电极的一部分与所述硅层直接连接，上电极的另一部分与所述硅层之间设置有介质层，相邻的上电极之间通过钝化层隔离开来；所述上电极包括压焊盘Al层，其特征在于，在所述压焊盘Al层上化镀有NiAu层或者NiPdAu层,所述下电极最外层为纯铜层或者铜基合金层。
在本发明的一个优选实施例中，所述铜基合金层为TiNiCu层、TiCu层或者TiNiSnCu合金层。
作为本发明第二方面的应用于埋入式基板封装的功率半导体芯片电极结构的制备方法，包括如下步骤：
步骤一：制备半导体芯片，制备半导体芯片时在硅层的上表面上覆着介质层、钝化层以及压焊盘Al层，压焊盘Al层的一部分与所述硅层直接连接，压焊盘Al层的另一部分与所述硅层之间设置有介质层，相邻的压焊盘Al层之间通过钝化层隔离开来；
步骤二：在步骤一制备的半导体芯片的上表面化学镀NiAu或者NiPdAu，此制程不需要额外的掩模版，直接在Al压焊盘上沉积NiAu层或者NiPdAu层，形成具有上电极的半导体芯片；
步骤三：在步骤二制备的具有上电极的半导体芯片上表面贴膜，然后将具有上电极的半导体芯片下表面减薄到要求的厚度，然后揭膜，最后用溅射或者蒸发的方法沉积纯铜层或者铜基合金层。
在本发明的一个优选实施例中，所述铜基合金层为TiNiCu层、TiCu层或者TiNiSnCu合金层。
由于采用了如上的技术方案，本发明的功率半导体芯片上下电极由之前的Al压焊盘+背面TiNiAg改为Al压焊盘/化镀NiAu或者NiPdAu+背面金属铜或者铜基合金。背面金属层为TiNiCu、TiCu或者TiNiSnCu合金等，解决了现有技术所存在的技术问题。
附图说明
图1为现有双面覆铜的有机基板的结构示意图。
图2为将功率半导体裸芯片采用焊锡或者导电银浆贴装到有机基板表面的铜箔上的示意图。
图3为使用流胶填充芯片并覆盖住芯片形成埋入裸芯片的基板结构示意图。
图4为多个单个埋入式功率器件板级封装体的结构示意图。
图5为传统功率半导体芯片上、下电极结构示意图。
图6为本发明功率半导体芯片电极结构示意图。
图7为本发明正常完成前道制程的半导体芯片结构示意图。
图8为本发明在Al压焊盘层上沉积NiAu层或者NiPdAu层示意图。
具体实施方式
以下结合附图和具体实施方式来进一步描述本发明。
参见图6，图中所示的应用于埋入式基板封装的功率半导体芯片电极结构，包括硅层100和设置在硅层100上表面上的上电极110以及设置在硅层100下表面上的下电极120，上电极110中的压焊盘Al层111的一部分与硅层100直接连接，上电极110中的压焊盘Al层111的另一部分与硅层100之间设置有介质层130，相邻的上电极110中的压焊盘Al层111之间通过钝化层140隔离开来；在压焊盘Al层111上化镀有NiAu层或者NiPdAu层112,下电极120最外层为纯铜层或者铜基合金层。铜基合金层为TiNiCu层、TiCu层或者TiNiSnCu合金层。
上述应用于埋入式基板封装的功率半导体芯片电极结构的制备方法，包括如下步骤：
步骤一：参见图7，制备半导体芯片，制备半导体芯片时，采用正常制程在硅层100的上表面上覆着介质层130、钝化层140以及压焊盘Al层111，压焊盘Al层111的一部分与硅层100直接连接，压焊盘Al层111的另一部分与硅层100之间设置有介质层130，相邻的压焊盘Al层111之间通过钝化层140隔离开来；
步骤二：参见图8，在步骤一制备的半导体芯片的上表面化学镀NiAu或者NiPdAu，此制程不需要额外的掩模版，直接在Al压焊盘上沉积NiAu层或者NiPdAu,112，形成具有上电极110的半导体芯片；
步骤三：参见图6，在步骤二制备的具有上电,110的半导体芯片上表面贴膜，然后将具有上电极110的半导体芯片下表面减薄到要求的厚度，然后揭膜，最后用溅射或者蒸发的方法沉积纯铜层或者铜基合金层，形成下电极120。铜基合金层为TiNiCu层、TiCu层或者TiNiSnCu合金层。

Claims (4)

1.应用于埋入式基板封装的功率半导体芯片电极结构，包括硅层和设置在所述硅层上表面上的上电极以及设置在所述硅层下表面上的下电极，所述上电极的一部分与所述硅层直接连接，上电极的另一部分与所述硅层之间设置有介质层，相邻的上电极之间通过钝化层隔离开来；所述上电极包括压焊盘Al层，其特征在于，在所述压焊盘Al层上化镀有NiAu层或者NiPdAu层,所述下电极最外层为纯铜层或者铜基合金层。
2.如权利要求1所述的应用于埋入式基板封装的功率半导体芯片电极结构，其特征在于，所述铜基合金层为TiNiCu层、TiCu层或者TiNiSnCu合金层。
3.应用于埋入式基板封装的功率半导体芯片电极结构的制备方法，其特征在于，包括如下步骤：
步骤一：制备半导体芯片，制备半导体芯片时在硅层的上表面上覆着介质层、钝化层以及压焊盘Al层，压焊盘Al层的一部分与所述硅层直接连接，压焊盘Al层的另一部分与所述硅层之间设置有介质层，相邻的压焊盘Al层之间通过钝化层隔离开来；
步骤二：在步骤一制备的半导体芯片的上表面化学镀NiAu或者NiPdAu，此制程不需要额外的掩模版，直接在Al压焊盘上沉积NiAu层或者NiPdAu层，形成具有上电极的半导体芯片；
步骤三：在步骤二制备的具有上电极的半导体芯片上表面贴膜，然后将具有上电极的半导体芯片下表面减薄到要求的厚度，然后揭膜，最后用溅射或者蒸发的方法沉积纯铜层或者铜基合金层。
4.如权利要求3所述的应用于埋入式基板封装的功率半导体芯片电极结构的制备方法，其特征在于，所述铜基合金层为TiNiCu层、TiCu层或者TiNiSnCu合金层。
CN202010373804.1A 2020-05-06 2020-05-06 应用于埋入式基板封装的功率半导体芯片电极结构及制备方法 Pending CN111554640A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010373804.1A CN111554640A (zh) 2020-05-06 2020-05-06 应用于埋入式基板封装的功率半导体芯片电极结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010373804.1A CN111554640A (zh) 2020-05-06 2020-05-06 应用于埋入式基板封装的功率半导体芯片电极结构及制备方法

Publications (1)

Publication Number Publication Date
CN111554640A true CN111554640A (zh) 2020-08-18

Family

ID=72006045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010373804.1A Pending CN111554640A (zh) 2020-05-06 2020-05-06 应用于埋入式基板封装的功率半导体芯片电极结构及制备方法

Country Status (1)

Country Link
CN (1) CN111554640A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6479900B1 (en) * 1998-12-22 2002-11-12 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
CN103208430A (zh) * 2012-01-17 2013-07-17 万国半导体股份有限公司 利用热压焊球在晶圆级塑封工艺中实现超薄芯片的方法
CN105226040A (zh) * 2015-09-10 2016-01-06 江阴长电先进封装有限公司 一种硅基模块的封装结构及其封装方法
CN105870098A (zh) * 2016-06-07 2016-08-17 华天科技（昆山）电子有限公司 Mosfet封装结构及其制作方法
CN207097853U (zh) * 2017-06-21 2018-03-13 佛山市国星半导体技术有限公司 一种倒装led芯片
CN113823608A (zh) * 2021-09-14 2021-12-21 深圳市汇顶科技股份有限公司 一种芯片组件及其制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6479900B1 (en) * 1998-12-22 2002-11-12 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
CN103208430A (zh) * 2012-01-17 2013-07-17 万国半导体股份有限公司 利用热压焊球在晶圆级塑封工艺中实现超薄芯片的方法
CN105226040A (zh) * 2015-09-10 2016-01-06 江阴长电先进封装有限公司 一种硅基模块的封装结构及其封装方法
CN105870098A (zh) * 2016-06-07 2016-08-17 华天科技（昆山）电子有限公司 Mosfet封装结构及其制作方法
CN207097853U (zh) * 2017-06-21 2018-03-13 佛山市国星半导体技术有限公司 一种倒装led芯片
CN113823608A (zh) * 2021-09-14 2021-12-21 深圳市汇顶科技股份有限公司 一种芯片组件及其制作方法

Similar Documents

Publication Publication Date Title
KR101150322B1 (ko) 반도체 칩 패키지 및 그 제조 방법
KR101193416B1 (ko) 3차원 실장 반도체 장치 및 그의 제조 방법
US8524532B1 (en) Integrated circuit package including an embedded power stage wherein a first field effect transistor (FET) and a second FET are electrically coupled therein
TW200529338A (en) Semiconductor device and its manufacturing method
TW201041105A (en) Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
KR100728855B1 (ko) 회로 장치의 제조 방법
JP2005294451A (ja) 半導体集積回路の製造方法および半導体集積回路ならびに半導体集積回路装置
US20230092164A1 (en) Package substrate based on molding process and manufacturing method thereof
CN112769411A (zh) 一种声表面波芯片的晶圆级封装方法及装置
JP4379693B2 (ja) 半導体装置およびその製造方法
CN112103258B (zh) 一种双面开窗封装结构及其制造方法
CN112820713A (zh) 一种金属框架封装基板及其制造方法
CN111261532A (zh) 一种低rdson三维堆叠集成封装结构及其制备方法
CN111554640A (zh) 应用于埋入式基板封装的功率半导体芯片电极结构及制备方法
KR20090062070A (ko) 방열 특성이 우수한 금속 회로 기판 및 그 제조 방법
CN211150512U (zh) 扇出型三维封装结构
JP3914094B2 (ja) 半導体装置
CN215266272U (zh) 基于铜箔载板的高散热板级扇出封装结构
CN111029260A (zh) 扇出型三维封装结构的制备方法及扇出型三维封装结构
CN215266271U (zh) 基于铜箔载板的正反面芯片集成封装结构
JP4168494B2 (ja) 半導体装置の製造方法
JP2002064164A (ja) 半導体装置およびその製造方法
CN111341755A (zh) 功率器件埋入式基板封装结构及制备方法
JP7257463B2 (ja) 埋め込み構造およびその作製方法ならびに基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination