CN113823608A - 一种芯片组件及其制作方法 - Google Patents

一种芯片组件及其制作方法 Download PDF

Info

Publication number
CN113823608A
CN113823608A CN202111074940.1A CN202111074940A CN113823608A CN 113823608 A CN113823608 A CN 113823608A CN 202111074940 A CN202111074940 A CN 202111074940A CN 113823608 A CN113823608 A CN 113823608A
Authority
CN
China
Prior art keywords
chip
pad
substrate
layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111074940.1A
Other languages
English (en)
Inventor
高贤禄
刘凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Goodix Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Goodix Technology Co Ltd filed Critical Shenzhen Goodix Technology Co Ltd
Priority to CN202111074940.1A priority Critical patent/CN113823608A/zh
Publication of CN113823608A publication Critical patent/CN113823608A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/431—Pre-treatment of the preform connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4502—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting

Abstract

本申请实施例公开了一种芯片组件及其制作方法。该芯片组件包括：芯片、印刷电路板以及布线基板；芯片的顶面设置有芯片焊盘；印刷电路板的顶面设置有接合焊盘；布线基板的底面设置有第一基板焊盘和第二基板焊盘，第一基板焊盘与第二基板焊盘通过布线基板的导电线路电连接；印刷电路板包括凹槽区，芯片位于凹槽区内；芯片焊盘通过导电粘结层与第一基板焊盘电连接；接合焊盘通过导电胶层与第二基板焊盘电连接。本申请实施例提供的芯片组件具有小型化、轻薄化的优势，且制造成本较低。

Description

一种芯片组件及其制作方法
技术领域
本申请实施例涉及芯片组装技术领域，尤其涉及一种芯片组件及其制作方法。
背景技术
随着电子产品日益朝着小型化、轻薄化的方向发展，电子产品的内部结构也变得更加紧凑。目前，在半导体行业内，大多采用Wire Bonding(引线键合)的工艺来实现芯片与FPC(Flexible Printed Circuit，柔性电路板)等印刷电路板之间的电气连接，但是这种加工方式既不利于缩小芯片组件的尺寸，也会导致芯片组件的制造成本十分高昂。
发明内容
本申请实施例提供一种芯片组件及其制作方法，可以在实现芯片组件的小型化、轻薄化的同时，降低芯片组件的制造成本。
第一方面，本申请实施例提供一种芯片组件，包括：芯片、印刷电路板以及布线基板；所述芯片的顶面设置有芯片焊盘；所述印刷电路板的顶面设置有接合焊盘；所述布线基板的底面设置有第一基板焊盘和第二基板焊盘，所述第一基板焊盘与所述第二基板焊盘通过所述布线基板的导电线路电连接；所述印刷电路板包括凹槽区，所述芯片位于所述凹槽区内；所述芯片焊盘通过导电粘结层与所述第一基板焊盘电连接；所述接合焊盘通过导电胶层与所述第二基板焊盘电连接。
通过将芯片放置于印刷电路板的凹槽区，并倒装于布线基板的底面，实现了芯片组件的小型化和轻薄化。利用布线基板将芯片电连接至印刷电路板，加工工艺简单，制作成本低，且整体结构稳定性高。
可选地，所述芯片的底面与所述凹槽区的底面之间设置有大于0.1mm的安全距离。
可选地，所述芯片的边缘与所述凹槽区的边缘之间的间距大于0.17mm。
可选地，所述芯片焊盘的表面镀有一层镍金。
可选地，所述导电粘结层为通过钢网印刷工艺印刷的锡膏层、导电银胶层或银浆层。
可选地，所述芯片进一步包括：有效识别区，用于接收光信号；所述有效识别区设置于所述芯片的顶面，所述芯片焊盘设置于所述有效识别区之外；所述布线基板为透光型布线基板。
另一方面，本申请实施例提供一种芯片组件的制作方法，用于通过布线基板将芯片与印刷电路板电连接，所述芯片的顶面设置有芯片焊盘，所述印刷电路板的顶面设置有接合焊盘，所述方法包括：在所述布线基板的底面设置第一基板焊盘和第二基板焊盘，并将所述第一基板焊盘与所述第二基板焊盘通过所述布线基板的导电线路电连接；在所述第一基板焊盘的表面印刷导电粘结层，对所述印刷电路板进行开槽，形成凹槽区；将所述芯片设置于所述凹槽区内，并将所述芯片焊盘通过所述导电粘结层电连接至所述第一基板焊盘；在所述第二基板焊盘的表面贴合导电胶层，将所述接合焊盘通过所述导电胶层电连接至所述第二基板焊盘。
可选地，在所述芯片的底面与所述凹槽区的底面之间设置大于0.1mm的安全距离。
可选地，在所述芯片的边缘与所述凹槽区的边缘之间设置大于0.17mm的间距。
可选地，在所述芯片焊盘的表面镀一层镍金。
可选地，利用钢网印刷工艺印刷锡膏层、导电银胶层或银浆层，形成所述导电粘结层。
可选地，所述芯片进一步包括：有效识别区，用于接收光信号；所述有效识别区设置于所述芯片的顶面，所述芯片焊盘设置于所述有效识别区之外；所述布线基板为透光型布线基板。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定。下面的描述涉及附图时，不同附图中的相同数字表示相同或相似的要素。除非有特别申明，附图中的图不构成比例限制。
图1为本申请实施例提供的一种芯片组件的截面示意图；
图2为图1所示的芯片组件的制作方法的加工步骤示意图；
图3为本申请实施例提供的另一种芯片组件的截面示意图；
图4为图3所示的芯片组件的制作方法的加工步骤示意图；
图5为本申请实施例提供的又一种芯片组件的截面示意图；
图6为图5所示的芯片组件的制作方法的加工步骤示意图；
图7为本申请实施例提供的又一种芯片组件的截面示意图；
图8为图7所示的芯片组件的制作方法的加工步骤示意图。
具体实施方式
下面将结合附图对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。
本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
除非在本申请的上下文中清楚地说明了指定的顺序，否则可与指定的顺序不同地执行在此描述的处理步骤，即，可以以指定的顺序执行每个步骤、基本上同时执行每个步骤、以相反的顺序执行每个步骤，或者以不同的顺序执行每个步骤。
另外，“第一”、“第二”等术语仅用于区别类似的对象，而不能理解为指示或暗示相对重要性，或者隐含地指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。
如图1所示，为本申请实施例提供的一种芯片组件的截面示意图。芯片组件10包括：芯片101、印刷电路板102以及布线基板103。其中，芯片101的顶面设置有芯片焊盘104；印刷电路板102的顶面设置有接合焊盘105；布线基板的底面设置有第一基板焊盘106a和第二基板焊盘106b，第一基板焊盘106a与第二基板焊盘106b通过布线基板103的导电线路107电连接。印刷电路板102包括凹槽区，芯片101位于该凹槽区内。芯片焊盘104通过导电粘结层108与第一基板焊盘106a电连接；接合焊盘105通过导电胶层109与第二基板焊盘106b电连接。
本申请实施例提供的芯片组件通过布线基板将芯片与印刷电路板电连接，形成倒装结构，结构稳定性高，并且由于不需要采用引线键合(Wire Bonding)等传统的芯片封装工艺，所以不用额外设置接合线来实现芯片焊盘与印刷电路板的接合焊盘之间的电连接，更无需为了保证接合线的结构和性能的稳定而增加芯片外部封装材料的体积；通过在印刷电路板设置凹槽区，将芯片放置于凹槽区内，降低了芯片组件的剖面高度，从而实现了芯片组件的小型化和轻薄化；另外，传统的引线键合工艺中所采用的接合线通常为金线，而本申请实施例提供的芯片组件不需要使用昂贵的金线和DB机，所以相比之下能够显著降低成本。
具体的，芯片101可以为半导体裸片(die)，可以通过表面组装技术(SurfaceMounted Technology，SMT)将芯片倒装至布线基板上，并且芯片焊盘与基板焊盘一一对应连接。为了保证芯片能够稳定地被倒装至布线基板上，需要使布线基板的表面保持平整。
其中，导电粘结层可以为锡膏层、导电银胶层或银浆层；首先，可以通过钢网印刷工艺将导电粘结剂(锡膏、导电银胶或银浆)印刷于芯片焊盘与第一基板焊盘相连接的表面上，而后加热使导电粘结剂固化；由于钢网印刷工艺的印刷精度较高，能够印刷长度或宽度小于50μm的锡膏、导电银胶或银浆小块，印刷厚度约为50μm，因此，其精度能够保证锡膏、导电银胶或银浆小块位于相应的芯片焊盘上，而不会溢出芯片焊盘的区域，导致不同的芯片焊盘之间的物料互联，从而规避芯片焊盘之间发生短路的风险。
具体的，当选用锡膏作为导电粘结剂时，可以采用180℃～260℃真空回流焊工艺使锡膏固化；当选用导电银胶作为导电粘结剂时，可以利用150℃～200℃高温加热使导电银胶固化；当选用银浆作为导电粘结剂时，可以在150℃～220℃的高温下通过烧结工艺使银浆固化；由此，可以在芯片与布线基板之间形成紧密稳定的电连接。
导电胶层可以选用异方性导电胶膜(Anisotropic Conductive Film，ACF)，以在垂直方向上实现电气导通，在水平方向上绝缘；通过导电胶层实现印刷电路板与布线基板之间的电连接，可进一步实现芯片与供电电源之间的电气导通。布线基板的导电线路的线宽最小可以为10μm。
本实施例中，印刷电路板102可以为柔性电路板(Flexible Printed Circuit，FPC)，包括基材层102a和补强层102b。对印刷电路板102进行开槽时，可以将基材层102a设置为开窗结构。具体的，基材层102a可以为聚酰亚胺(Polyimide，PI)层；补强层102b可以采用补强钢板，补强钢板的最小厚度可以为0.1mm。
作为一种可能的实施方式，芯片101的底面与印刷电路板102的凹槽区的底面之间设置有大于0.1mm的安全距离。
当印刷电路板102为柔性电路板时，所述安全距离是指芯片101的底面与柔性电路板的补强层102b的顶面之间的距离大于0.1mm。通过设置所述安全距离，可以在封装贴合的过程中有效避免因外力冲击而导致芯片碎裂。
作为一种可能的实施方式，芯片101的边缘与印刷电路板102的凹槽区的边缘之间的距离大于0.17mm。
为了保证在极限公差存在的情况下，芯片仍然能够被设置于印刷电路板的凹槽区内，可以在芯片的边缘与凹槽区的边缘之间设置一定距离。其中，极限公差可以包括DB(DieBonding)定位公差，芯片的外形加工公差和位置公差，印刷电路板的凹槽区的外形加工公差和位置公差。
作为一种可能的实施方式，芯片焊盘104的表面镀有一层镍金110。
当芯片焊盘为铝材质时，为了增强芯片焊盘与第一基板焊盘之间的电气互联性，可以在芯片焊盘的表面采用化学方式镀一层镍金，以避免因铝在空气中发生氧化，形成不导电的氧化铝膜，进而影响芯片焊盘与第一基板焊盘之间的电气连接性能。具体的，镍金层的厚度可约为2μm。
作为一种可能的实施方式，芯片101进一步包括有效识别区(Active Area，AA区)111，用于接收光信号；有效识别区111设置于芯片101的顶面，芯片焊盘104设置于有效识别区111之外；布线基板103为透光型布线基板。
当芯片为可用于成像的光学芯片时，例如，图像传感器芯片或指纹识别芯片等，芯片的顶面设置有有效识别区，用于接收经待测对象反射的光信号，以进行图像或指纹识别；例如，有效识别区111可以为像素阵列区。为了不对光信号造成遮挡，布线基板可选用透光型材料，具体的，透光型布线基板可以选用玻璃基板等透明基板材料制成。
如图2所示，为图1所示的芯片组件的制作方法的加工步骤示意图，具体包括以下步骤：
加工步骤(a)中，在布线基板103的底面设置第一基板焊盘106a和第二基板焊盘106b，并将第一基板焊盘106a和第二基板焊盘106b通过布线基板103的导电线路107电连接。
加工步骤(b)中，在第一基板焊盘106a的表面印刷导电粘结层108，对印刷电路板103进行开槽，形成凹槽区。
具体的，可以通过钢网印刷工艺将导电粘结剂印刷于芯片焊盘与第一基板焊盘相连接的表面上，而后加热使导电粘结剂固化，其中，导电粘结剂可以包括锡膏、导电银胶或银浆等。
加工步骤(c)中，将芯片101设置于布线基板102的凹槽区内，并将芯片焊盘104通过导电粘结层108电连接至第一基板焊盘106a，加热使导电粘结层固化。
当选用锡膏作为导电粘结剂时，可以采用180℃～260℃真空回流焊工艺使锡膏固化；当选用导电银胶作为导电粘结剂时，可以利用150℃～200℃高温加热使导电银胶固化；当选用银浆作为导电粘结剂时，可以在150℃～220℃的高温下通过烧结工艺使银浆固化；由此，可以在芯片与布线基板之间形成紧密稳定的电连接。
具体的，可以通过表面组装技术将芯片倒装至布线基板上，并且芯片焊盘与第一基板焊盘一一对应连接。为了保证芯片能够稳定地被倒装至布线基板上，需要使布线基板的表面保持平整。
加工步骤(d)中，在第二基板焊盘106b的表面贴合导电胶层109。
加工步骤(e)中，将印刷电路板102的接合焊盘105通过导电胶层109电连接至第二基板焊盘106b。
具体的，当印刷电路板102为柔性电路板时，接合焊盘105设置于基材层102a的表面，将基材层102a通过导电胶层109电连接至第二基板焊盘106b。
加工步骤(f)中，在基材层102a的底面贴合补强层102b。
补强层具体可以为补强钢片。在芯片组件的底部增加补强层可以提高芯片组件的可靠性和耐弯折性。
本申请实施例提供的芯片组件的制作方法，不但有利于实现芯片组件的小型化和轻薄化，并且采用的各类工序均可以整版大批量作业，制造效率高，制造成本低。
如图3所示，为本申请实施例提供的另一种芯片组件的截面示意图。芯片组件20包括：芯片201、印刷电路板202以及布线基板203。其中，芯片201的顶面设置有芯片焊盘204；印刷电路板202的顶面设置有接合焊盘205；布线基板的底面设置有第一基板焊盘206a和第二基板焊盘206b，第一基板焊盘206a与第二基板焊盘206b通过布线基板203的导电线路207电连接。印刷电路板202包括凹槽区，芯片201位于凹槽区内。芯片焊盘204通过导电粘结层108与第一基板焊盘206a电连接；接合焊盘205通过导电胶层209与第二基板焊盘206b电连接。
本实施例中，印刷电路板202可以为硬质PCB(Printed Circuit Board)板。因此，对PCB板进行开槽时，可以直接开设出具有一定深度的凹槽。
此外，本实施例提供的芯片组件20中，芯片201、布线基板203、芯片焊盘204、接合焊盘205、第一基板焊盘206a、第二基板焊盘206b、导电线路207、导电粘结层208、导电胶层209可以与图1所示的芯片组件10中的相应部件的结构、材质、尺寸和位置关系相同，并且芯片组件20可以采用与上述芯片组件10相同的加工工艺。
作为一种可能的实施方式，芯片201的底面与印刷电路板202的凹槽区的底面之间设置有大于0.1mm的安全距离。
通过设置所述安全距离，可以在封装贴合的过程中有效避免因外力冲击而导致芯片碎裂。
作为一种可能的实施方式，芯片201的边缘与印刷电路板202的凹槽区的边缘之间的距离大于0.17mm。
为了保证在极限公差存在的情况下，芯片仍然能够被设置于印刷电路板的凹槽区内，可以在芯片的边缘与凹槽区的边缘之间设置一定距离。其中，极限公差可以包括DB(DieBonding)定位公差，芯片的外形加工公差和位置公差，印刷电路板的凹槽区的外形加工公差和位置公差。
作为一种可能的实施方式，芯片焊盘204的表面镀有一层镍金210。
当芯片焊盘为铝材质时，为了增强芯片焊盘与第一基板焊盘之间的电气互联性，可以在芯片焊盘的表面采用化学方式镀一层镍金，以避免因铝在空气中发生氧化，形成不导电的氧化铝膜，进而影响芯片焊盘与第一基板焊盘之间的电气连接性能。具体的，镍金层的厚度可约为2μm。
作为一种可能的实施方式，芯片201进一步包括有效识别区211，有效识别区211用于接收光信号；有效识别区211设置于芯片201的顶面，芯片焊盘204设置于有效识别区211之外；布线基板203为透光型布线基板。
当芯片为可用于成像的光学芯片时，例如，图像传感器芯片或指纹识别芯片等，芯片的顶面设置有有效识别区，用于接收经待测对象反射的光信号，以进行图像或指纹识别，为了不对光信号造成遮挡，布线基板可选用透光型材料，具体的，透光型布线基板可以选用玻璃基板等透明基板材料制成。
如图4所示，为图3所示的芯片组件的制作方法的加工步骤示意图，具体包括以下步骤：
加工步骤(a)中，在布线基板203的底面设置第一基板焊盘206a和第二基板焊盘206b，并将第一基板焊盘206a和第二基板焊盘206b通过布线基板203的导电线路207电连接。
加工步骤(b)中，在第一基板焊盘206a的表面印刷导电粘结层208，对印刷电路板203进行开槽，形成凹槽区。
加工步骤(c)中，将芯片201设置于布线基板202的凹槽区内，并将芯片焊盘204通过导电粘结层208电连接至第一基板焊盘206a，加热使导电粘结层固化。
当选用锡膏作为导电粘结剂时，可以采用180℃～260℃真空回流焊工艺使锡膏固化；当选用导电银胶作为导电粘结剂时，可以利用150℃～200℃高温加热使导电银胶固化；当选用银浆作为导电粘结剂时，可以在150℃～220℃的高温下通过烧结工艺使银浆固化；由此，可以在芯片与布线基板之间形成紧密稳定的电连接。
加工步骤(d)中，在第二基板焊盘206b的表面贴合导电胶层209。
加工步骤(e)中，将印刷电路板202的接合焊盘205通过导电胶层209电连接至第二基板焊盘206b。
如图5所示，为本申请实施例提供的又一种芯片组件的截面示意图。芯片组件30包括：芯片301和FPC 302；芯片301的顶面设置有芯片焊盘303，FPC 302的顶面设置有FPC焊盘304。FPC 302包括层叠设置的基材层302a和补强层302b，基材层302a具有镂空的开口，芯片301位于基材层302a的开口内；具体的，基材层302a可以为聚酰亚胺(Polyimide，PI)层；补强层302b可以采用补强钢板，补强钢板的最小厚度可以为0.1mm。芯片301的底面通过粘接层305贴合于补强层302b的顶面，基材层302a的底面通过导电胶层306贴合于补强层302b的顶面。布线基板307包括：第三基板焊盘307a和第四基板焊盘307b，并且第三基板焊盘307a与第四基板焊盘307b之间通过导电线路307c电连接。其中，第三基板焊盘307a通过导电粘结层308a与芯片焊盘303电连接，第四基板焊盘307b通过导电粘结层308b与FPC焊盘304电连接。
其中，布线基板可以为玻璃基板、高精度FPC软板、PCB硬板或者可通过LDS(Laser-Direct-structuring，激光直接成型)工艺布线的塑料基板等。
具体的，粘接层可以为DB胶层或者晶片粘结薄膜(Die Attach Film，DAF)层。导电粘结层可以为锡膏层、导电银胶层或银浆层；首先，可以通过钢网印刷工艺将导电粘结剂(锡膏、导电银胶或银浆)印刷于芯片焊盘或FPC焊盘的表面，而后加热使导电粘结剂固化，形成芯片焊盘与第三基板焊盘之间以及FPC焊盘与第四基板焊盘之间紧密稳定的电气互联。
当选用锡膏作为导电粘结剂时，可以采用180℃～260℃真空回流焊工艺使锡膏固化；当选用导电银胶作为导电粘结剂时，可以利用150℃～200℃高温加热使导电银胶固化；当选用银浆作为导电粘结剂时，可以在150℃～220℃的高温下通过烧结工艺使银浆固化。
当芯片焊盘303或FPC焊盘304的材质为铝时，为了增强芯片焊盘303与第三基板焊盘307a或者FPC焊盘304与第四基板焊盘307b之间的电气互联性，可以采用化学方式在芯片焊盘303的表面镀一镍金层309a，或者在FPC焊盘304的表面镀一镍金层309b，以避免因铝在空气中发生氧化，形成不导电的氧化铝膜，进而影响电气连接性能。具体的，镍金层的厚度可约为2μm。
通过调节基材层302a的厚度、将芯片301贴合(DB)在补强层302b的顶面时的压力，或者粘接材料、导电粘结剂的用量等，可以使芯片焊盘303与FPC焊盘304处于同一水平高度，从而使连接在芯片焊盘303与FPC焊盘304之间的布线基板307的结构更加平整，有利于提高电气连接结构的稳定性。
当芯片301为图像传感器芯片或者指纹识别芯片时，芯片301的顶面可设置有效识别区310，例如，有效识别区310可以为像素阵列区，用于接收从芯片组件外入射的检测光信号，以进行图像或指纹识别。
为了保证在极限公差存在的情况下，芯片仍然能够被设置于印刷电路板的凹槽区内，可以在芯片的边缘与凹槽区的边缘之间设置一定距离；优选的，这一距离大于0.17mm。其中，极限公差可以包括DB(Die Bonding)定位公差，芯片的外形加工公差和位置公差，印刷电路板的凹槽区的外形加工公差和位置公差。
如图6所示，为5所示的芯片组件的制作方法的加工步骤示意图，具体包括以下步骤：
加工步骤(a)中，在补强层302b的顶面贴合一粘接层305。
例如，点涂一层DB胶水。
加工步骤(b)中，将芯片301通过粘接层305贴合于补强层302b，并在芯片焊盘303和FPC焊盘304的表面分别镀一镍金层309a和309b。
镍金层的厚度可约为2μm。
加工步骤(c)中，在芯片焊盘303和FPC焊盘304的表面通过钢网印刷工艺印刷导电粘结层308a和308b。
导电粘结层可以为锡膏层、导电银胶层或银浆层。印刷导电粘结层后的芯片焊盘和FPC焊盘最好处于同一水平高度。
加工步骤(d)中，利用SMT将布线基板307与芯片301和FPC 302电连接，并加热使导电粘结层固化。
布线基板307内部的导电线路307c可以使得芯片焊盘303与FPC焊盘304一一对应连接。
当选用锡膏作为导电粘结剂时，可以采用180℃～260℃真空回流焊工艺使锡膏固化；当选用导电银胶作为导电粘结剂时，可以利用150℃～200℃高温加热使导电银胶固化；当选用银浆作为导电粘结剂时，可以在150℃～220℃的高温下通过烧结工艺使银浆固化。
需要说明的是，若芯片301的底面自带有DAF胶，则无需执行加工步骤(a)。
如图7所示，为本申请实施例提供的又一种芯片组件的截面示意图。芯片组件40包括：芯片401和PCB 402；芯片401的顶面设置有芯片焊盘403，PCB 402的顶面设置有PCB焊盘404。PCB 402具有凹槽区，芯片401位于PCB 402的凹槽区内。芯片401的底面通过粘接层405贴合于PCB 402的凹槽区的底面。布线基板406包括：第五基板焊盘406a和第六基板焊盘406b，并且第五基板焊盘406a与第六基板焊盘406b之间通过导电线路406c电连接。其中，第五基板焊盘406a通过导电粘结层407a与芯片焊盘402电连接，第六基板焊盘406b通过导电粘结层407b与PCB焊盘404电连接。
当芯片焊盘403或FPC焊盘404的材质为铝时，为了增强芯片焊盘403与第五基板焊盘406a或者FPC焊盘404与第六基板焊盘406b之间的电气互联性，可以采用化学方式在芯片焊盘403的表面镀一镍金层408a，或者在FPC焊盘404的表面镀一镍金层408b，以避免因铝在空气中发生氧化，形成不导电的氧化铝膜，进而影响电气连接性能。具体的，镍金层的厚度可约为2μm。
当芯片401为图像传感器芯片或者指纹识别芯片时，芯片401的顶面可设置有效识别区409，例如，有效识别区409可以为像素阵列区，用于接收从芯片组件外入射的检测光信号，以进行图像或指纹识别。
具体的，芯片组件40中的芯片401、芯片焊盘403、粘接层405、布线基板406、导电粘结层407a、导电粘结层407b、镍金层408a、镍金层408b、有效识别区409可以与图5所示的芯片组件30中的相应部件的结构、材质、尺寸和位置关系相同，并且芯片组件40可以采用与上述芯片组件30相同的加工工艺。
如图8所示，为图7所示的芯片组件的制作方法的加工步骤示意图，具体包括以下步骤：
加工步骤(a)中，在PCB 402的凹槽区的底面贴合一粘接层405。
例如，点涂一层DB胶水。
加工步骤(b)中，将芯片401通过粘接层405贴合于PCB 402的凹槽区的底面，并在芯片焊盘403和PCB焊盘404的表面分别镀一镍金层408a和408b。
镍金层的厚度可约为2μm。
加工步骤(c)中，在芯片焊盘403和PCB焊盘404的表面通过钢网印刷工艺印刷导电粘结层407a和407b。
导电粘结层可以为锡膏层、导电银胶层或银浆层。印刷导电粘结层后的芯片焊盘和FPC焊盘最好处于同一水平高度。
加工步骤(d)中，利用SMT将布线基板406与芯片401和PCB 402电连接，并加热使导电粘结层固化。
布线基板406内部的导电线路406c可以使得芯片焊盘403与FPC焊盘404一一对应连接。
当选用锡膏作为导电粘结剂时，可以采用180℃～260℃真空回流焊工艺使锡膏固化；当选用导电银胶作为导电粘结剂时，可以利用150℃～200℃高温加热使导电银胶固化；当选用银浆作为导电粘结剂时，可以在150℃～220℃的高温下通过烧结工艺使银浆固化。
应理解，本申请实施例中的具体实施方式仅是为了帮助本领域技术人员更好地理解本申请实施例，而非限制本申请实施例的范围，本领域技术人员可以在上述实施例的基础上进行各种改进和变形，而这些改进或者变形均落入本申请的保护范围。

Claims (12)

1.一种芯片组件，其特征在于，包括：芯片、印刷电路板以及布线基板；
所述芯片的顶面设置有芯片焊盘；
所述印刷电路板的顶面设置有接合焊盘；
所述布线基板的底面设置有第一基板焊盘和第二基板焊盘，所述第一基板焊盘与所述第二基板焊盘通过所述布线基板的导电线路电连接；
所述印刷电路板包括凹槽区，所述芯片位于所述凹槽区内；
所述芯片焊盘通过导电粘结层与所述第一基板焊盘电连接；所述接合焊盘通过导电胶层与所述第二基板焊盘电连接。
2.根据权利要求1所述的芯片组件，其特征在于，所述芯片的底面与所述凹槽区的底面之间设置有大于0.1mm的安全距离。
3.根据权利要求1所述的芯片组件，其特征在于，所述芯片的边缘与所述凹槽区的边缘之间的间距大于0.17mm。
4.根据权利要求1所述的芯片组件，其特征在于，所述芯片焊盘的表面镀有一层镍金。
5.根据权利要求1至4任一项所述的芯片组件，其特征在于，所述导电粘结层为通过钢网印刷工艺印刷的锡膏层、导电银胶层或银浆层。
6.根据权利要求1至4任一项所述的芯片组件，其特征在于，所述芯片进一步包括：有效识别区，用于接收光信号；
所述有效识别区设置于所述芯片的顶面，所述芯片焊盘设置于所述有效识别区之外；
所述布线基板为透光型布线基板。
7.一种芯片组件的制作方法，其特征在于，用于通过布线基板将芯片与印刷电路板电连接，所述芯片的顶面设置有芯片焊盘，所述印刷电路板的顶面设置有接合焊盘，所述方法包括：
在所述布线基板的底面设置第一基板焊盘和第二基板焊盘，并将所述第一基板焊盘与所述第二基板焊盘通过所述布线基板的导电线路电连接；
在所述第一基板焊盘的表面印刷导电粘结层，对所述印刷电路板进行开槽，形成凹槽区；
将所述芯片设置于所述凹槽区内，并将所述芯片焊盘通过所述导电粘结层电连接至所述第一基板焊盘；
在所述第二基板焊盘的表面贴合导电胶层，将所述接合焊盘通过所述导电胶层电连接至所述第二基板焊盘。
8.根据权利要求7所述的方法，其特征在于，在所述芯片的底面与所述凹槽区的底面之间设置大于0.1mm的安全距离。
9.根据权利要求7所述的方法，其特征在于，在所述芯片的边缘与所述凹槽区的边缘之间设置大于0.17mm的间距。
10.根据权利要求7所述的方法，其特征在于，在所述芯片焊盘的表面镀一层镍金。
11.根据权利要求7至10任一项所述的方法，其特征在于，利用钢网印刷工艺印刷锡膏层、导电银胶层或银浆层，形成所述导电粘结层。
12.根据权利要求7至10任一项所述的方法，其特征在于，所述芯片进一步包括：有效识别区，用于接收光信号；
所述有效识别区设置于所述芯片的顶面，所述芯片焊盘设置于所述有效识别区之外；
所述布线基板为透光型布线基板。
CN202111074940.1A 2021-09-14 2021-09-14 一种芯片组件及其制作方法 Pending CN113823608A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111074940.1A CN113823608A (zh) 2021-09-14 2021-09-14 一种芯片组件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111074940.1A CN113823608A (zh) 2021-09-14 2021-09-14 一种芯片组件及其制作方法

Publications (1)

Publication Number Publication Date
CN113823608A true CN113823608A (zh) 2021-12-21

Family

ID=78914538

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111074940.1A Pending CN113823608A (zh) 2021-09-14 2021-09-14 一种芯片组件及其制作方法

Country Status (1)

Country Link
CN (1) CN113823608A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554640A (zh) * 2020-05-06 2020-08-18 上海朕芯微电子科技有限公司 应用于埋入式基板封装的功率半导体芯片电极结构及制备方法
WO2023159523A1 (zh) * 2022-02-25 2023-08-31 京东方科技集团股份有限公司 驱动背板及其制备方法、显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554640A (zh) * 2020-05-06 2020-08-18 上海朕芯微电子科技有限公司 应用于埋入式基板封装的功率半导体芯片电极结构及制备方法
WO2023159523A1 (zh) * 2022-02-25 2023-08-31 京东方科技集团股份有限公司 驱动背板及其制备方法、显示装置

Similar Documents

Publication Publication Date Title
US7845954B2 (en) Interconnecting board and three-dimensional wiring structure using it
CN106171049B (zh) 电子设备
US7273765B2 (en) Solid-state imaging device and method for producing the same
CN113823608A (zh) 一种芯片组件及其制作方法
CN1339243A (zh) 布线基板、半导体装置及其制造、检测和安装方法、电路基板和电子装置
CN109427731B (zh) 电路基板
JP4766050B2 (ja) 電子回路装置の製造方法
JP5889718B2 (ja) 電子部品の実装構造体及び入力装置、ならびに、前記実装構造体の製造方法
US6882538B1 (en) Intelligent power module
US20050280018A1 (en) Light-emitting diode
KR19980063532A (ko) 반도체 장치와 그의 제조방법 및 필름 캐리어 테이프와 그의 제조방법
US7122745B2 (en) Circuit board having metallic plate, printed circuit board and flexible circuit board
JP2006156534A (ja) モバイル機器内基板間接続構造およびそれを用いた電子回路装置
EP2575417A2 (en) Printed circuit board assembly
US11315844B2 (en) Electronic device mounting board, electronic package, and electronic module
JP2012094800A (ja) 半導体記憶装置およびその製造方法
US20200344384A1 (en) Image sensor mounting board, imaging device, and imaging module
CN216084865U (zh) 一种芯片组件
CN108735706B (zh) 电子元件安装用基板、电子装置以及电子模块
CN113270383A (zh) 芯片组件及其制作方法
CN210805774U (zh) 影像传感芯片的封装结构
US20220148933A1 (en) Electronic element mounting substrate and electronic device
CN211090187U (zh) 模塑线路板和摄像模组以及电子设备
CN112714239B (zh) 感光组件和摄像模组及其方法和电子设备
US10681831B2 (en) Electronic component mounting board, electronic device, and electronic module

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination