CN111341755A - 功率器件埋入式基板封装结构及制备方法 - Google Patents

功率器件埋入式基板封装结构及制备方法 Download PDF

Info

Publication number
CN111341755A
CN111341755A CN202010157780.6A CN202010157780A CN111341755A CN 111341755 A CN111341755 A CN 111341755A CN 202010157780 A CN202010157780 A CN 202010157780A CN 111341755 A CN111341755 A CN 111341755A
Authority
CN
China
Prior art keywords
layer
power semiconductor
copper foil
substrate
semiconductor die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010157780.6A
Other languages
English (en)
Inventor
黄平
鲍利华
顾海颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Fine Chip Semiconductor Co ltd
Original Assignee
Shanghai Fine Chip Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Fine Chip Semiconductor Co ltd filed Critical Shanghai Fine Chip Semiconductor Co ltd
Priority to CN202010157780.6A priority Critical patent/CN111341755A/zh
Publication of CN111341755A publication Critical patent/CN111341755A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了功率器件埋入式基板封装结构，其特征在于，包括功率半导体管芯和基板，所述功率半导体管芯通过流胶层压在所述基板上；在所述流胶内开设有若干盲孔和若干通孔，并对这些盲孔和通孔金属化，使得所述功率半导体管芯的电极与外层线路铜箔连接；对所述外层线路铜箔进行图形化处理后，进行植球和切割，形成功率器件埋入式基板封装结构。本发明还公开了上述率器件埋入式基板封装结构的制备方法。本发明解决了现有技术所存在的技术问题。本发明采用激光开孔在功率半导体管芯中的上电极的导电柱上作业，加工的冗余要比之前压焊盘Al层大很多，能极大地提高加工良率；另外，压焊盘Al层同导电柱联接非常好，这也有助于可靠性的提高。

Description

功率器件埋入式基板封装结构及制备方法
技术领域
本发明涉及埋入式基板封装技术领域，特别涉及功率器件埋入式基板封装结构及制备方法。
背景技术
伴随轻薄短小、高性能便携电子设备的急速增加，将电子元器件埋入基板内部的新型基板级封装技术已大量出现。埋入式封装技术除了将无源元件埋入基板之中，也将有源器件也一同埋入到有机基板中。这种封装技术不仅能使有源、无源器件间的引线缩短，提高整体性能，而且对实现超小型、薄型化极为有利。
为了实现这一目的，采用陶瓷系高温烧结的方式显然是不行的，唯一有效可行的方式就是采用有机基板，而且IC元件与无源元件不同，不能在基板内做成，只能采用薄型封装或者裸芯片等形式，将其埋入基板中。
基于晶圆级埋入扇形的概念，将裸功率半导体芯片直接粘贴在有机基板上，然后进行介质层层压，并在介质层上激光开盲孔将芯片的电极引出，最后进行布线和植球，完成功率半导体器件的板级封装。
现有埋入式基板封装加工方法的步骤如下：
步骤一，参见图1，在有机基板1的上下表面覆铜箔2、3,作为核心层以及支撑层；
步骤二：参见图2，将有机基板进行图形化处理，并将功率半导体裸芯片4采用焊锡或者导电银浆贴装到有机基板1上表面的铜箔2上；
步骤三、参见图3，进行介质层压，具体是将铜箔2与贴装有功率半导体裸芯片4的有机基板1进行层压，使用流胶5填充功率半导体裸芯片4并覆盖住功率半导体裸芯片4，形成埋入功率半导体裸芯片4的基板；
步骤四：参见图4，埋入功率半导体裸芯片4的基板采用激光技术打孔，形成若干盲孔6、7和若干通孔8，盲孔6与功率半导体裸芯片4连通，盲孔7与铜箔2连通，通孔8贯通铜箔3、有机基板1和流胶5；然后对盲孔6、7和通孔8进行金属化处理，使得功率半导体裸芯片4的电极与外层线路9连接，然后再对外层铜箔3进行图形化处理，并植球10和切割，形成多个单个埋入式功率器件板级封装体。
对于芯片表面(上电极)来讲，需要将器件的电极与PCB的线路进行连接，可以采用盲孔导通工艺，具体是先用激光制作微孔，然后通过微孔的金属化实现导通。通常，芯片的上电极焊盘材质是薄的金属Al层，如果直接在此薄的金属Al层上进行钻孔，若能量过大，则会造成焊盘浮离，更严重会导致焊盘的Al被熔化；但如果能量太小，就会出现孔未钻穿的情况。因此有必要增加芯片上电极焊盘金属层的厚度以增加激光打孔的工艺冗余，但如果简单增加焊盘金属Al层的厚度，则会对整个前道制程带来极大的加工难度。
发明内容
本发明所要解决的技术问题之一在于针对上述现有技术所存在的问题而提供一种功率器件埋入式基板封装结构。
本发明所要解决的技术问题之二提供上述功率器件埋入式基板封装结构的制备方法。
作为本发明第一方面的功率器件埋入式基板封装结构，包括功率半导体管芯和基板，所述功率半导体管芯通过流胶层压在所述基板上；在所述流胶内开设有若干盲孔和若干通孔，并对这些盲孔和通孔金属化，使得所述功率半导体管芯的电极与外层线路铜箔连接；对所述外层线路铜箔进行图形化处理后，进行植球和切割，形成功率器件埋入式基板封装结构。
在本发明的一个优选实施例中，所述功率半导体管芯包括硅层和设置在所述硅层上表面上的上电极以及设置在所述硅层下表面上的下电极，所述上电极的一部分与所述硅层直接连接，上电极的另一部分与所述硅层之间设置有介质层，相邻的上电极之间通过钝化层隔离开来；所述上电极包括压焊盘Al层和与所述压焊盘Al层的上表面电连接的导电柱，所述上电极中的导电柱和所述钝化层被塑封层塑封起来；部分盲孔穿过塑封层使得所述导电柱露出。
在本发明的一个优选实施例中，所述功率半导体管芯包括硅层和设置在所述硅层上表面上的上电极以及设置在所述硅层下表面上的下电极，所述上电极的一部分与所述硅层直接连接，上电极的另一部分与所述硅层之间设置有介质层，相邻的上电极之间通过钝化层隔离开来；所述上电极包括压焊盘Al层和与所述压焊盘Al层的上表面电连接的导电柱，所述上电极中的导电柱和所述钝化层被塑封层塑封起来并且所述导电柱的顶面露出所述塑封层，同时所述导电柱还露出所述流胶层直接与外层线路铜箔电连接。
在本发明的一个优选实施例中，所述导电柱为镍柱、铜柱或者金柱。
作为本发明第二方面的功率器件埋入式基板封装结构的制备方法，包括如下步骤：
步骤一：功率半导体管芯制备
1.1在硅层的上表面上覆着介质层、钝化层以及压焊盘Al层，压焊盘Al层的一部分与所述硅层直接连接，压焊盘Al层的另一部分与所述硅层之间设置有介质层，相邻的压焊盘Al层之间通过钝化层隔离开来；
1.2在每一压焊盘Al层上制作导电柱，形成功率半导体管芯的上电极；
1.3将钝化层和所有的导电柱采用塑封层塑封起来；
1.4对塑封层的上表面进行研磨，将所述导电柱的顶面露出所述塑封层；
1.5对硅层的下表面减薄到要求的厚度后，进行金属化，形成功率半导体管芯的下电极；
1.6切割，制成若干个功率半导体管芯；
步骤二：基板制备
取有机基板，在所述有机基板的上表面和下表面都覆盖上铜箔，并图形化；
步骤三：封装
3.1将步骤一制备好的功率半导体管芯贴在步骤二制备的基板上，其中将每一功率半导体管芯的下电极贴在每一上铜箔上，使得两者电连接，同时使得每一功率半导体管芯的上电极朝上；
3.2使用流胶填充每一功率半导体管芯并覆盖住每一功率半导体管芯进行后介质层压，形成层压后的埋入功率半导体管芯的基板；
3.3在层压后的埋入功率半导体管芯的基板采用激光打若干盲孔和若干通孔，部分盲孔露出所述功率半导体管芯中的上电极的导电柱，另一部分盲孔露出所述功率半导体管芯的下电极；对所有的盲孔和所有的通孔进行金属化处理，使得金属化后的部分盲孔将导电柱与位于流胶上表面上的对应上外层线路铜箔电连接，金属化后的其余盲孔将上铜箔与下外层线路铜箔电连接；金属化后的通孔将对应的上外层线路铜箔与所述下外层线路铜箔电连接；然后对下外层线路铜箔进行图形化处理并植球和切割，形成多个单个功率器件埋入式基板封装结构。
在本发明的一个优选实施例中，所述步骤3.2和步骤3.3可以用下述步骤3.2a和3.3a代替：
3.2a使用流胶填充每一功率半导体管芯并覆盖住每一功率半导体管芯进行介质层压，然后直接研磨流胶上表面，将每一功率半导体管芯中的上电极的导电柱上表面露出所述流胶上表面，形成层压后的埋入功率半导体管芯的基板；
3.3a在层压后的埋入功率半导体管芯的基板采用激光打若干盲孔和若干通孔，所述盲孔露出所述功率半导体管芯的下电极；对所有的盲孔和所有的通孔进行金属化处理，使得金属化后的盲孔将上铜箔与下外层线路铜箔电连接；金属化后的通孔将对应的上外层线路铜箔与所述下外层线路铜箔电连接，同时使得上外层线路铜箔与所述功率半导体管芯的上电极的导电柱上表面电连接；然后对下外层线路铜箔进行图形化处理并植球和切割，形成多个单个功率器件埋入式基板封装结构。
本发明采用激光开孔在功率半导体管芯中的上电极的导电柱上作业，加工的冗余要比之前压焊盘Al层大很多，能极大地提高加工良率；另外，压焊盘Al层同导电柱联接非常好，这也有助于可靠性的提高。
附图说明
图1为现有双面覆铜的有机基板的结构示意图。
图2为现有将功率半导体裸芯片采用焊锡或者导电银浆贴装到有机基板表面的铜箔上的示意图。
图3为现有使用流胶填充芯片并覆盖住芯片形成埋入裸芯片的基板结构示意图。
图4为现有埋入式功率器件板级封装体的结构示意图。
图5为本发明的功率半导体管芯制备过程中步骤1.1的示意图。
图6为本发明的功率半导体管芯制备过程中步骤1.2的示意图。
图7为本发明的功率半导体管芯制备过程中步骤1.3的示意图。
图8为本发明的功率半导体管芯制备过程中步骤1.4的示意图。
图9为本发明的功率半导体管芯制备过程中步骤1.5的示意图。
图10为本发明基板的结构示意图。
图11为本发明的功率半导体管芯与基板贴合示意图。
图12为本发明采用流胶塑封功率半导体管芯和基板的结构示意图。
图13为本发明功率器件埋入基板封装结构一种方式的结构示意图。
图14为本发明功率器件埋入基板封装结构另一种方式的结构示意图。
具体实施方式
以下结合附图和具体实施方式来进一步描述本发明。
实施例1
功率器件埋入式基板封装结构的制备方法，包括如下步骤：
步骤一：功率半导体管芯制备
1.1参见图5，在硅层110的上表面上覆着介质层130、钝化层140以及压焊盘Al层111，压焊盘Al层111的一部分与硅层110直接连接，压焊盘Al层111的另一部分与硅层110之间设置有介质层130，相邻的压焊盘Al层111之间通过钝化层140隔离开来；
1.2参见图6，在每一压焊盘Al层111上制作导电柱112，形成功率半导体管芯的上电极110；导电柱112可以为镍柱、铜柱或者金柱或者其他金属材料，镍柱可以采用化镀金属镍形成，铜柱可以采用电镀金属铜Cu形成，金柱可以采用电镀金Au形成；
1.3参见图7，在硅层100的正面做塑封，将钝化层140和所有的导电柱110采用塑封层150塑封起来；此塑封是晶圆级塑封，整个硅层100的表面都被环氧树脂覆盖；
1.4参见图8，对塑封层150的上表面进行研磨，将导电柱112的顶面露出塑封层150；这时，整个硅层100的表面全都被环氧树脂覆盖，仅露出导电柱112的上表面，整个塑封层150的上表面是平整的；
1.5参见图9，对硅层100的下表面减薄到要求的厚度后，进行金属化，形成功率半导体管芯的下电极120；
1.6切割，制成若干个功率半导体管芯；
步骤二：基板制备
参见图10，取有机基板210，在有机基板210的上表面覆盖上铜箔220并图形化，形成间隔；在有机基板210的下表面覆着一块下外层线路铜箔230；
步骤三：封装
3.1参见图11，将步骤一制备好的功率半导体管芯A贴在步骤二制备的基板B上，其中将每一功率半导体管芯A的下电极120贴在每一上铜箔220上，使得两者电连接，同时使得每一功率半导体管芯A的上电极110朝上；
3.2参见图12，使用流胶300填充每一功率半导体管芯A并覆盖住每一功率半导体管芯A后进行介质层压，形成层压后的埋入功率半导体管芯的基板；
3.3参见图13，在层压后的埋入功率半导体管芯的基板采用激光打若干盲孔310、320和若干通孔330，部分盲孔310露出功率半导体管芯A中的上电极110的导电柱112，另一部分盲孔320露出功率半导体管芯A的下电极120；对所有的盲孔310、320和所有的通孔330进行金属化处理，使得金属化后的部分盲孔310将导电柱112与位于流胶300上表面上的对应上外层线路铜箔410电连接，金属化后的其余盲孔320将上铜箔220与下外层线路铜箔230电连接；金属化后的通孔330将对应的上外层线路铜箔410与下外层线路铜箔230电连接；然后对下外层线路铜箔230进行图形化处理并植球240和切割，形成多个单个功率器件埋入式基板封装结构。
实施例2
该实施例的功率器件埋入式基板封装结构的制备方法的步骤一和步骤二与实施例1相同，区别在于步骤三中的步骤3.2和步骤3.3不同，参见图14，本实施例的步骤三采用如下的步骤3.2a和3.3a代替：
3.2a使用流胶300填充每一功率半导体管芯A并覆盖住每一功率半导体管芯A进行介质层压，然后直接研磨流胶300上表面，将每一功率半导体管芯A中的上电极110的导电柱112上表面露出流胶300上表面，形成层压后的埋入功率半导体管芯的基板；
3.3a在层压后的埋入功率半导体管芯的基板采用激光打若干盲孔320和若干通孔330，盲孔320露出功率半导体管芯A的下电极120；对所有的盲孔320和所有的通孔330进行金属化处理，使得金属化后的盲孔320将上铜箔220与下外层线路铜箔230电连接；金属化后的通孔330将对应的上外层线路铜箔410与下外层线路铜箔230电连接，同时使得上外层线路铜箔410与功率半导体管芯A的上电极110的导电柱112上表面电连接；然后对下外层线路铜箔230进行图形化处理并植球240和切割，形成多个单个功率器件埋入式基板封装结构。

Claims (6)

1.功率器件埋入式基板封装结构，其特征在于，包括功率半导体管芯和基板，所述功率半导体管芯通过流胶层压在所述基板上；在所述流胶内开设有若干盲孔和若干通孔，并对这些盲孔和通孔金属化，使得所述功率半导体管芯的电极与外层线路铜箔连接；对所述外层线路铜箔进行图形化处理后，进行植球和切割，形成功率器件埋入式基板封装结构。
2.如权利要求1所述的功率器件埋入式基板封装结构，其特征在于，所述功率半导体管芯包括硅层和设置在所述硅层上表面上的上电极以及设置在所述硅层下表面上的下电极，所述上电极的一部分与所述硅层直接连接，上电极的另一部分与所述硅层之间设置有介质层，相邻的上电极之间通过钝化层隔离开来；所述上电极包括压焊盘Al层和与所述压焊盘Al层的上表面电连接的导电柱，所述上电极中的导电柱和所述钝化层被塑封层塑封起来；部分盲孔穿过塑封层使得所述导电柱露出。
3.如权利要求1所述的功率器件埋入式基板封装结构，其特征在于，所述功率半导体管芯包括硅层和设置在所述硅层上表面上的上电极以及设置在所述硅层下表面上的下电极，所述上电极的一部分与所述硅层直接连接，上电极的另一部分与所述硅层之间设置有介质层，相邻的上电极之间通过钝化层隔离开来；所述上电极包括压焊盘Al层和与所述压焊盘Al层的上表面电连接的导电柱，所述上电极中的导电柱和所述钝化层被塑封层塑封起来并且所述导电柱的顶面露出所述塑封层，同时所述导电柱还露出所述流胶层直接与外层线路铜箔电连接。
4.如权利要求2或3所述的功率器件埋入式基板封装结构，其特征在于，所述导电柱可以为镍柱、铜柱或者金柱或者其他金属。
5.功率器件埋入式基板封装结构的制备方法，其特征在于，包括如下步骤：
步骤一：功率半导体管芯制备
1.1在硅层的上表面上覆着介质层、钝化层以及压焊盘Al层，压焊盘Al层的一部分与所述硅层直接连接，压焊盘Al层的另一部分与所述硅层之间设置有介质层，相邻的压焊盘Al层之间通过钝化层隔离开来；
1.2在每一压焊盘Al层上制作导电柱，形成功率半导体管芯的上电极；
1.3将钝化层和所有的导电柱采用塑封层塑封起来；
1.4对塑封层的上表面进行研磨，将所述导电柱的顶面露出所述塑封层；
1.5对硅层的下表面减薄到要求的厚度后，进行金属化，形成功率半导体管芯的下电极；
1.6切割，制成若干个功率半导体管芯；
步骤二：基板制备
取有机基板，在有机基板的上表面覆盖上铜箔并图形化，形成间隔；在有机基板的下表面覆着一块下外层线路铜箔；
步骤三：封装
3.1将步骤一制备好的功率半导体管芯贴在步骤二制备的基板上，其中将每一功率半导体管芯的下电极贴在每一上铜箔上，使得两者电连接，同时使得每一功率半导体管芯的上电极朝上；
3.2使用流胶填充每一功率半导体管芯并覆盖住每一功率半导体管芯进行后介质层压，形成层压后的埋入功率半导体管芯的基板；
3.3在层压后的埋入功率半导体管芯的基板采用激光打若干盲孔和若干通孔，部分盲孔露出所述功率半导体管芯中的上电极的导电柱，另一部分盲孔露出所述功率半导体管芯的下电极；对所有的盲孔和所有的通孔进行金属化处理，使得金属化后的部分盲孔将导电柱与位于流胶上表面上的对应上外层线路铜箔电连接，金属化后的其余盲孔将上铜箔与下外层线路铜箔电连接；金属化后的通孔将对应的上外层线路铜箔与所述下外层线路铜箔电连接；然后对下外层线路铜箔进行图形化处理并植球和切割，形成多个单个功率器件埋入式基板封装结构。
6.如权利要求5所述的功率器件埋入式基板封装结构的制备方法，其特征在于，所述步骤3.2和步骤3.3可以用下述步骤3.2a和3.3a代替：
3.2a使用流胶填充每一功率半导体管芯并覆盖住每一功率半导体管芯进行介质层压，然后直接研磨流胶上表面，将每一功率半导体管芯中的上电极的导电柱上表面露出所述流胶上表面，形成层压后的埋入功率半导体管芯的基板；
3.3a在层压后的埋入功率半导体管芯的基板采用激光打若干盲孔和若干通孔，所述盲孔露出所述功率半导体管芯的下电极；对所有的盲孔和所有的通孔进行金属化处理，使得金属化后的盲孔将上铜箔与下外层线路铜箔电连接；金属化后的通孔将对应的上外层线路铜箔与所述下外层线路铜箔电连接，同时使得上外层线路铜箔与所述功率半导体管芯的上电极的导电柱上表面电连接；然后对下外层线路铜箔进行图形化处理并植球和切割，形成多个单个功率器件埋入式基板封装结构。
CN202010157780.6A 2020-03-09 2020-03-09 功率器件埋入式基板封装结构及制备方法 Pending CN111341755A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010157780.6A CN111341755A (zh) 2020-03-09 2020-03-09 功率器件埋入式基板封装结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010157780.6A CN111341755A (zh) 2020-03-09 2020-03-09 功率器件埋入式基板封装结构及制备方法

Publications (1)

Publication Number Publication Date
CN111341755A true CN111341755A (zh) 2020-06-26

Family

ID=71187463

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010157780.6A Pending CN111341755A (zh) 2020-03-09 2020-03-09 功率器件埋入式基板封装结构及制备方法

Country Status (1)

Country Link
CN (1) CN111341755A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010038151A1 (en) * 2000-03-09 2001-11-08 Yoshikazu Takahashi Semiconductor device and the method for manufacturing the same
US6479900B1 (en) * 1998-12-22 2002-11-12 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
US20080251915A1 (en) * 2007-04-16 2008-10-16 Phoenix Precision Technology Corporation Structure of semiconductor chip and package structure having semiconductor chip embedded therein
CN101359639A (zh) * 2007-07-31 2009-02-04 全懋精密科技股份有限公司 埋入半导体芯片的电路板结构及其制法
CN105261611A (zh) * 2015-10-15 2016-01-20 矽力杰半导体技术(杭州)有限公司 芯片的叠层封装结构及叠层封装方法
CN106328627A (zh) * 2015-06-30 2017-01-11 台湾积体电路制造股份有限公司 堆叠的半导体器件及其形成方法
CN108666288A (zh) * 2017-03-30 2018-10-16 台湾积体电路制造股份有限公司 封装结构
CN110676181A (zh) * 2019-09-23 2020-01-10 上海朕芯微电子科技有限公司 一种扩散式csp封装方法
CN110783327A (zh) * 2019-10-24 2020-02-11 中芯集成电路（宁波）有限公司 晶圆级系统封装方法及封装结构

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6479900B1 (en) * 1998-12-22 2002-11-12 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
US20010038151A1 (en) * 2000-03-09 2001-11-08 Yoshikazu Takahashi Semiconductor device and the method for manufacturing the same
US20080251915A1 (en) * 2007-04-16 2008-10-16 Phoenix Precision Technology Corporation Structure of semiconductor chip and package structure having semiconductor chip embedded therein
CN101359639A (zh) * 2007-07-31 2009-02-04 全懋精密科技股份有限公司 埋入半导体芯片的电路板结构及其制法
CN106328627A (zh) * 2015-06-30 2017-01-11 台湾积体电路制造股份有限公司 堆叠的半导体器件及其形成方法
CN105261611A (zh) * 2015-10-15 2016-01-20 矽力杰半导体技术(杭州)有限公司 芯片的叠层封装结构及叠层封装方法
CN108666288A (zh) * 2017-03-30 2018-10-16 台湾积体电路制造股份有限公司 封装结构
CN110676181A (zh) * 2019-09-23 2020-01-10 上海朕芯微电子科技有限公司 一种扩散式csp封装方法
CN110783327A (zh) * 2019-10-24 2020-02-11 中芯集成电路（宁波）有限公司 晶圆级系统封装方法及封装结构

Similar Documents

Publication Publication Date Title
US8524532B1 (en) Integrated circuit package including an embedded power stage wherein a first field effect transistor (FET) and a second FET are electrically coupled therein
KR101150322B1 (ko) 반도체 칩 패키지 및 그 제조 방법
US8008125B2 (en) System and method for stacked die embedded chip build-up
EP2672789A2 (en) Ultrathin buried die module and method of manufacturing thereof
WO2005045902A2 (en) Semiconductor device and manufacturing method thereof
JP2002009236A (ja) 多層半導体装置及びその製造方法
JP2005294451A (ja) 半導体集積回路の製造方法および半導体集積回路ならびに半導体集積回路装置
TW200839971A (en) Chip package module
CN114267598B (zh) 一种射频前端集成电路的封装结构以及封装方法
CN103137613B (zh) 制备有源芯片封装基板的方法
KR20100133303A (ko) 반도체 장치 및 그 제조 방법
CN112820721A (zh) 一种集成封装天线及其封装方法
CN112713097A (zh) 天线封装结构及封装方法
CN112713098A (zh) 天线封装结构及封装方法
CN112103258B (zh) 一种双面开窗封装结构及其制造方法
CN114038760A (zh) 一种基于模制成型制程的封装基板及其制造方法
CN112820713A (zh) 一种金属框架封装基板及其制造方法
CN111261532A (zh) 一种低rdson三维堆叠集成封装结构及其制备方法
US7785928B2 (en) Integrated circuit device and method of manufacturing thereof
CN111341755A (zh) 功率器件埋入式基板封装结构及制备方法
CN211150512U (zh) 扇出型三维封装结构
CN114496818A (zh) 多器件分层嵌埋封装结构及其制作方法
CN114695316A (zh) 用于半导体器件和外部部件的三维封装
KR102205195B1 (ko) 반도체 칩 적층 패키지 및 그 제조 방법
JP3914094B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination