JP3914094B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3914094B2 JP3914094B2 JP2002163508A JP2002163508A JP3914094B2 JP 3914094 B2 JP3914094 B2 JP 3914094B2 JP 2002163508 A JP2002163508 A JP 2002163508A JP 2002163508 A JP2002163508 A JP 2002163508A JP 3914094 B2 JP3914094 B2 JP 3914094B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- connection terminal
- substrate
- wiring
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Description
【０００１】
【発明の属する技術分野】
本発明は、配線基板、それを用いた半導体装置、及び配線基板の製造方法に関する。
【０００２】
【従来の技術】
従来において樹脂封止型の半導体装置に使用される配線基板について説明する。図２５（ａ）は従来の配線基板の一方の基板面を示す図であり、図２５（ｂ）は従来の配線基板の他方の基板面を示す図である。図２５（ａ）及び（ｂ）に示した配線基板１４０において、基材はガラスエポキシ樹脂である。配線基板１４０の中央には開口１４５が設けられている。なお、図２５（ａ）に示された配線基板の基板面を以下「上面」といい、図２５（ｂ）に示された配線基板の基板面を以下「下面」という。
【０００３】
図２５（ａ）に示すように、配線基板１４０の上面には、実装される半導体素子の接続端子と接続される第１の接続端子１４１、配線パターン１４２、及び接続孔（ビアホール）１４３が設けられている。配線パターン１４２は、配線基板１４０の上面に形成した金属箔にフォトリソグラフ及びケミカルエッチングを施すことによって形成されている。配線パターン１４２の一端は第１の接続端子１４１に接続されており、配線パターン１４２の他端は、接続孔（ビアホール）１４３に接続されている。第１の接続端子１４１は金属細線（図示せず）によって半導体素子の接続端子（図示せず）と接続される。接続孔１４３は、下層の配線に接続されている。
【０００４】
また、図２５（ｂ）に示すように、配線基板１４０の下面には外部との接続に用いられる第２の接続端子１４４が形成されている。第２の接続端子１４４は、配線パターン１４２と同様に、下面に形成した金属箔にフォトリソグラフ及びケミカルエッチングを施すことによって形成されている。第２の接続端子１４４は上面に設けられた接続孔１４３と基板内部で電気的に接続されている。また、配線基板１４０は第２の接続端子１４４を介して外部の装置に接続される。
【０００５】
なお、図２５（ａ）及び（ｂ）においてハッチングが施された部分には、ソルダーレジスト等の有機皮膜が形成されている。１４６は、半導体素子を搭載する支持台を接着するための接着領域であり、この部分には第２の接続端子１４４を形成するのに用いた金属箔が残されている。
【０００６】
次に、配線基板１４０を用いた半導体装置について説明する。図２６は、従来の配線基板を用いた半導体装置及びその製造工程を示す断面図であり、図２６（ａ）〜（ｃ）は一連の製造工程を示している。なお、図２６で示す断面は、図２５（ａ）及び（ｂ）中の切断線Ｇ−Ｇにおける断面であり、図２６においては、断面に現れた線のみを記載している。
【０００７】
最初に、図２６（ａ）に示すように、配線基板１４０の接着領域１４６に支持台１４８を接着する。接着領域１４６への支持台１４８の接着は、接着領域１４６と支持台１４８との間に導電性ペースト（図示せず）を介在させ、温度８０℃〜１５０℃で１５分間〜４５分間加熱して導電性ペーストを硬化させることによって行なわれている。これにより、機械的に堅牢な接続が形成される。
【０００８】
次に、図２６（ｂ）に示すように、半導体素子１４９が開口部１４５の内部に収納されるように、支持台１４８に半導体素子１４９を固定する。更に、半導体素子１４９の接続端子１５０と第１の接続端子１４１とを金属細線１５１で接続する。接続は１４０℃〜２００℃の温度で、超音波熱圧着によって行なう。
【０００９】
その後、図２６（ｃ）に示すように、配線基板３の上面に、熱硬化性の固形の樹脂を用いたトランスファー成型又は液状の樹脂を用いたスクリーン印刷成形を行なって、配線基板１４０、半導体素子１４９及び金属細線１５１を封止樹脂１５２で一体的に封止する。更に、１７０℃の温度で５時間加熱して封止樹脂１５２を硬化させる。また、必要に応じて第２の接続端子１４４にハンダボール１５２を接合する。この場合は、樹脂型ＢＧＡパッケージが得られる。
【００１０】
なお、配線基板１４０は、図２５及び図２６においては、単体で示されているが、実際には一枚の多層基板に複数の配線基板１４０が作製されている。このため、図２６（ｃ）の工程終了後に、各配線基板１４０はダイシングにより所定の寸法で切り出されて個片化される。
【００１１】
【発明が解決しようとする課題】
ところで、上記に示した従来の配線基板においては、上面に形成された第１の接続端子１４１と下面に形成された第２の接続端子１４４とを接続するために、配線基板１４０の所定の位置に非常に多くの接続孔１４３を設ける必要がある。この接続孔１４３は第１の接続端子１４１と第２の接続端子１４４とが接続される数だけ必要となる。
【００１２】
しかし、配線基板１４０の作製において、基板全体の作製費用に占める接続孔１１の加工費用の割合は高く、従って接続孔１４３の数が増加すると、それに合わせて配線基板１４０の価格も非常に高くなってしまう。
【００１３】
また、接続孔１４３を設けると、配線基板１４０の上面又は下面に設ける配線パターン（例えば図２５（ａ）に示した配線パターン１４２）の設計自由度に大きな制約が課されてしまう。このことは、接続孔１４３を設けることで、配線基板１４０の電気特性が犠牲になることを意味している。
【００１４】
更に、配線基板１４０の下面の有効領域に配線や接続孔を設けようとすると、第２の接続端子１４４を配置することができる領域が小さくなる。この場合、配線基板１４０を多層化する必要性や、第２の接続端子１４４の数を減らす必要性が生じてしまう。この結果、配線基板１４０を使用して組み立てられた半導体装置のコストが増大し、半導体装置の性能や機能の低下を生じさせてしまう。
【００１５】
本発明の目的は、上記問題を解消し、基板面に設ける接続孔の個数を縮減でき、コストの低減を図り得る配線基板、その製造方法、それを用いた半導体装置を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的を達成するために本発明にかかる第１の配線基板は、半導体素子との接続に用いられる複数の第１の接続端子と、外部との接続に用いられる複数の第２の接続端子とが設けられた枠状の配線基板であって、外周面及び内周面のうちの少なくとも一方に、複数の導通路が設けられており、全部又は一部の第１の接続端子と全部又は一部の第２の接続端子とは、前記導通路を介して、電気的に接続されていることを特徴とする。
【００１７】
この特徴により、基板面や基板内部に接続孔を設ける必要がなく、又基板を多層化する必要もない。よって、本発明にかかる第１の配線基板によれば、従来例に比べて、基板面に形成する配線パターンの設計自由度を高めることができ、又第２の接続端子を配置できる領域を大きく確保できるので、電気特性上より有利な配線基板が実現できる。
【００１８】
上記第１の配線基板は、前記導通路が前記外周面及び前記内周面に設けられ、前記第１の接続端子と前記第２の接続端子とが互いに異なる基板面に設けられ、前記全部又は一部の第１の接続端子は、前記第１の接続端子が設けられた基板面に形成された配線パターンによって、前記外周面に設けられた導通路及び前記内周面に設けられた導通路のうち少なくとも一方に電気的に接続されており、前記全部又は一部の第２の接続端子は、前記第２の接続端子が設けられた基板面に形成された配線パターンによって、前記外周面に設けられた導通路及び前記内周面に設けられた導通路のうち少なくとも一方に電気的に接続されている態様とすることができる。
【００１９】
また、上記第１の配線基板は、前記導通路が前記外周面及び前記内周面に設けられ、前記第１の接続端子と前記第２の接続端子とが同一の基板面に設けられ、前記全部又は一部の第１の接続端子は、前記同一の基板面に形成された配線パターンによって、前記内周面に設けられた導通路に電気的に接続されており、前記全部又は一部の第２の接続端子は、前記配線パターンとは別の前記同一の基板面に形成された配線パターンによって、前記外周面に設けられた導通路に電気的に接続されており、前記外周面に設けられた導通路と前記内周面に設けられた導通路とは、前記同一の基板面の裏面となる基板面に形成された配線パターンによって電気的に接続されている態様とすることもできる。
【００２０】
更に、上記第１の配線基板は、前記導通路が前記内周面に設けられ、前記第１の接続端子と前記第２の接続端子とが互いに異なる基板面に設けられ、前記全部又は一部の第１の接続端子は、前記第１の接続端子が設けられた基板面に形成された配線パターンによって、前記内周面に設けられた導通路に電気的に接続されており、前記全部又は一部の第２の接続端子は、前記第２の接続端子が設けられた基板面に形成された配線パターンによって、前記内周面に設けられた導通路に電気的に接続されている態様とすることもできる。
【００２１】
また、上記第１の配線基板は、前記導通路が前記外周面に設けられ、前記第１の接続端子と前記第２の接続端子とが互いに異なる基板面に設けられ、前記全部又は一部の第１の接続端子は、前記第１の接続端子が設けられた基板面に形成された配線パターンによって、前記外周面に設けられた導通路に電気的に接続されており、前記全部又は一部の第２の接続端子は、前記第２の接続端子が設けられた基板面に形成された配線パターンによって、前記外周面に設けられた導通路に電気的に接続されている態様とすることもできる。
【００２２】
また、上記目的を達成するために本発明にかかる第２の配線基板は、半導体素子との接続に用いられる複数の第１の接続端子と、外部との接続に用いられる複数の第２の接続端子とが設けられた配線基板であって、外周面に複数の導通路が設けられており、全部又は一部の第１の接続端子と全部又は一部の第２の接続端子とは、前記導通路を介して、電気的に接続されていることを特徴とする。
【００２３】
この特徴により、上記の第１の配線基板と同様に、従来例に比べて、基板面に形成する配線パターンの設計自由度を高めることができ、又第２の接続端子を配置できる領域を大きく確保できるので、電気特性上より有利な配線基板が実現できる。
【００２４】
上記第２の配線基板は、前記第１の接続端子と前記第２の接続端子とが互いに異なる基板面に設けられ、前記全部又は一部の第１の接続端子は、前記第１の接続端子が設けられた基板面に形成された配線パターンによって、前記導通路に接続されており、前記全部又は一部の第２の接続端子は、前記第２の接続端子が設けられた基板面に形成された配線パターンによって、前記導通路に接続されている態様とすることができる。
【００２５】
更に、上記目的を達成するために本発明にかかる第３の配線基板は、半導体素子との接続に用いられる複数の第１の接続端子と、外部との接続に用いられる複数の第２の接続端子とが同一の基板面に設けられた配線基板であって、外周面に複数の導通路が設けられ、一の導通路とそれ以外の導通路とは、前記同一の基板面の裏面となる基板面に形成された配線パターンによって接続され、全部又は一部の第２の接続端子は、前記同一の基板面に形成された配線パターンによって、前記第１の接続端子及び前記導通路のうちの少なくとも一方に接続されていることを特徴とする。
【００２６】
この特徴により、上記の第１の配線基板と同様に、従来例に比べて、基板面に形成する配線パターンの設計自由度を高めることができ、又第２の接続端子を配置できる領域を大きく確保できるので、電気特性上より有利な配線基板が実現できる。
【００２７】
上記本発明にかかる配線基板においては、前記第１の接続端子と前記第２の接続端子とが、互いに異なる基板面に設けられている場合であれば、基板面に設けられた渦巻き状の配線パターンと、前記渦巻き状の配線パターンの少なくとも一方の端部と電気的に接続される接続孔とを有し、一部の第１の接続端子と一部の第２の接続端子とは、前記渦巻き状の配線パターン及び前記接続孔を介して、電気的に接続されている態様とすることができる。
【００２８】
また、上記本発明にかかる配線基板においては、前記半導体素子以外の実装部品との接続に用いられる第３の接続端子が基板面に設けられており、前記第３の接続端子は、一部の第１の接続端子又は一部の第２の接続端子に電気的に接続されている態様とすることもできる。
【００２９】
上記本発明にかかる配線基板においては、外周面及び内周面のうち少なくとも一方に溝部設け、溝部の壁面に導電膜を形成し、この導電膜を導通路とするのが好ましい態様である。また、配線基板を構成する基材は、有機系材料又は無機系材料で形成することができる。有機系材料としては、ガラスエポキシ樹脂、ポリイミド樹脂、ポリベンゾオキサザール樹脂、高耐熱性熱可塑性樹脂から選択される少なくとも一種を含む材料が挙げられる。無機系材料としては、セラミック系材料、ガラス系材料、金属系材料から選択される少なくとも一種を含む材料が挙げられる。
【００３０】
次に、上記目的を達成するために本発明にかかる半導体装置は、上記した配線基板と、半導体素子とを少なくとも有することを特徴とする。
【００３１】
本発明にかかる半導体装置は、上記第１の配線基板を用いる場合は、前記半導体素子を搭載するための支持台を更に有し、前記支持台は、前記第１の接続端子が設けられていない基板面に、前記配線基板の前記内周面で囲まれた部分が塞がれるように固定され、前記半導体素子は、前記内周面に囲まれるように前記支持台に固定され、前記半導体素子と前記第１の接続端子とは金属細線を介して電気的に接続されている態様とすることができる。また、前記半導体素子は、前記第１の接続端子が設けられた基板面上に固定され、前記半導体素子の接続端子は、バンプ接点を介して、前記第１の接続端子に固定されている態様とすることもできる。
【００３２】
この場合、半導体素子は配線基板の開口部内に沈められるようにして実装されるため、パッケージの薄肉化及び軽量化を図ることができる。更に、支持台の材料の選択により、半導体素子で発生した熱を放出することができるため、放熱性の向上を図ることもできる。
【００３３】
また、本発明にかかる半導体装置は、上記第２の配線基板又は第３の配線基板を用いる場合は、前記半導体素子は、前記第１の接続端子が設けられた基板面に固定され、前記半導体素子と前記第１の接続端子とは金属細線を介して電気的に接続されている態様とすることができる。また、前記半導体素子は、前記第１の接続端子が設けられた基板面上に固定され、前記半導体素子の接続端子は、バンプ接点を介して、前記第１の接続端子に固定されている態様とすることもできる。
【００３４】
更に、上記本発明にかかる半導体装置においては、配線基板の第２の接続端子にバンプ接点を設けた態様とすることができる。
【００３５】
次に、上記目的を達成するために本発明にかかる配線基板の製造方法は、板状の部材を切断して配線基板を製造する方法であって、（ａ）前記板状の部材に、厚み方向に貫通する複数の貫通孔を、製造対象となる配線基板の外周形状に沿って設ける工程と、（ｂ）前記貫通孔の壁面に導電膜を形成する工程又は前記貫通孔の内部に導電性材料を充填する工程と、（ｃ）前記貫通孔が前記板状の部材の厚み方向に分割されるように前記板状の部材を切断する工程とを少なくとも有することを特徴とする。
【００３６】
この特徴により、外周面及び内周面に導通路が形成された配線基板を簡単に作製することができる。特に、外周面に導通路を設ける場合においては、一つの貫通孔を設けることで二つの配線基板の導通路を形成することができるため、穿孔にかかるコストを削減できる。更にコストの安い単層基板を用いることができる。このため、配線基板の低コスト化を図ることができ、ひいては半導体装置の低コスト化も図ることができる。
【００３７】
上記本発明にかかる配線基板の製造方法においては、前記製造対象となる配線基板の形状が枠状であり、前記（ａ）の工程において、更に、前記複数の貫通孔を、前記製造対象となる配線基板の内周形状に沿って設け、前記（ｂ）の工程において、更に、前記内周形状に沿って設けた前記貫通孔の壁面にも前記導電膜を形成し、又は前記内周形状に沿って設けた前記貫通孔の内部にも導電性材料を充填し、前記（ｃ）の工程において、更に、前記内周形状に沿って設けた前記貫通孔が前記板状の部材の厚み方向に分割されるように前記板状の部材の切断を行なう態様とすることもできる。なお、前記貫通孔の形状は、円形、長円形、多角形のうちのいずれかであるのが良い。
【００３８】
【発明の実施の形態】
（実施の形態１）
以下、本発明の実施の形態１にかかる配線基板、半導体装置及び配線基板の製造方法について図１〜図４を参照しながら説明する。
【００３９】
最初に、図１に基づいて本実施の形態１にかかる配線基板について説明する。図１は本発明の実施の形態１にかかる配線基板の概略構成を示す図であり、図１（ａ）は実施の形態１にかかる配線基板の一方の基板面を示し、図１（ｂ）は実施の形態１にかかる配線基板の他方の基板面を示している。なお、図１（ａ）に示された基板面を以下「上面」といい、図１（ｂ）に示された基板面を以下「下面」という。
【００４０】
図１（ａ）及び（ｂ）に示すように、本実施の形態１にかかる配線基板は、半導体素子を実装し、実装した半導体素子と外部装置とを接続するための基板である。本実施の形態１にかかる配線基板は、中央に開口部１０を有しており、枠状に形成されている。
【００４１】
また、図１（ａ）に示すように、配線基板の上面には、半導体素子との接続に用いられる複数の第１の接続端子１が設けられている。一方、図１（ｂ）に示すように、配線基板の下面には、外部との接続に用いられる複数の第２の接続端子２が設けられている。本実施の形態１にかかる配線基板においては、第１の接続端子１と第２の接続端子２とは、互いに異なる基板面に設けられている。
【００４２】
このように、本実施の形態１にかかる配線基板においても、上述した従来例と同様に、半導体素子又は外部装置と接続される端子が設けられている。しかし、本実施の形態１にかかる配線基板においては、第１の接続端子１と第２の接続端子２との接続構造が従来例と異なっている。この点について以下に説明する。
【００４３】
図１（ａ）に示すように、一部の第１の接続端子１は上面に形成された配線パターン５ａによって外周面７に設けられた導通路３に接続されており、又別の一部の第１の接続端子は配線パターン５ｂによって内周面８に設けられた導通路４に接続されている。また、図１（ｂ）に示すように、一部の第２の接続端子２は下面に形成された配線パターン６ａによって外周面７に設けられた導通路３に接続されており、別の一部の第２の接続端子２は下面に形成された配線パターン６ｂによって内周面８に設けられた導通路４に接続されている。
【００４４】
図１（ａ）及び（ｂ）から分るように、本実施の形態１にかかる配線基板においては、第１の接続端子１と第２の接続端子２とは外周面７に設けられた導通路３又は内周面８に設けられた導通路４を介して電気的に接続されている。このため、基板面や基板内部に接続孔を設ける必要がなく、又基板を多層化する必要もない。よって、本実施の形態１にかかる配線基板によれば、従来例に比べて、基板面に形成する配線パターンの設計自由度を高めることができ、又第２の接続端子を配置できる領域を大きく確保できる。
【００４５】
なお、図１（ａ）及び（ｂ）において、ハッチングが施された部分には、ソルダーレジスト等の有機皮膜が形成されている。また、図１（ｂ）中において開口部１０周辺の有機皮膜が形成されていない領域は、半導体素子搭載用の支持台を接着するための接着領域９である。
【００４６】
本実施の形態１において、配線基板の大きさは、実装する半導体素子の大きさに合わせて適宜設定できる。また、本実施の形態１にかかる配線基板は、後述の図４に示すように、開口部１０の内側に半導体素子を実装する。このため、開口部１０は、縦横の各寸法が半導体素子のそれよりも少なくとも０．２ｍｍ以上大きくなるように形成されている。
【００４７】
次に、図２及び図３に基づいて本実施の形態１にかかる配線基板の製造方法について説明する。図２は本発明の実施の形態１にかかる配線基板を作製するための親基板を示す平面図である。図３は本発明の実施の形態１にかかる配線基板の製造方法を示す断面図であり、図３（ａ）〜（ｇ）は一連の製造工程を示している。また、図３に示す配線基板の断面は、図１及び図２中の切断線Ａ−Ａに沿って切断した断面であり、図３には断面に現れた線のみが示されている。
【００４８】
最初に、図３（ａ）に示すように、両基板面に金属箔１２ａ及び１２ｂが貼付された単層基板１１を用意する。本実施の形態１においては、この板状の部材を親基板１３とし、親基板１３を所定の大きさに切断することにより配線基板が得られる。
【００４９】
本実施の形態１においては、単層基板１１としてはガラスエポキシ樹脂で形成した基板が用いられている。但し、本発明においては、単層基板１１はこれに限定されず、ガラスエポキシ樹脂以外の有機系材料、例えば、ポリイミド樹脂や、ポリベンゾオキサザール樹脂（ＰＢＯ）、高耐熱性熱可塑性樹脂等で形成した基板であっても良い。なお、高耐熱性熱可塑性樹脂としては、ポリカーボネート等が挙げられる。更に単層基板１１は、セラミック系材料、ガラス系材料、金属系材料といった無機系材料で形成した基板であっても良い。
【００５０】
単層基板１１として有機系材料で形成した基板を用いた場合は、後述する半導体装置の作製において使用される封止樹脂と単層基板１１との間の線膨張係数の差を小さくでき、又封止樹脂と単層基板１１との界面における接着性の向上を図れるので半導体装置の耐熱性の向上を図ることができる。単層基板１１として無機系材料で形成した基板を用いた場合は、配線基板に実装された半導体素子１の動作によって発生した熱を効率よく放熱することができる。
【００５１】
本実施の形態１においては、両基板面に配線パターンを形成するために設けられる金属箔として銅箔が用いられているが、金属箔はこれに限定されるものではない。本発明においては、これ以外の金属箔、例えば銅箔とニッケル箔とを積層して構成した多層の箔や、銅錫合金といった合金で形成された箔を用いることもできる。
【００５２】
単層基板としてセラミック系材料やガラス系材料で形成した基板を用いる場合は、例えば銅、ニッケル、タングステン又はモリブデンといった金属の粉末が混入されたペーストを基板に印刷し、印刷された基板を焼成することによって、両基板面に金属層が形成された親基板を得ることができる。
【００５３】
単層基板１１の厚みは、用途や材料に合わせて適宜設定すれば良く、例えばガラスエポキシ樹脂で形成する場合は０．１ｍｍ〜１．０ｍｍとすれば良く、ポリイミド樹脂等の可撓性のある材料で形成する場合は８０μｍ〜３５０μｍとすれば良い。また、金属箔１２ａ及び１２ｂの厚みは、１０μｍ〜１００μｍとすれば良い。
【００５４】
次に、図３（ｂ）に示すように、親基板１３に、親基板の厚み方向に貫通する複数の貫通孔１４ａ及び１４ｂを形成する。貫通孔１４ａ及び１４ｂの形成は、図２に示すように、作製対象である図１に示す配線基板の外周形状及び内周形状に沿って、複数の貫通孔１４ａ及び１４ｂが配列されるように行なう。
【００５５】
貫通孔１４ａ及び１４ｂの形成は、例えばレーザやドリル、金型等を用いて行なうことができる。貫通孔の形状（配線基板の厚み方向に垂直な断面形状）は、親基板１３の材質の違いによる加工容易性（耐クラック性等）や、第１及び第２の接続端子の配置を考慮して、例えば、真円、長円、楕円といった円形や、正方形を含む矩形、菱形といった四角形、その他の多角形等の中から適宜選択できる。
【００５６】
また、貫通孔１４ａ及び１４ｂの大きさは、配線基板に実装される半導体素子の種類に合わせて適宜設定すれば良い。具体的には、貫通孔１４ａ及び１４ｂは、貫通孔の形状が円形の場合はその直径が、矩形の場合はその一片の長さが、２０μｍ〜５００μｍとなるように形成すれば良い。
【００５７】
次に、図３（ｃ）に示すように、両基板面における貫通孔１４ａ及び１４ｂの開口とその周辺以外の部分をフォトレジスト被膜１５で覆って、銅によるメッキを行なう。これにより、貫通孔１４ａ及び１４ｂの壁面と開口周辺に導電膜１６が形成される。このとき、導電膜１６は銅で形成されているため金属箔１２ａ及びｂと一体となる。本実施の形態１においては、導電膜１６は銅で形成しているが、これに限定されるものではなく、銅以外の金属やその他の導電性の材料を用いることもできる。
【００５８】
導電膜１６の厚みは、メッキ前の貫通孔１４の大きさに合わせて、適宜設定すれば良い。貫通孔の大きさが上述した大きさである場合は、導電膜１６の厚みは５μｍ〜１００μｍにとすれば良い。また、本実施の形態１においては、貫通孔１４ａ及び１４ｂの壁面に導電膜を設けた態様としているが、貫通孔１４ａ及び１４ｂの内部に導電性材料を充填した態様とすることもできる。
【００５９】
次いで、図３（ｄ）に示すように、フォトレジスト被膜１５の除去を行なう。フォトレジスト皮膜１６の除去は、プラズマアッシングやレジスト除去液を用いて行なうことができる。
【００６０】
次に、図３（ｅ）に示すように、両基板面と貫通孔１４ａ及び１４ｂの内部にフォトレジスト被膜１７を形成する。フォトレジスト皮膜１７は、配線基板の上面においては、図１（ａ）に示す第１の接続端子１、導通路３及び４、配線パターン５ａ及び５ｂとなる金属箔１２ａ上の領域が少なくとも被覆されるように形成する。また、フォトレジスト皮膜１６は、配線基板の下面においては、図１（ｂ）に示す第２の接続端子２、導通路３及び４、配線パターン６ａ及び６ｂとなる金属箔１２ｂ上の領域が少なくとも被覆されるように形成する。
【００６１】
次いで、図３（ｆ）に示すようにエッチングを行った後、フォトレジスト皮膜１６の除去を行なう。この工程により、図１（ａ）又は（ｂ）に示す第１の接続端子１、第２の接続端子２、導通路３及び４、配線パターン５ａ、５ｂ、６ａ、６ｂが形成される。
【００６２】
なお、エッチングは、プラズマエッチングといったドライエッチングや、銅エッチング液への浸漬といったウエットエッチング等によって行なうことができる。フォトレジスト皮膜１６の除去は、上述したフォトレジスト皮膜１５と同様にして行なえば良い。
【００６３】
次に、図３（ｇ）に示すように、配線基板の中心部分に開口部１０を形成し、基板表面に有機皮膜１８を形成する。開口部１０の形成は、配線基板の内周形状に沿って設けられた貫通孔１４ａが親基板の厚み方向に分割されるように、親部材を切断することによって行なう。具体的には、図２に示す内周形状を示す点線にそって親基板１３を切断する。なお、切断はレーザや糸鋸、プレス等を用いて行なうことができる。
【００６４】
有機被膜１８の形成は、第１の接続端子１、第２の接続端子２、接着領域９以外の部分が被覆されるように、スクリーン印刷やフォトリソグラフ技術を用いて行なう。
【００６５】
以上の工程により、複数の本実施の形態１にかかる配線基板が形成された親基板を得ることができる。なお、最終的には、配線基板の外周形状に沿って設けられた貫通孔１４ｂが親基板の厚み方向に分割されるように、この親基板を切断することにより、本実施の形態１にかかる配線基板が得られるが、この切断は半導体素子の実装の前後いずれにおいて行なっても良い。
【００６６】
このように、本実施の形態１にかかる配線基板の製造方法によれば、外周面及び内周面に導通路が形成された配線基板を簡単に作製することができる。特に、本実施の形態１にかかる配線基板のように外周面に導通路を設ける場合においては、一つの貫通孔を設けることで二つの配線基板の導通路を形成することができるため、穿孔にかかるコストを削減できる。更にコストの安い単層基板を用いることができる。このため、配線基板の低コスト化を図ることができ、ひいては後述する半導体装置の低コスト化も図ることができる。
【００６７】
次に、図４に基づいて本実施の形態１にかかる半導体装置について説明する。図４は本発明の実施の形態１にかかる半導体装置及びその製造工程を示す断面図であり、図４（ａ）〜（ｄ）は一連の製造工程を示している。また、図４に示す配線基板の断面も図１及び図２中の切断線Ａ−Ａに沿って切断した断面であり、図４には断面に現れた線のみが示されている。
【００６８】
先ず、図４（ａ）に示すように、図２及び図３（ｆ）で示した親基板を用意する。次いで、図４（ｂ）に示すように、接着領域（図１（ｂ）参照）にテープ状の接着剤１９（厚み１０μｍ〜１５０μｍ）を配置し、更に、内周面８で囲まれた部分が塞がれるよう支持台２０を配置する。その後、加熱及び加圧を行なって支持台２０を配線基板の下面に接着する。なお、本実施の形態１では、接着剤１９としてテープ状の接着剤を用いているが、テープ状以外の液状等の接着剤を用いることもできる。
【００６９】
本実施の形態１において、支持台２０としては、両面に錫鉛、錫銀、パラジウム等でメッキが施された銅板が用いられている。但し、本発明において、支持台２０はこれに限定されず、銅以外の金属系材料、セラミック系材料、ガラス系材料といった無機系材料で形成したものであっても良いし、又ガラスエポキシ樹脂やポリイミド樹脂といった有機系材料で形成したものであっても良い。
【００７０】
本実施の形態１のように、支持台２０が無機系材料で形成されている場合は、半導体素子２１の動作によって発生する熱を効率よく放熱することができる。支持台２０が有機系材料で形成されている場合は、後述する封止樹脂と支持台２０との間の線膨張係数の差を小さくでき、又封止樹脂と単層基板１１との界面における接着性の向上を図れるので半導体装置の耐熱性の向上を図ることができる。
【００７１】
本実施の形態１において、接着剤１９としては、ポリアミドイミドエーテル樹脂やエポキシ樹脂といった樹脂が用いられている。接着剤１９の加熱は、樹脂の軟化点以上の温度、例えば１６０℃〜４００℃の範囲で行なわれている。
【００７２】
次に、図４（ｃ）に示すように、支持台１２の上面に銀ペーストやハンダ等の接続部材２２を塗布又は配置し、その上に、予め５０μｍ以上の厚さに仕上げた半導体素子２１を載せる。更に、その状態で１５０℃〜３００℃の温度で加熱して接続部材２２を軟化又は溶融し、その後、接続部材２２を自然冷却して硬化させる。この工程により、半導体素子２１は内周面８に囲まれた状態で支持台１２に固定される。
【００７３】
次に、図４（ｄ）に示すように、金、銅又は金合金で形成された金属細線２４により、半導体素子２１の接続端子２３と配線基板の上面に設けられた第１の接続端子１とをワイヤーボンディングする。なお、ワイヤーボンディング時の加熱温度は、配線基板を構成する単層基板１１の種類に応じて適宜設定され、本実施の形態１においては、単層基板１１はガラスエポキシ基板であるため１５０℃程度に設定されている。単層基板１１が、高ガラス転移温度レジン基板である場合は、加熱温度は２５０℃程度に設定すれば良い。
【００７４】
次に、図４（ｅ）に示すように、ワイヤーボンディングが終了した半導体素子２１と配線基板とを上面側から封止樹脂２５で封止する。封止樹脂２５による封止方法としては、複数のキャビティーブロックを有する封止金型を用いて樹脂で封止を行なうトランスファー成型や、メタルマスクを用いて液状の樹脂で封止を行なう印刷成型等が挙げられる。更に、樹脂封止の終了後、親基板をダイシングして配線基板を切り出す。具体的には、図２中に示した外周形状を示す点線に沿って親基板１３を切断する。
【００７５】
このようにして、本実施の形態１にかかる半導体装置を得ることができる。本実施の形態１にかかる半導体装置では、半導体素子２１は配線基板の開口部内に沈められるようにして実装されるため、パッケージの薄肉化及び軽量化を図ることができる。更に、上述したように支持台１２によって、半導体素子で発生した熱を放出することができるため、本実施の形態１にかかる半導体装置は放熱性にも優れている。
【００７６】
なお、図４においては図示されていないが、第２の接続端子（図１（ｂ）参照）には、直径４０μｍ〜直径３００μｍ程度のハンダボールをハンダリフローによって取り付けることもできる。この場合は、ＢＧＡパッケージが得られる。
【００７７】
（実施の形態２）
次に本発明の実施の形態２にかかる配線基板、半導体装置及び配線基板の製造方法について、図５及び図６を参照しながら説明する。
【００７８】
最初に、図５に基づいて本実施の形態２にかかる配線基板について説明する。図５は本発明の実施の形態２にかかる配線基板の概略構成を示す図であり、図５（ａ）は実施の形態２にかかる配線基板の一方の基板面を示し、図５（ｂ）は実施の形態２にかかる配線基板の他方の基板面を示している。なお、図５においても、図１と同様、図５（ａ）に示された基板面を以下「上面」といい、図５（ｂ）に示された基板面を以下「下面」という。
【００７９】
図５（ａ）及び（ｂ）に示すように、本実施の形態２にかかる配線基板も、実施の形態１にかかる配線基板と同様に、半導体素子の実装に用いられる基板である。また、本実施の形態２にかかる配線基板も、中央に開口部５０を有しており、枠状に形成されている。更に、本実施の形態２にかかる配線基板にも、外周面５７に導通路５３が設けられており、内周面５８に導通路５４が設けられている。
【００８０】
但し、本実施の形態２においては、図５（ｂ）に示すように、半導体素子との接続に用いられる複数の第１の接続端子５１と外部との接続に用いられる複数の第２の接続端子５２とは、同一の基板面（下面）に設けられており、この点で実施の形態１と異なっている。
【００８１】
このため、図５（ａ）に示すように、導通路５３は上面に形成された配線パターン５５によって導通路５４に接続されている。また、図５（ｂ）に示すように、一部の第２の接続端子５２は、下面に形成された配線パターン５６ａ配線パターンによって、外周面５７に設けられた導通路５３に接続されており、一部の第１の接続端子５１は下面に形成された配線パターン５６ｂによって導通路５４に接続されている。
【００８２】
また、本実施の形態２においては、図１（ｂ）に示すように、第１の接続端子５１と第２の接続端子５２とを配線パターン５６ｃによって直接接続することもできる。配線パターン５６ｄは、第２の接続端子間を直接接続する場合に用いられる。
【００８３】
このように、第１の接続端子５１と第２の接続端子５２とが同一の基板面に設けられているが、本実施の形態２においても、従来例のような接続孔を設けることなく、第１の接続端子５１と第２の接続端子５２とを接続することができる。このことから、本実施の形態２においても、実施の形態１と同様に、従来例に比べて、基板面に形成する配線パターンの設計自由度を高めることができ、又第２の接続端子を配置できる領域を大きく確保できると言える。更に、本実施の形態２にかかる配線基板は、後述するように半導体素子がバンプ接点を介して実装されるように構成されている。このため、本実施の形態２にかかる配線基板を用いることで、実施の形態１に比べて、半導体装置の薄型化を図ることができる。
【００８４】
なお、図５（ａ）及び（ｂ）において、ハッチングが施された部分には、実施の形態１と同様に有機皮膜が形成されている。図１（ｂ）中において開口部５０周辺の有機皮膜が形成されていない領域は、半導体素子を搭載するための半導体素子搭載領域５９である。本実施の形態１にかかる配線基板は、後述の図６に示すように、基板面上に半導体素子を実装する。このため、開口部１０は、縦横の各寸法が半導体素子のそれよりも少なくとも０．２ｍｍ以上小さくなるように形成されている。
【００８５】
本実施の形態２にかかる配線基板の作製は、実施の形態１で説明した製造工程（図２及び図３参照）に準じて行なうことができる。つまり、図２及び図３で示したように、両面に金属箔が貼付された単層基板を親基板として用い、導通路となる貫通孔を親基板に形成し、親基板の基板面に第１の接続端子５１、第２の接続端子５２、各種配線パターン５５及び５６ａ〜５６ｄをフォトリソグラフやエッチングによって設け、更に貫通孔が厚み方向に分割されるように親基板を切断することによって、本実施の形態２にかかる配線基板を得ることができる。
【００８６】
次に、図６に基づいて本実施の形態２にかかる半導体装置について説明する。図６は本発明の実施の形態１にかかる半導体装置及びその製造工程を示す断面図であり、図６（ａ）〜（ｄ）は一連の製造工程を示している。また、図６に示す断面は図５中の切断線Ｂ−Ｂに沿って切断した断面であり、図６には断面に現れた線のみが示されている。
【００８７】
先ず、図６（ａ）に示すように、図５に示す配線基板が形成された親基板（厚み１５０μｍ）を用意する。図６において、６０は単層基板、６１は有機皮膜である。
【００８８】
次いで、図６（ｂ）に示すように、配線基板の下面の開口部５０周辺に設けられた第１の接続端子５１と、予め５０μｍ以上の厚さに仕上げた半導体素子６３の接続端子とをバンプ接点６２を介して接合する。バンプ接点６２としては、金、ハンダ、銅等の低融点金属を電解又は無電解メッキ等でバンプ状に形成したものを用いることができる。バンプ接点による接合は、１８０℃〜２７０℃に加熱して行なう。また必要に応じて超音波振動を加える。
【００８９】
次に、図６（ｃ）に示すように、半導体素子６３を支持するための支持台６５を配線基板に接着する。支持台６５の接着は、半導体素子搭載領域５９における第１の接続端子５１の外周側の領域にテープ状の接着剤６４（厚み１０μｍ〜１５０μｍ）を配置し、接着剤６４と支持台６５の外周部とを重ね合わせて、加熱及び加圧することによって行なう。更に同時に、半導体素子６３の支持台６５側の面に銀ペーストやハンダ等の接続部材６６を塗布又は配置しておき、半導体素子６３と支持台６５との接合も行なう。
【００９０】
なお、本実施の形態２においても、接着剤６４としては、実施の形態１で述べた接着剤１９と同様に、テープ状以外の液状等の接着剤を用いることもできる。また、支持台６５としては、実施の形態１と同様に、両面に錫鉛、錫銀、パラジウム等でメッキが施された銅板で形成したものを用いることができる。
【００９１】
次に、図６（ｄ）に示すように、配線基板の上面を封止樹脂６７で封止する。封止樹脂６７による封止は、実施の形態１と同様に、トランスファー成型や印刷成型等によって行なうことができる。
【００９２】
最後に、図６（ｅ）に示すように、親基板をダイシングして配線基板を切り出す。ダイシングは、実施の形態１と同様に、外周形状に沿って設けられた貫通孔（導通路５３となる貫通孔）が分割されるように行なう。
【００９３】
このようにして、本実施の形態２にかかる半導体装置を得ることができる。本実施の形態２にかかる半導体装置では、半導体素子６３はフェースダウン方式によって実装され、半導体素子６３の接続端子はバンプ接点を介して第１の接続端子５１に接続される。このため、抵抗、容量及びインダクタンスといった高周波回路の障害となる成分を激減させることができるので、本実施の形態２によれば高周波特性に優れた半導体装置を得ることができる。
【００９４】
なお、本実施の形態２においては、ダイシングの前に、第２の接続端子５２にハンダボール（直径４０μｍ〜３００μｍ）６８が取り付けられる。ハンダボールの取り付けはハンダリフローによって行なわれる。
【００９５】
（実施の形態３）
次に本発明の実施の形態３にかかる配線基板、半導体装置及び配線基板の製造方法について、図７を参照しながら説明する。
【００９６】
図７は本発明の実施の形態３にかかる配線基板の概略構成を示す図であり、図７（ａ）は実施の形態３にかかる配線基板の一方の基板面を示し、図７（ｂ）は実施の形態３にかかる配線基板の他方の基板面を示している。なお、図７においても、図１と同様、図７（ａ）に示された基板面を以下「上面」といい、図７（ｂ）に示された基板面を以下「下面」という。
【００９７】
図７（ａ）及び（ｂ）に示すように、本実施の形態３にかかる配線基板も、実施の形態１にかかる配線基板と同様に、半導体素子の実装に用いられる基板である。また、本実施の形態３にかかる配線基板も、中央に開口部７０を有しており、枠状に形成されている。
【００９８】
更に、実施の形態１と同様に、半導体素子との接続に用いられる複数の第１の接続端子７１と外部との接続に用いられる複数の第２の接続端子７２とは、互いに異なる基板面に設けられている。本実施の形態３においても、図７（ａ）に示すように第１の接続端子７１は上面に設けられ、図７（ｂ）に示すように第２の接続端子５２は下面に設けられている。
【００９９】
但し、本実施の形態３においては、図７（ａ）及び（ｂ）に示すように、導通路７４は内周面７８にのみ設けられており、この点で実施の形態１と異なっている。このため、本実施の形態３においては、第１の接続端子７１と第２の接続端子７２との接続は、内周面７８に設けられた導通路７４によってのみ行なわれる。
【０１００】
なお、図７（ａ）において、７５は、一部の第１の接続端子７１と導通路７４とを接続する配線パターンである。また、図７（ｂ）において、７６は、一部の第２の接続端子７２と導通路７４とを接続する配線パターンである。
【０１０１】
このように、本実施の形態３においては、内周面７８にのみ導通路７４が設けられているが、本実施の形態３においても、従来例のような接続孔を設けることなく、第１の接続端子７１と第２の接続端子７２とを接続することができる。
【０１０２】
このことから、本実施の形態３においても、実施の形態１と同様に、従来例に比べて、基板面に形成する配線パターンの設計自由度を高めることができ、又第２の接続端子を配置できる領域を大きく確保できると言える。
【０１０３】
なお、図７（ａ）及び（ｂ）においても、ハッチングが施された部分には、実施の形態１と同様に有機皮膜が形成されている。また、図７（ｂ）中において開口部７０周辺の有機皮膜が形成されていない領域は、半導体素子搭載用の支持台を接着するための接着領域７９である。
【０１０４】
本実施の形態３にかかる配線基板は、実施の形態１にかかる配線基板と同様に、開口部７０の内側に半導体素子を実装する。このため、開口部７０も、縦横の各寸法が半導体素子のそれよりも少なくとも０．２ｍｍ以上大きくなるように形成されている。
【０１０５】
本実施の形態３にかかる配線基板の作製は、実施の形態１で説明した製造工程（図２及び図３参照）に準じて行なうことができる。つまり、図２及び図３で示したように、両面に金属箔が貼付された単層基板を親基板として用い、導通路となる貫通孔を親基板に形成し、親基板の基板面に第１の接続端子７１、第２の接続端子７２、各種配線パターン７５及び７６をフォトリソグラフやエッチングによって設け、更に貫通孔が厚み方向に分割されるように親基板を切断することによって、本実施の形態３にかかる配線基板を得ることができる。なお、本実施の形態３においては、貫通孔は内周形状に沿って設けるだけで良い。
【０１０６】
また、本実施の形態３にかかる半導体装置の作製も、実施の形態１で説明した製造工程（図４参照）に準じて行なうことができる。つまり、接着領域７９に支持台を接着し、開口部７０の内側に収まるようにして半導体素子を支持台に固定し、金属細線によって第１の接続端子７１と半導体素子の接続端子とを接続し、最後に封止樹脂によって半導体素子と配線基板とを封止することによって、本実施の形態３にかかる半導体装置を得ることができる。
【０１０７】
（実施の形態４）
次に本発明の実施の形態４にかかる配線基板、半導体装置及び配線基板の製造方法について、図８を参照しながら説明する。
【０１０８】
図８は本発明の実施の形態４にかかる配線基板の概略構成を示す図であり、図８（ａ）は実施の形態４にかかる配線基板の一方の基板面を示し、図８（ｂ）は実施の形態４にかかる配線基板の他方の基板面を示している。なお、図８においても、図１と同様、図８（ａ）に示された基板面を以下「上面」といい、図８（ｂ）に示された基板面を以下「下面」という。
【０１０９】
図８（ａ）及び（ｂ）に示すように、本実施の形態４にかかる配線基板も、実施の形態１にかかる配線基板と同様に、半導体素子の実装に用いられる基板である。また、本実施の形態４にかかる配線基板も、中央に開口部８０を有しており、枠状に形成されている。
【０１１０】
更に、実施の形態１と同様に、半導体素子との接続に用いられる複数の第１の接続端子８１と外部との接続に用いられる複数の第２の接続端子８２とは、互いに異なる基板面に設けられている。本実施の形態４においても、図８（ａ）に示すように第１の接続端子８１は上面に設けられ、図８（ｂ）に示すように第２の接続端子８２は下面に設けられている。
【０１１１】
但し、本実施の形態４においては、図８（ａ）及び（ｂ）に示すように、導通路８３は外周面８７にのみ設けられており、この点で実施の形態１と異なっている。このため、本実施の形態４においては、第１の接続端子８１と第２の接続端子８２との接続は、外周面８７に設けられた導通路８３によってのみ行なわれる。
【０１１２】
なお、図８（ａ）において、８５は、一部の第１の接続端子８１と導通路８３とを接続する配線パターンである。また、図７（ｂ）において、８６は、一部の第２の接続端子８２と導通路８３とを接続する配線パターンである。
【０１１３】
このように、本実施の形態４においては、外周面８７にのみ導通路８３が設けられているが、本実施の形態４においても、従来例のような接続孔を設けることなく、第１の接続端子８１と第２の接続端子８２とを接続することができる。
【０１１４】
このことから、本実施の形態４においても、実施の形態１と同様に、従来例に比べて、基板面に形成する配線パターンの設計自由度を高めることができ、又第２の接続端子を配置できる領域を大きく確保できると言える。
【０１１５】
なお、図８（ａ）及び（ｂ）においても、ハッチングが施された部分には、実施の形態１と同様に有機皮膜が形成されている。また、図８（ｂ）中において開口部８０周辺の有機皮膜が形成されていない領域は、半導体素子搭載用の支持台を接着するための接着領域８９である。
【０１１６】
本実施の形態４にかかる配線基板も、実施の形態１にかかる配線基板と同様に、開口部８０の内側に半導体素子を実装する。このため、開口部８０も、縦横の各寸法が半導体素子のそれよりも少なくとも０．２ｍｍ以上大きくなるように形成されている。
【０１１７】
本実施の形態４にかかる配線基板の作製も、実施の形態１で説明した製造工程（図２及び図３参照）に準じて行なうことができる。つまり、図２及び図３で示したように、両面に金属箔が貼付された単層基板を親基板として用い、導通路となる貫通孔を親基板に形成し、親基板の基板面に第１の接続端子８１、第２の接続端子８２、各種配線パターン８５及び８６をフォトリソグラフやエッチングによって設け、更に貫通孔が厚み方向に分割されるように親基板を切断することによって、本実施の形態４にかかる配線基板を得ることができる。なお、本実施の形態４においては、貫通孔は外周形状に沿って設けるだけで良い。
【０１１８】
また、本実施の形態４にかかる半導体装置の作製も、実施の形態１で説明した製造工程（図４参照）に準じて行なうことができる。つまり、接着領域８９に支持台を接着し、開口部８０の内側に収まるようにして半導体素子を支持台に固定し、金属細線によって第１の接続端子８１と半導体素子の接続端子とを接続し、最後に封止樹脂によって半導体素子と配線基板とを封止することによって、本実施の形態４にかかる半導体装置を得ることができる。
【０１１９】
（実施の形態５）
次に本発明の実施の形態５にかかる配線基板、半導体装置及び配線基板の製造方法について、図９〜図１１を参照しながら説明する。
【０１２０】
最初に、図９に基づいて本実施の形態５にかかる配線基板について説明する。
図９は本発明の実施の形態５にかかる配線基板の概略構成を示す図であり、図９（ａ）は実施の形態５にかかる配線基板の一方の基板面を示し、図９（ｂ）は実施の形態５にかかる配線基板の他方の基板面を示している。なお、図９においても、図１と同様、図９（ａ）に示された基板面を以下「上面」といい、図９（ｂ）に示された基板面を以下「下面」という。
【０１２１】
図９（ａ）及び（ｂ）に示すように、本実施の形態５にかかる配線基板も、実施の形態１にかかる配線基板と同様に、半導体素子の実装に用いられる基板である。また、実施の形態１と同様に、半導体素子との接続に用いられる複数の第１の接続端子９１と外部との接続に用いられる複数の第２の接続端子９２とは、互いに異なる基板面に設けられている。本実施の形態５においても、図９（ａ）に示すように第１の接続端子９１は上面に設けられ、図９（ｂ）に示すように第２の接続端子９２は下面に設けられている。
【０１２２】
但し、本実施の形態５にかかる配線基板には、図９（ａ）及び（ｂ）に示すように、中央に開口部は設けられておらず、又導通路９３は外周面９４にのみ設けられており、この点で実施の形態１と異なっている。このため、本実施の形態５においても、実施の形態４と同様に、第１の接続端子９１と第２の接続端子９２との接続は、外周面９４に設けられた導通路９３によってのみ行なわれる。
【０１２３】
なお、図９（ａ）において、９５は、一部の第１の接続端子９１と導通路９３とを接続する配線パターンである。また、図９（ｂ）において、９６は、一部の第２の接続端子９２と導通路９３とを接続する配線パターンである。図９（ａ）及び（ｂ）においても、ハッチングが施された部分には、実施の形態１と同様に有機皮膜が形成されている。また、図９（ｂ）において、９７は半導体素子を搭載するための半導体素子搭載領域である。
【０１２４】
このように、本実施の形態５においても、実施の形態４と同様に外周面８７にのみ導通路８３が設けられているが、従来例のような接続孔を設けることなく、第１の接続端子８１と第２の接続端子８２とを接続することができる。
【０１２５】
このことから、本実施の形態５においても、実施の形態１と同様に、従来例に比べて、基板面に形成する配線パターンの設計自由度を高めることができ、又第２の接続端子を配置できる領域を大きく確保できると言える。
【０１２６】
本実施の形態５にかかる配線基板の作製も、実施の形態１で説明した製造工程（図２及び図３参照）に準じて行なうことができる。つまり、図２及び図３で示したように、両面に金属箔が貼付された単層基板を親基板として用い、導通路となる貫通孔を親基板に形成し、親基板の基板面に第１の接続端子９１、第２の接続端子９２、各種配線パターン９５及び９６をフォトリソグラフやエッチングによって設け、更に貫通孔が厚み方向に分割されるように親基板を切断することによって、本実施の形態５にかかる配線基板を得ることができる。
【０１２７】
なお、本実施の形態５においては、貫通孔は外周形状に沿って設けるだけで良い。また、実施の形態１〜４で示した開口部を設ける必要はなく、半導体素子搭載領域９７には金属箔が除去されずに存置されている。
【０１２８】
次に、図１０及び図１１に基づいて本実施の形態５にかかる半導体装置について説明する。図１０は本発明の実施の形態５にかかる第１の半導体装置及びその製造工程を示す断面図であり、図１０（ａ）〜（ｅ）は一連の製造工程を示している。図１１は本発明の実施の形態５にかかる第２の半導体装置及びその製造工程を示す断面図であり、図１１（ａ）〜（ｄ）は一連の製造工程を示している。なお、図１０及び図１１に示す配線基板の断面は、図９中の切断線Ｃ−Ｃに沿って切断した断面であり、図１０及び図１１には断面に現れた線のみが示されている。
【０１２９】
先ず図１０に示す第１の半導体装置及びその製造工程について以下に説明する。最初に、図１０（ａ）に示すように、図９に示す配線基板が形成された親基板（厚さ１５０μｍ）を用意する。なお、図１０において、９８は有機皮膜、９９は配線基板を構成する単層基板を示している。
【０１３０】
次いで、図１０（ｂ）に示すように、配線基板の半導体素子搭載領域９７に銀ペーストやハンダ等の接続部材１０１を塗布又は配置し、その上に、予め５０μｍ以上の厚さに仕上げた半導体素子１００を載せる。その状態で１５０℃〜３００℃の温度で加熱して接続部材１０１を溶融し、その後、接続部材１０１を自然冷却して硬化させる。この工程により、半導体素子１００は配線基板に固定される。
【０１３１】
次に、図１０（ｃ）に示すように、金、銅又は金合金で形成された金属細線１０２により、半導体素子１００の接続端子１０３と配線基板の上面に設けられた第１の接続端子９１とをワイヤーボンディングする。なお、ワイヤーボンディングは、実施の形態１で説明した図４（ｄ）の工程と同様にして行なえば良い。
【０１３２】
次いで、図１０（ｄ）に示すように、ワイヤーボンディングが終了した半導体素子１００と配線基板とを上面側から封止樹脂１０４で封止する。なお、封止樹脂１０４による封止も、実施の形態１と同様に、トランスファー成型や印刷成型等によって行なうことができる。
【０１３３】
最後に、図１０（ｅ）に示すように、親基板をダイシングして配線基板を切り出す。ダイシングは、実施の形態１と同様に、外周形状に沿って設けられた貫通孔（導通路９３となる貫通孔）が分割されるように行なう。
【０１３４】
図１１に示す第２の半導体装置及びその製造工程について以下に説明する。最初に、図１１（ａ）に示すように、図９に示す配線基板が形成された親基板を用意する。なお、この親基板は図１０（ａ）で示した親基板と同様のものであり、９８は有機皮膜、９９は配線基板を構成する単層基板を示している。
【０１３５】
次いで、図１１（ｂ）に示すように、配線基板の上面に設けられた第１の接続端子９１と、予め５０μｍ〜４００μｍの厚さに仕上げた半導体素子１０５の接続端子とをバンプ接点１０６を介して接合する。なお、バンプ接点１０６としては、実施の形態２と同様の低融点金属で形成したものを用いることができる（図６（ａ）参照）。
【０１３６】
更に、配線基板の半導体素子搭載領域９７には、図１０（ｂ）の工程と同様に接続部材１０７を塗布又は配置しておき、バンプ接点による接合と同時に、半導体素子１０５の中央部分と配線基板との接合も行なう。
【０１３７】
次に、図１１（ｃ）に示すように、配線基板の上面を封止樹脂１０８で封止する。封止樹脂１０８による封止も、実施の形態１と同様に、トランスファー成型や印刷成形等によって行なうことができる。
【０１３８】
最後に、図１１（ｄ）に示すように、親基板をダイシングして配線基板を切り出す。ダイシングは、実施の形態１と同様に、外周形状に沿って設けられた貫通孔（導通路９３となる貫通孔）が分割されるように行なう。
【０１３９】
このようにして、本実施の形態５にかかる第１及び第２の半導体装置を得ることができる。なお、図１０及び１１においては図示されていないが、第２の接続端子（図９（ｂ）参照）には、直径４０μｍ〜直径３００μｍ程度のハンダボールをハンダリフローによって取り付けることもできる。この場合は、ＢＧＡパッケージが得られる。
【０１４０】
（実施の形態６）
次に本発明の実施の形態６にかかる配線基板、半導体装置及び配線基板の製造方法について、図１２及び図１３を参照しながら説明する。
【０１４１】
最初に、図１２に基づいて本実施の形態６にかかる配線基板について説明する。図１２は本発明の実施の形態６にかかる配線基板の概略構成を示す図であり、図１２（ａ）は実施の形態６にかかる配線基板の一方の基板面を示し、図１２（ｂ）は実施の形態６にかかる配線基板の他方の基板面を示している。なお、図１２においても、図１と同様、図１２（ａ）に示された基板面を以下「上面」といい、図１２（ｂ）に示された基板面を以下「下面」という。
【０１４２】
図１２（ａ）及び（ｂ）に示すように、本実施の形態６にかかる配線基板は、有機皮膜が設けられた領域（ハッチングが施された領域）が異なる以外は実施の形態１にかかる配線基板と同様に構成されている。このため、本実施の形態６にかかる配線基板も、実施の形態１にかかる配線基板と同様の効果を有している。
【０１４３】
なお、図１２中において図１と同じ符号が付された部材は、図１で示された部材と同じものである。本実施の形態６にかかる配線基板も、図２及び図３に示した製造工程を経て作製される。
【０１４４】
但し、図１２（ａ）において、第１の接続端子１の周辺の有機皮膜が設けられていない領域は、半導体素子を搭載するための半導体素子搭載領域３０である。本実施の形態６にかかる配線基板は、実施の形態１にかかる配線基板と異なり、開口部１０よりも外形の大きな半導体素子の実装に用いられる。
【０１４５】
このため、下記の図１３に示すように、本実施の形態６にかかる半導体装置は、実施の形態１にかかる半導体装置と構成が異なっている。なお、本実施の形態６にかかる配線基板の作製は、実施の形態１で説明した製造工程（図２及び図３参照）によって行なうことができる。
【０１４６】
図１３に基づいて本実施の形態６にかかる半導体装置について説明する。図１３は、本実施の形態６にかかる半導体装置及びその製造工程を示す断面図であり、図１３（ａ）〜図１３（ｅ）は一連の製造工程を示している。なお、図１３に示す配線基板の断面は、図１２中の切断線Ｄ−Ｄに沿って切断した断面であり、図１２には断面に現れた線のみが示されている。
【０１４７】
先ず、図１３（ａ）に示すように、図１２に示す配線基板が形成された親基板（厚み１５０μｍ）を用意する。次いで、図１３（ｂ）に示すように、配線基板の上面の開口部１０周辺に設けられた第１の接続端子１と、予め５０μｍ以上の厚さに仕上げた半導体素子３１の接続端子とをバンプ接点３２を介して接合する。なお、バンプ接点３２としては、実施の形態２と同様の低融点金属で形成したものを用いることができる（図６（ａ）参照）。
【０１４８】
次に、図１３（ｃ）に示すように、半導体素子３１を支持するための支持台３３を配線基板に接着する。支持台３３の接着も実施の形態２と同様に、半導体素子搭載領域３０における第１の接続端子１の外周側の領域にテープ状の接着剤３５（厚み１０μｍ〜１５０μｍ）を配置し、接着剤３５と支持台３３の外周部とを重ね合わせて、加熱及び加圧することによって行なう。更に同時に、半導体素子３１の支持台３３側の面に銀ペーストやハンダ等の接続部材３４を塗布又は配置しておき、半導体素子３１と支持台３３との接合も行なう。なお、本実施の形態６においても、接着剤３５としては、実施の形態１で述べた接着剤１９と同様に、テープ状以外の液状等の接着剤を用いることもできる。
【０１４９】
次に、図１３（ｄ）に示すように、配線基板の下面を封止樹脂３６で封止する。封止樹脂３６による封止は、実施の形態１と同様に、トランスファー成型や印刷成型等によって行なうことができる。
【０１５０】
最後に、図１３（ｅ）に示すように、親基板をダイシングして配線基板を切り出す。ダイシングは、実施の形態１と同様に、外周形状に沿って設けられた貫通孔（導通路３となる貫通孔）が分割されるように行なう。このようにして、本実施の形態６にかかる半導体装置を得ることができる。
【０１５１】
なお、本実施の形態６においても、第２の接続端子（図１２（ｂ）参照）には、直径４０μｍ〜直径３００μｍ程度のハンダボールをハンダリフローによって取り付けることもできる。この場合は、ＢＧＡパッケージが得られる。
【０１５２】
（実施の形態７）
次に本発明の実施の形態７にかかる配線基板、半導体装置及び配線基板の製造方法について、図１４を参照しながら説明する。
【０１５３】
最初に、図１４に基づいて本実施の形態７にかかる配線基板について説明する。図１４は本発明の実施の形態７にかかる配線基板の概略構成を示す図であり、図１４（ａ）は実施の形態７にかかる配線基板の一方の基板面を示し、図１４（ｂ）は実施の形態７にかかる配線基板の他方の基板面を示している。なお、図１４においても、図１と同様、図１４（ａ）に示された基板面を以下「上面」といい、図１４（ｂ）に示された基板面を以下「下面」という。
【０１５４】
図１４（ａ）及び（ｂ）に示すように、本実施の形態７にかかる配線基板は、有機皮膜が設けられた領域（ハッチングが施された領域）が異なる以外は実施の形態２にかかる配線基板と同様に構成されている。このため、本実施の形態７にかかる配線基板も、実施の形態２にかかる配線基板と同様の効果を有している。
【０１５５】
なお、図１４中において図５と同じ符号が付された部材は、図５で示された部材と同じものである。本実施の形態７にかかる配線基板も、実施の形態２にかかる配線基板と同様に、実施の形態１で説明した製造工程（図２及び図３参照）に準じて行なうことができる。
【０１５６】
但し、図１４（ａ）中において導通路５４の周辺の有機皮膜が形成されていない領域は、半導体素子搭載用の支持台を接着するための接着領域６９である。本実施の形態７にかかる配線基板は、実施の形態２にかかる配線基板と異なり、開口部５０よりも外形の小さい半導体素子の実装に用いられる。このため、下記図１５に示すように、本実施の形態７にかかる半導体装置は、実施の形態２にかかる半導体装置と構成が異なっている。
【０１５７】
図１５に基づいて本実施の形態７にかかる半導体装置について説明する。図１５は、本実施の形態７にかかる半導体装置及びその製造工程を示す断面図であり、図１５（ａ）〜図１５（ｅ）は一連の製造工程を示している。なお、図１５に示す配線基板の断面は、図１４中の切断線Ｅ−Ｅに沿って切断した断面であり、図１５には断面に現れた線のみが示されている。
【０１５８】
最初に、図１５（ａ）に示すように、図１４に示す配線基板が形成された親基板（厚さ１５０μｍ）を用意する。なお、図１５中において図６と同じ符号が付された部材は、図６で示された部材と同じものである。
【０１５９】
次いで、図１５（ｂ）に示すように、配線基板の接着領域６９に、半導体素子を搭載するための支持台１１０を接着する。支持台１１０の接着は、実施の形態１と同様に、配線基板の上面における開口部５０の周辺に、テープ状の接着剤１１１を設置し、接着剤１１１と支持台１１０の外周部とを重ね合わせて、加熱及び加圧することによって行なう。なお、本実施の形態７においも、接着剤１１１としては、実施の形態１で述べた接着剤１９と同様に、テープ状以外の液状等の接着剤を用いることもできる。
【０１６０】
更に、図１５（ｃ）に示すように、半導体素子１１２の支持台１１０側の面に銀ペーストやハンダ等の接続部材１１４を塗布又は配置しておき、半導体素子１１２と支持台１１０とを接合する。
【０１６１】
次に、図１５（ｄ）に示すように、半導体素子１１２の接続端子１１３と配線基板の下面に設けられた第１の接続端子５１とを金属細線１１５によってワイヤーボンディングする。更に、ワイヤーボンディングが終了した半導体素子１１２と配線基板の開口部５０の周辺とを下面側から封止樹脂１１７で封止する。なお、ワイヤーボンディングは、実施の形態１で説明した図４（ｄ）の工程と同様にして行なえば良い。
【０１６２】
最後に、図１５（ｅ）に示すように、実施の形態２と同様に、第２の接続端子５２にハンダボール（直径４０μｍ〜３００μｍ）６８を取り付けた後、親基板をダイシングして配線基板を切り出す。ダイシングは、実施の形態１と同様に、外周形状に沿って設けられた貫通孔（導通路５３となる貫通孔）が分割されるように行なう。このようにして、本実施の形態７にかかる半導体装置を得ることができる。
【０１６３】
（実施の形態８）
次に本発明の実施の形態８にかかる配線基板、半導体装置及び配線基板の製造方法について、図１６を参照しながら説明する。
【０１６４】
図１６は本発明の実施の形態８にかかる配線基板の概略構成を示す図であり、図１６（ａ）は実施の形態８にかかる配線基板の一方の基板面を示し、図１６（ｂ）は実施の形態８にかかる配線基板の他方の基板面を示している。なお、図１６においても、図１と同様、図１６（ａ）に示された基板面を以下「上面」といい、図１６（ｂ）に示された基板面を以下「下面」という。
【０１６５】
図１６（ａ）及び（ｂ）に示すように、本実施の形態８にかかる配線基板は、有機皮膜が設けられた領域（ハッチングが施された領域）が異なる以外は、実施の形態３にかかる配線基板と同様に構成されている。このため、本実施の形態８にかかる配線基板も、実施の形態３にかかる配線基板と同様の効果を有している。
【０１６６】
なお、図１６中において図７と同じ符号が付された部材は、図７で示された部材と同じものである。本実施の形態８にかかる配線基板も、実施の形態３にかかる配線基板と同様に、実施の形態１で説明した製造工程（図２及び図３参照）に準じて作製することができる。
【０１６７】
但し、図１６（ａ）において、第１の接続端子７１の周辺の有機皮膜が設けられていない領域は、半導体素子を搭載するための半導体素子搭載領域１１８である。本実施の形態８にかかる配線基板は、実施の形態３にかかる配線基板と異なり、開口部７０よりも外形の大きな半導体素子の実装に用いられる。このため、本実施の形態８にかかる半導体装置は、実施の形態３にかかる半導体装置と構成が異なっている。
【０１６８】
本実施の形態８にかかる半導体装置の作製は、実施の形態６で説明した製造工程（図１３参照）に準じて行なうことができる。つまり、上面の第１の接続端子７１と半導体素子の接続端子とをバンプ接点を介して接合し、半導体素子搭載領域１１８に支持台を接着し、配線基板の下面を封止樹脂で封止することによって、本実施の形態８にかかる半導体装置を得ることができる。
【０１６９】
（実施の形態９）
次に本発明の実施の形態９にかかる配線基板、半導体装置及び配線基板の製造方法について、図１７を参照しながら説明する。
【０１７０】
図１７は本発明の実施の形態９にかかる配線基板の概略構成を示す図であり、図１７（ａ）は実施の形態９にかかる配線基板の一方の基板面を示し、図１７（ｂ）は実施の形態９にかかる配線基板の他方の基板面を示している。なお、図１７においても、図１と同様、図１７（ａ）に示された基板面を以下「上面」といい、図１７（ｂ）に示された基板面を以下「下面」という。
【０１７１】
図１７（ａ）及び（ｂ）に示すように、本実施の形態９にかかる配線基板は、有機皮膜が設けられた領域（ハッチングが施された領域）が異なる以外は、実施の形態４にかかる配線基板と同様に構成されている。このため、本実施の形態９にかかる配線基板も、実施の形態４にかかる配線基板と同様の効果を有している。
【０１７２】
なお、図１７中において図８と同じ符号が付された部材は、図８で示された部材と同じものである。本実施の形態９にかかる配線基板も、実施の形態４にかかる配線基板と同様に、実施の形態１で説明した製造工程（図２及び図３参照）に準じて作製することができる。
【０１７３】
但し、図１７（ａ）において、第１の接続端子８１の周辺の有機皮膜が設けられていない領域は、半導体素子を搭載するための半導体素子搭載領域１１９である。本実施の形態９にかかる配線基板は、実施の形態４にかかる配線基板と異なり、開口部８０よりも外形の大きな半導体素子の実装に用いられる。このため、本実施の形態９にかかる半導体装置は、実施の形態４にかかる半導体装置と構成が異なっている。
【０１７４】
本実施の形態９にかかる半導体装置の作製は、実施の形態６で説明した製造工程（図１３参照）に準じて行なうことができる。つまり、上面の第１の接続端子８１と半導体素子の接続端子とをバンプ接点を介して接合し、半導体素子搭載領域１１９に支持台を接着し、配線基板の下面を封止樹脂で封止することによって、本実施の形態９にかかる半導体装置を得ることができる。
【０１７５】
（実施の形態１０）
次に本発明の実施の形態１０にかかる配線基板、半導体装置及び配線基板の製造方法について、図１８〜図２０を参照しながら説明する。
【０１７６】
最初に、図１８に基づいて本実施の形態１０にかかる配線基板について説明する。図１８は本発明の実施の形態１０にかかる配線基板の概略構成を示す図であり、図１８（ａ）は実施の形態１０にかかる配線基板の一方の基板面を示し、図１８（ｂ）は実施の形態１０にかかる配線基板の他方の基板面を示している。なお、図１８においても、図１と同様、図１８（ａ）に示された基板面を以下「上面」といい、図１８（ｂ）に示された基板面を以下「下面」という。
【０１７７】
図１８（ａ）及び（ｂ）に示すように、本実施の形態１０にかかる配線基板も、半導体素子の実装に用いられる基板である。また、図１８（ｂ）に示すように、本実施の形態１０において、半導体素子との接続に用いられる複数の第１の接続端子１２１と、外部との接続に用いられる複数の第２の接続端子１２２とは、実施の形態２にかかる配線基板と同様に、配線基板の下面に設けられている。
【０１７８】
更に、本実施の形態１０にかかる配線基板には、実施の形態５にかかる配線基板と同様に、中央に開口部は設けられておらず、導通路１２３は外周面１２４にのみ設けられている。
【０１７９】
但し、本実施の形態１０にかかる配線基板においては、実施の形態２及び５にかかる配線基板と異なり、第１の接続端子１２１と第２の接続端子１２２とは、下面に設けられた配線パターン１２６ｂによって接続されている。また、第２の接続端子１２２は一部を除き、下面に設けられた配線パターン１２６ａによって導通路１２３に接続されている。更に、一の導通路１２３とそれ以外の導通路１２３とは、上面に形成された配線パターンに１２５よって接続されている。
【０１８０】
このように、本実施の形態１０にかかる配線基板では、導通路１２３は第１の接続端子１２１と第２の接続端子１２２との接続には用いられておらず、専ら第２の接続端子間の接続にのみ用いられており、この点で上述した実施の形態にかかる配線基板と異なっている。
【０１８１】
しかしながら、本実施の形態１０においても、従来例のような接続孔を設ける必要がないことから、従来例に比べて、基板面に形成する配線パターンの設計自由度を高めることができる。また、第２の接続端子１２２を配置できる領域を大きく確保できると言える。更に、上面の配線パターン間を利用して小型チップ部品を接続することで、設計自由度の高い高密度パッケージが実現出来る。
【０１８２】
なお、図１８（ａ）及び（ｂ）においても、ハッチングが施された部分には、実施の形態１と同様に有機皮膜が形成されている。また、図１８（ｂ）において、１２７は半導体素子を搭載するための半導体素子搭載領域である。
【０１８３】
本実施の形態１０にかかる配線基板の作製も、実施の形態１で説明した製造工程（図２及び図３参照）に準じて行なうことができる。つまり、図２及び図３で示したように、両面に金属箔が貼付された単層基板を親基板として用い、導通路となる貫通孔を親基板に形成し、親基板の基板面に第１の接続端子１２１、第２の接続端子１２２、各種配線パターン１２５、１２６ａ及び１２６ｂをフォトリソグラフやエッチングによって設け、更に貫通孔が厚み方向に分割されるように親基板を切断することによって、本実施の形態１０にかかる配線基板を得ることができる。
【０１８４】
なお、本実施の形態１０においては、貫通孔は外周形状に沿って設けるだけで良い。また、実施の形態１〜４で示した開口部を設ける必要はなく、半導体素子搭載領域９７には金属箔が除去されずに存置されている。
【０１８５】
次に、図１９及び図２０に基づいて本実施の形態１０にかかる半導体装置について説明する。図１９は本発明の実施の形態１０にかかる第１の半導体装置及びその製造工程を示す断面図であり、図１９（ａ）〜（ｅ）は一連の製造工程を示している。図２０は本発明の実施の形態１０にかかる第２の半導体装置及びその製造工程を示す断面図であり、図２０（ａ）〜（ｄ）は一連の製造工程を示している。なお、図１９及び図２０に示す配線基板の断面は、図１８中の切断線Ｆ−Ｆに沿って切断した断面であり、図１９及び図２０には断面に現れた線のみが示されている。
【０１８６】
先ず図１９に示す第１の半導体装置及びその製造工程について説明する。最初に、図１９（ａ）に示すように、図１８に示す配線基板が形成された親基板（厚み１５０μｍ）を用意する。なお、図１９において、１２８は有機皮膜、１２９は配線基板を構成する単層基板を示している。
【０１８７】
次いで、図１９（ｂ）に示すように、配線基板の半導体素子搭載領域１２７に銀ペーストやハンダ等の接続部材１３１を塗布又は配置し、その上に、予め５０μｍ以上の厚さに仕上げた半導体素子１３０を載せて加熱を行なう。これにより半導体素子１３１が配線基板に固定される。なお、加熱は、実施の形態５と同様に行なう（図１０（ｂ）参照）。
【０１８８】
次に、図１９（ｃ）に示すように、金、銅又は金合金で形成された金属細線１３３により、半導体素子１３０の接続端子１３２と配線基板の下面に設けられた第１の接続端子１２１とをワイヤーボンディングする。なお、ワイヤーボンディングも実施の形態５と同様に行なう（図１０（ｃ）参照）。
【０１８９】
次いで、図１９（ｄ）に示すように、ワイヤーボンディングが終了した半導体素子１３０と配線基板の中央部分とを下面側から封止樹脂１３４で封止する。封止樹脂１３４による封止も、実施の形態５と同様に行なう（図１０（ｄ）参照）。
【０１９０】
最後に、図１９（ｅ）に示すように、親基板をダイシングして配線基板を切り出す。ダイシングは、実施の形態１と同様に、外周形状に沿って設けられた貫通孔（導通路１２３となる貫通孔）が分割されるように行なう。
【０１９１】
図２０に示す第２の半導体装置及びその製造工程について以下に説明する。最初に、図２０（ａ）に示すように、図１８に示す配線基板が形成された親基板（厚み１５０μｍ）を用意する。なお、図２０において、１２８は有機皮膜、１２９は配線基板を構成する単層基板を示している。
【０１９２】
次いで、図２０（ｂ）に示すように、配線基板の下面に設けられた第１の接続端子１２１と、予め５０μｍ〜４００μｍの厚さに仕上げた半導体素子１３６の接続端子とをバンプ接点１３５を介して接合する。なお、バンプ接点１３５としては、実施の形態２と同様の低融点金属で形成したものを用いることができる（図６（ａ）参照）。
【０１９３】
更に、配線基板の半導体素子搭載領域１２７には、図１９（ｂ）の工程と同様に接続部材１３１を塗布又は配置しておき、バンプ接点１３５による接合と同時に、半導体素子１３６の中央部分と配線基板との接合も行なう。
【０１９４】
次に、図２０（ｃ）に示すように、半導体素子１３６を支持するための支持台１３９を配線基板に接着する。支持台１３９の接着は、実施の形態２と同様に、第１の接続端子１２１の外周側の領域にテープ状の接着剤１３８（厚み１０μｍ〜１５０μｍ）を配置し、接着剤１３８と支持台１３９の外周部とを重ね合わせて、加熱及び加圧することによって行なう。更に同時に、半導体素子１３６の支持台１３９側の面に銀ペーストやハンダ等の接続部材１３７を塗布又は配置しておき、半導体素子１３６と支持台１３９との接合も行なう。なお、本実施の形態１０においても、接着剤１３８としては、実施の形態１で述べた接着剤１９と同様に、テープ状以外の液状等の接着剤を用いることもできる。
【０１９５】
最後に、図１１（ｄ）に示すように、親基板をダイシングして配線基板を切り出す。ダイシングは、実施の形態１と同様に、外周形状に沿って設けられた貫通孔（導通路１２３となる貫通孔）が分割されるように行なう。
【０１９６】
このようにして、本実施の形態１０にかかる第１及び第２の半導体装置を得ることができる。なお、図１９及び２０においては図示されていないが、第２の接続端子（図１８（ｂ）参照）には、直径４０μｍ〜直径３００μｍ程度のハンダボールをハンダリフローによって取り付けることもできる。この場合は、ＢＧＡパッケージが得られる。
【０１９７】
（実施の形態１１）
次に本発明の実施の形態１１にかかる配線基板、半導体装置及び配線基板の製造方法について、図２１を参照しながら説明する。
【０１９８】
図２１は本発明の実施の形態１１にかかる配線基板の概略構成を示す図であり、図２１（ａ）は実施の形態１１にかかる配線基板の一方の基板面を示し、図２１（ｂ）は実施の形態１１にかかる配線基板の他方の基板面を示している。なお、図２１においても、図１と同様、図２１（ａ）に示された基板面を以下「上面」といい、図２１（ｂ）に示された基板面を以下「下面」という。
【０１９９】
図２１（ａ）及び（ｂ）に示すように、本実施の形態１１にかかる配線基板は、実施の形態１にかかる配線基板の上面に渦巻き状の配線パターン４０を形成して構成した配線基板である。
【０２００】
渦巻き状の配線パターン４０の中心には接続孔４１が設けられており、渦巻き状の配線パターン４０の一方の端部は接続孔４１の上面側の端部と電気的に接続されている。また、渦巻き状の配線パターン４０の他方の端部は、第１の接続端子１に接続されており、接続孔４１の下面側の端部は第２の接続端子２に接続されている。
【０２０１】
このように、本実施の形態１１にかかる配線基板においては、実施の形態１にかかる配線基板と異なり、一部の第１の接続端子１と一部の第２の接続端子２とが、渦巻き状の配線パターン４０及び接続孔４１を介して、接続されている。
【０２０２】
このため、本実施の形態１１にかかる配線基板も、上述した実施の形態１の有する効果を備えることができる。また、本実施の形態１１にかかる配線基板では、半導体素子面上に比べて広い領域に、渦巻き状パターンを設けることができるため、Ｌ値の大きいインダクタンスを形成できる。更に、接続孔４１の直下に第２の接続端子２を位置させた態様とすれば、ＣやＲの小さい高性能インダクタンスが実現できる。本実施の形態１１にかかる配線基板は、実装対象となる半導体素子が高周波用やＤＣ−ＤＣ電源用の半導体素子である場合に特に適している。
【０２０３】
なお、本実施の形態１１にかかる配線基板の作製は、実施の形態１で説明した製造工程（図２及び図３参照）に準じて行なうことができる。また、本実施の形態１１にかかる半導体装置の作製も、実施の形態１で説明した製造工程（図４参照）に準じて行なうことができる。
【０２０４】
（実施の形態１２）
次に本発明の実施の形態１２にかかる配線基板、半導体装置及び配線基板の製造方法について、図２２を参照しながら説明する。
【０２０５】
図２２は本発明の実施の形態１２にかかる配線基板の概略構成を示す図であり、図２２（ａ）は実施の形態１２にかかる配線基板の一方の基板面を示し、図２２（ｂ）は実施の形態１２にかかる配線基板の他方の基板面を示している。なお、図２２においても、図１と同様、図２２（ａ）に示された基板面を以下「上面」といい、図２２（ｂ）に示された基板面を以下「下面」という。
【０２０６】
図２２（ａ）及び（ｂ）に示すように、本実施の形態１２にかかる配線基板は、実施の形態１にかかる配線基板の上面に第３の接続端子４２を設けて構成した配線基板である。第３の接続端子４２は、実装対象となる半導体素子以外の実装部品との接続に用いられる。
【０２０７】
第３の接続端子４２は、外周面７に設けられた導通路３を介して第２の接続端子２に接続されている。なお、本実施の形態１２においては、第３の接続端子４２が第１の接続端子１に接続された態様とすることもできる。また、第３の接続端子４２が内周面８に設けられた導通路４を介して第１の接続端子１又は第２の接続端子２に接続された態様とすることもできる。
【０２０８】
このため、本実施の形態１１にかかる配線基板は、上述した実施の形態１の有する効果に加え、実装対象となる半導体素子以外の電子部品をも実装することができるという効果をも有している。実装する電子部品としては、例えば、チップ抵抗、チップコンデンサ、水晶発振器、小型インダクター、小型液晶等が挙げられる。
【０２０９】
なお、本実施の形態１２にかかる配線基板の作製は、実施の形態１で説明した製造工程（図２及び図３参照）に準じて行なうことができる。また、本実施の形態１２にかかる半導体装置の作製も、実施の形態１で説明した製造工程（図４参照）に準じて行なうことができる。
【０２１０】
（実施の形態１３）
次に本発明の実施の形態１３にかかる配線基板、半導体装置及び配線基板の製造方法について、図２３を参照しながら説明する。
【０２１１】
図２３は本発明の実施の形態１３にかかる配線基板の概略構成を示す図であり、図２３（ａ）は実施の形態１３にかかる配線基板の一方の基板面を示し、図２３（ｂ）は実施の形態１３にかかる配線基板の他方の基板面を示している。なお、図２３においても、図１と同様、図２３（ａ）に示された基板面を以下「上面」といい、図２３（ｂ）に示された基板面を以下「下面」という。
【０２１２】
図２３（ａ）及び（ｂ）に示すように、本実施の形態１３にかかる配線基板は、実施の形態１１にかかる配線基板の上面に、実施の形態１２と同様の第３の接続端子４２を更に設けて構成した配線基板である。つまり、本実施の形態１３にかかる配線基板の上面には、渦巻き状の配線パターン４１、接続孔４１及び第３の接続端子４２が設けられている。
【０２１３】
このため、本実施の形態１３にかかる配線基板は、実施の形態１１述べた効果と実施の形態１２で述べた効果との両方を有することができる。なお、本実施の形態１３にかかる配線基板の作製も、実施の形態１で説明した製造工程（図２及び図３参照）に準じて行なうことができる。また、本実施の形態１３にかかる半導体装置の作製も、実施の形態１で説明した製造工程（図４参照）に準じて行なうことができる。
【０２１４】
（実施の形態１４）
次に本発明の実施の形態１４にかかる配線基板、半導体装置及び配線基板の製造方法について、図２４を参照しながら説明する。
【０２１５】
図２４は本発明の実施の形態１４にかかる配線基板の概略構成を示す図であり、図２４（ａ）は実施の形態１４にかかる配線基板の一方の基板面を示し、図２４（ｂ）は実施の形態１４にかかる配線基板の他方の基板面を示している。なお、図２４においても、図１と同様、図２４（ａ）に示された基板面を以下「上面」といい、図２４（ｂ）に示された基板面を以下「下面」という。
【０２１６】
図２４（ａ）及び（ｂ）に示すように、本実施の形態１４にかかる配線基板は、実施の形態５にかかる配線基板の下面に、実施の形態１３と同様に、渦巻き状の配線パターン４１、接続孔４１及び第３の接続端子４２を設けて構成した配線基板である。
【０２１７】
本実施の形態１４においては、図２４（ａ）に示すように、渦巻き状の配線パターン４０は第２の接続端子９２が設けられた下面に形成されている。また、図２４（ｂ）に示すように、接続孔４１の上面側の端部は、第１の接続端子９１から半導体素子搭載領域９７に向かって延びる配線パターン４３を介して、第１の接続端子９１に接続されている。
【０２１８】
このように、本実施の形態１４においても、実施の形態１１及び１３と同様に、一部の第１の接続端子９１と一部の第２の接続端子９２とが、渦巻き状の配線パターン４０及び接続孔４１を介して、接続されている。但し、実施の形態１１及び１３と異なり、渦巻き状の配線パターン４０は第２の接続端子９２が設けられた下面に設けられる。このため、本実施の形態１４によれば、実施の形態１１及び１３に比べて、渦巻き状の配線パターンの配置の自由度を高くでき、又渦巻き状の配線パターンのためのスペースを大きくできるので、実施の形態１１及び１３の渦巻き状の配線パターンで得られるインダクタンスよりも更に大きなインダクタンスを得ることができる。
【０２１９】
なお、本実施の形態１４にかかる配線基板の作製も、実施の形態１で説明した製造工程（図２及び図３参照）に準じて行なうことができる。本実施の形態１４にかかる半導体装置の作製は、実施の形態５で説明した製造工程（図１０参照）に準じて行なうことができる。
【０２２０】
【発明の効果】
以上のように本発明によれば、半導体素子の接続端子に接続される第１の端子と外部に接続される第２の端子とを、配線基板の外周面や内周面に設けられた導通路によって接続することができる。このため、従来のように基板に多数の接続孔を設ける必要がなく、両基板面に金属層が形成された単層基板を用いて、配線基板及び半導体装置を得ることができるので、従来に比べて、配線基板及び半導体装置のコストの低減を図ることができる。更に、基板面における配線設計の自由度を著しく向上することができる。加えて、Ｌ、Ｃ、Ｒを組み込むこともでき、この場合は機能パッケージを実現出来る。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかる配線基板の概略構成を示す図であり、図１（ａ）は実施の形態１にかかる配線基板の一方の基板面を示し、図１（ｂ）は実施の形態１にかかる配線基板の他方の基板面を示している。
【図２】本発明の実施の形態１にかかる配線基板を作製するための親基板を示す平面図である。
【図３】本発明の実施の形態１にかかる配線基板の製造方法を示す断面図であり、図３（ａ）〜（ｇ）は一連の製造工程を示している。
【図４】本発明の実施の形態１にかかる半導体装置及びその製造工程を示す断面図であり、図４（ａ）〜（ｄ）は一連の製造工程を示している。
【図５】本発明の実施の形態２にかかる配線基板の概略構成を示す図であり、図５（ａ）は実施の形態２にかかる配線基板の一方の基板面を示し、図５（ｂ）は実施の形態２にかかる配線基板の他方の基板面を示している。
【図６】本発明の実施の形態１にかかる半導体装置及びその製造工程を示す断面図であり、図６（ａ）〜（ｄ）は一連の製造工程を示している。
【図７】本発明の実施の形態３にかかる配線基板の概略構成を示す図であり、図７（ａ）は実施の形態３にかかる配線基板の一方の基板面を示し、図７（ｂ）は実施の形態３にかかる配線基板の他方の基板面を示している。
【図８】本発明の実施の形態４にかかる配線基板の概略構成を示す図であり、図８（ａ）は実施の形態４にかかる配線基板の一方の基板面を示し、図８（ｂ）は実施の形態４にかかる配線基板の他方の基板面を示している。
【図９】本発明の実施の形態５にかかる配線基板の概略構成を示す図であり、図９（ａ）は実施の形態５にかかる配線基板の一方の基板面を示し、図９（ｂ）は実施の形態５にかかる配線基板の他方の基板面を示している。
【図１０】本発明の実施の形態５にかかる第１の半導体装置及びその製造工程を示す断面図であり、図１０（ａ）〜（ｅ）は一連の製造工程を示している。
【図１１】本発明の実施の形態５にかかる第２の半導体装置及びその製造工程を示す断面図であり、図１１（ａ）〜（ｄ）は一連の製造工程を示している。
【図１２】本発明の実施の形態６にかかる配線基板の概略構成を示す図であり、図１２（ａ）は実施の形態６にかかる配線基板の一方の基板面を示し、図１２（ｂ）は実施の形態６にかかる配線基板の他方の基板面を示している。
【図１３】本実施の形態６にかかる半導体装置及びその製造工程を示す断面図であり、図１３（ａ）〜図１３（ｅ）は一連の製造工程を示している。
【図１４】本発明の実施の形態７にかかる配線基板の概略構成を示す図であり、図１４（ａ）は実施の形態７にかかる配線基板の一方の基板面を示し、図１４（ｂ）は実施の形態７にかかる配線基板の他方の基板面を示している。
【図１５】本実施の形態７にかかる半導体装置及びその製造工程を示す断面図であり、図１５（ａ）〜図１５（ｅ）は一連の製造工程を示している。
【図１６】本発明の実施の形態８にかかる配線基板の概略構成を示す図であり、図１６（ａ）は実施の形態８にかかる配線基板の一方の基板面を示し、図１６（ｂ）は実施の形態８にかかる配線基板の他方の基板面を示している。
【図１７】本発明の実施の形態９にかかる配線基板の概略構成を示す図であり、図１７（ａ）は実施の形態９にかかる配線基板の一方の基板面を示し、図１７（ｂ）は実施の形態９にかかる配線基板の他方の基板面を示している。
【図１８】本発明の実施の形態１０にかかる配線基板の概略構成を示す図であり、図１８（ａ）は実施の形態１０にかかる配線基板の一方の基板面を示し、図１８（ｂ）は実施の形態１０にかかる配線基板の他方の基板面を示している。
【図１９】本発明の実施の形態１０にかかる第１の半導体装置及びその製造工程を示す断面図であり、図１９（ａ）〜（ｅ）は一連の製造工程を示している。
【図２０】本発明の実施の形態１０にかかる第２の半導体装置及びその製造工程を示す断面図であり、図２０（ａ）〜（ｄ）は一連の製造工程を示している。
【図２１】本発明の実施の形態１１にかかる配線基板の概略構成を示す図であり、図２１（ａ）は実施の形態１１にかかる配線基板の一方の基板面を示し、図２１（ｂ）は実施の形態１１にかかる配線基板の他方の基板面を示している。
【図２２】本発明の実施の形態１２にかかる配線基板の概略構成を示す図であり、図２２（ａ）は実施の形態１２にかかる配線基板の一方の基板面を示し、図２２（ｂ）は実施の形態１２にかかる配線基板の他方の基板面を示している。
【図２３】本発明の実施の形態１３にかかる配線基板の概略構成を示す図であり、図２３（ａ）は実施の形態１３にかかる配線基板の一方の基板面を示し、図２３（ｂ）は実施の形態１３にかかる配線基板の他方の基板面を示している。
【図２４】本発明の実施の形態１４にかかる配線基板の概略構成を示す図であり、図２４（ａ）は実施の形態１４にかかる配線基板の一方の基板面を示し、図２４（ｂ）は実施の形態１４にかかる配線基板の他方の基板面を示している。
【図２５】図２５（ａ）は従来の配線基板の一方の基板面を示す図であり、図２５（ｂ）は従来の配線基板の他方の基板面を示す図である。
【図２６】従来の配線基板を用いた半導体装置及びその製造工程を示す断面図であり、図２６（ａ）〜（ｃ）は一連の製造工程を示している。
【符号の説明】
１、５１、７１、８１、９１、１２１ 第１の接続端子
２、５２、７２、８２、９２、１２２ 第２の接続端子
３、５３、８３、９３、１２３ 外周面に設けられた導通路
４、５４、７４ 内周面に設けられた導通路
５ａ、５ｂ、４３、５５、７５、８５、９５、１２５ 上面に形成された配線パターン
６ａ、６ｂ、４４、５６ａ、５６ｂ、５６ｃ、５６ｄ、７６、８６、９６、１２６ａ、１２６ｂ 下面に形成された配線パターン
７、５７、７７、８７、９４、１２４ 外周面
８、５８、７８、８８ 内周面
９、６９、７９ 接着領域
１０、５０、７０、８０、１２７ 開口部
１１、６０、９９、１２９ 単層基板
１２ａ、１２ｂ 金属箔
１３ 親基板
１４ａ、１４ｂ 貫通孔
１５、１６、１７ フォトレジスト皮膜
１６ 導電膜
１８、６１、９８、１２８ 有機皮膜
１９、３５、６４、１１１、１３８ 接着剤
２０、６５、３３、１１０、１３９ 支持台
２１、３１、６３、１００、１０５、１１２、１３０、１３６ 半導体素子
２２、６６、１０１、１３１、１３７ 接続部材
２３、１１３、１３２ 半導体素子の接続端子
２４、１０２、１１５、１３３ 金属細線
２５、３６、６７、１０４、１０８、１１７、１３４ 封止樹脂
３０、５９、９７、１１８、１２７ 半導体素子搭載領域
３２、６２、１０６、１３５ バンプ接点
４０ 渦巻き状の配線パターン
４１ 接続孔
４２ 第３の接続端子
１０３ 半導体素子の接続端子
【発明の属する技術分野】
本発明は、配線基板、それを用いた半導体装置、及び配線基板の製造方法に関する。
【０００２】
【従来の技術】
従来において樹脂封止型の半導体装置に使用される配線基板について説明する。図２５（ａ）は従来の配線基板の一方の基板面を示す図であり、図２５（ｂ）は従来の配線基板の他方の基板面を示す図である。図２５（ａ）及び（ｂ）に示した配線基板１４０において、基材はガラスエポキシ樹脂である。配線基板１４０の中央には開口１４５が設けられている。なお、図２５（ａ）に示された配線基板の基板面を以下「上面」といい、図２５（ｂ）に示された配線基板の基板面を以下「下面」という。
【０００３】
図２５（ａ）に示すように、配線基板１４０の上面には、実装される半導体素子の接続端子と接続される第１の接続端子１４１、配線パターン１４２、及び接続孔（ビアホール）１４３が設けられている。配線パターン１４２は、配線基板１４０の上面に形成した金属箔にフォトリソグラフ及びケミカルエッチングを施すことによって形成されている。配線パターン１４２の一端は第１の接続端子１４１に接続されており、配線パターン１４２の他端は、接続孔（ビアホール）１４３に接続されている。第１の接続端子１４１は金属細線（図示せず）によって半導体素子の接続端子（図示せず）と接続される。接続孔１４３は、下層の配線に接続されている。
【０００４】
また、図２５（ｂ）に示すように、配線基板１４０の下面には外部との接続に用いられる第２の接続端子１４４が形成されている。第２の接続端子１４４は、配線パターン１４２と同様に、下面に形成した金属箔にフォトリソグラフ及びケミカルエッチングを施すことによって形成されている。第２の接続端子１４４は上面に設けられた接続孔１４３と基板内部で電気的に接続されている。また、配線基板１４０は第２の接続端子１４４を介して外部の装置に接続される。
【０００５】
なお、図２５（ａ）及び（ｂ）においてハッチングが施された部分には、ソルダーレジスト等の有機皮膜が形成されている。１４６は、半導体素子を搭載する支持台を接着するための接着領域であり、この部分には第２の接続端子１４４を形成するのに用いた金属箔が残されている。
【０００６】
次に、配線基板１４０を用いた半導体装置について説明する。図２６は、従来の配線基板を用いた半導体装置及びその製造工程を示す断面図であり、図２６（ａ）〜（ｃ）は一連の製造工程を示している。なお、図２６で示す断面は、図２５（ａ）及び（ｂ）中の切断線Ｇ−Ｇにおける断面であり、図２６においては、断面に現れた線のみを記載している。
【０００７】
最初に、図２６（ａ）に示すように、配線基板１４０の接着領域１４６に支持台１４８を接着する。接着領域１４６への支持台１４８の接着は、接着領域１４６と支持台１４８との間に導電性ペースト（図示せず）を介在させ、温度８０℃〜１５０℃で１５分間〜４５分間加熱して導電性ペーストを硬化させることによって行なわれている。これにより、機械的に堅牢な接続が形成される。
【０００８】
次に、図２６（ｂ）に示すように、半導体素子１４９が開口部１４５の内部に収納されるように、支持台１４８に半導体素子１４９を固定する。更に、半導体素子１４９の接続端子１５０と第１の接続端子１４１とを金属細線１５１で接続する。接続は１４０℃〜２００℃の温度で、超音波熱圧着によって行なう。
【０００９】
その後、図２６（ｃ）に示すように、配線基板３の上面に、熱硬化性の固形の樹脂を用いたトランスファー成型又は液状の樹脂を用いたスクリーン印刷成形を行なって、配線基板１４０、半導体素子１４９及び金属細線１５１を封止樹脂１５２で一体的に封止する。更に、１７０℃の温度で５時間加熱して封止樹脂１５２を硬化させる。また、必要に応じて第２の接続端子１４４にハンダボール１５２を接合する。この場合は、樹脂型ＢＧＡパッケージが得られる。
【００１０】
なお、配線基板１４０は、図２５及び図２６においては、単体で示されているが、実際には一枚の多層基板に複数の配線基板１４０が作製されている。このため、図２６（ｃ）の工程終了後に、各配線基板１４０はダイシングにより所定の寸法で切り出されて個片化される。
【００１１】
【発明が解決しようとする課題】
ところで、上記に示した従来の配線基板においては、上面に形成された第１の接続端子１４１と下面に形成された第２の接続端子１４４とを接続するために、配線基板１４０の所定の位置に非常に多くの接続孔１４３を設ける必要がある。この接続孔１４３は第１の接続端子１４１と第２の接続端子１４４とが接続される数だけ必要となる。
【００１２】
しかし、配線基板１４０の作製において、基板全体の作製費用に占める接続孔１１の加工費用の割合は高く、従って接続孔１４３の数が増加すると、それに合わせて配線基板１４０の価格も非常に高くなってしまう。
【００１３】
また、接続孔１４３を設けると、配線基板１４０の上面又は下面に設ける配線パターン（例えば図２５（ａ）に示した配線パターン１４２）の設計自由度に大きな制約が課されてしまう。このことは、接続孔１４３を設けることで、配線基板１４０の電気特性が犠牲になることを意味している。
【００１４】
更に、配線基板１４０の下面の有効領域に配線や接続孔を設けようとすると、第２の接続端子１４４を配置することができる領域が小さくなる。この場合、配線基板１４０を多層化する必要性や、第２の接続端子１４４の数を減らす必要性が生じてしまう。この結果、配線基板１４０を使用して組み立てられた半導体装置のコストが増大し、半導体装置の性能や機能の低下を生じさせてしまう。
【００１５】
本発明の目的は、上記問題を解消し、基板面に設ける接続孔の個数を縮減でき、コストの低減を図り得る配線基板、その製造方法、それを用いた半導体装置を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的を達成するために本発明にかかる第１の配線基板は、半導体素子との接続に用いられる複数の第１の接続端子と、外部との接続に用いられる複数の第２の接続端子とが設けられた枠状の配線基板であって、外周面及び内周面のうちの少なくとも一方に、複数の導通路が設けられており、全部又は一部の第１の接続端子と全部又は一部の第２の接続端子とは、前記導通路を介して、電気的に接続されていることを特徴とする。
【００１７】
この特徴により、基板面や基板内部に接続孔を設ける必要がなく、又基板を多層化する必要もない。よって、本発明にかかる第１の配線基板によれば、従来例に比べて、基板面に形成する配線パターンの設計自由度を高めることができ、又第２の接続端子を配置できる領域を大きく確保できるので、電気特性上より有利な配線基板が実現できる。
【００１８】
上記第１の配線基板は、前記導通路が前記外周面及び前記内周面に設けられ、前記第１の接続端子と前記第２の接続端子とが互いに異なる基板面に設けられ、前記全部又は一部の第１の接続端子は、前記第１の接続端子が設けられた基板面に形成された配線パターンによって、前記外周面に設けられた導通路及び前記内周面に設けられた導通路のうち少なくとも一方に電気的に接続されており、前記全部又は一部の第２の接続端子は、前記第２の接続端子が設けられた基板面に形成された配線パターンによって、前記外周面に設けられた導通路及び前記内周面に設けられた導通路のうち少なくとも一方に電気的に接続されている態様とすることができる。
【００１９】
また、上記第１の配線基板は、前記導通路が前記外周面及び前記内周面に設けられ、前記第１の接続端子と前記第２の接続端子とが同一の基板面に設けられ、前記全部又は一部の第１の接続端子は、前記同一の基板面に形成された配線パターンによって、前記内周面に設けられた導通路に電気的に接続されており、前記全部又は一部の第２の接続端子は、前記配線パターンとは別の前記同一の基板面に形成された配線パターンによって、前記外周面に設けられた導通路に電気的に接続されており、前記外周面に設けられた導通路と前記内周面に設けられた導通路とは、前記同一の基板面の裏面となる基板面に形成された配線パターンによって電気的に接続されている態様とすることもできる。
【００２０】
更に、上記第１の配線基板は、前記導通路が前記内周面に設けられ、前記第１の接続端子と前記第２の接続端子とが互いに異なる基板面に設けられ、前記全部又は一部の第１の接続端子は、前記第１の接続端子が設けられた基板面に形成された配線パターンによって、前記内周面に設けられた導通路に電気的に接続されており、前記全部又は一部の第２の接続端子は、前記第２の接続端子が設けられた基板面に形成された配線パターンによって、前記内周面に設けられた導通路に電気的に接続されている態様とすることもできる。
【００２１】
また、上記第１の配線基板は、前記導通路が前記外周面に設けられ、前記第１の接続端子と前記第２の接続端子とが互いに異なる基板面に設けられ、前記全部又は一部の第１の接続端子は、前記第１の接続端子が設けられた基板面に形成された配線パターンによって、前記外周面に設けられた導通路に電気的に接続されており、前記全部又は一部の第２の接続端子は、前記第２の接続端子が設けられた基板面に形成された配線パターンによって、前記外周面に設けられた導通路に電気的に接続されている態様とすることもできる。
【００２２】
また、上記目的を達成するために本発明にかかる第２の配線基板は、半導体素子との接続に用いられる複数の第１の接続端子と、外部との接続に用いられる複数の第２の接続端子とが設けられた配線基板であって、外周面に複数の導通路が設けられており、全部又は一部の第１の接続端子と全部又は一部の第２の接続端子とは、前記導通路を介して、電気的に接続されていることを特徴とする。
【００２３】
この特徴により、上記の第１の配線基板と同様に、従来例に比べて、基板面に形成する配線パターンの設計自由度を高めることができ、又第２の接続端子を配置できる領域を大きく確保できるので、電気特性上より有利な配線基板が実現できる。
【００２４】
上記第２の配線基板は、前記第１の接続端子と前記第２の接続端子とが互いに異なる基板面に設けられ、前記全部又は一部の第１の接続端子は、前記第１の接続端子が設けられた基板面に形成された配線パターンによって、前記導通路に接続されており、前記全部又は一部の第２の接続端子は、前記第２の接続端子が設けられた基板面に形成された配線パターンによって、前記導通路に接続されている態様とすることができる。
【００２５】
更に、上記目的を達成するために本発明にかかる第３の配線基板は、半導体素子との接続に用いられる複数の第１の接続端子と、外部との接続に用いられる複数の第２の接続端子とが同一の基板面に設けられた配線基板であって、外周面に複数の導通路が設けられ、一の導通路とそれ以外の導通路とは、前記同一の基板面の裏面となる基板面に形成された配線パターンによって接続され、全部又は一部の第２の接続端子は、前記同一の基板面に形成された配線パターンによって、前記第１の接続端子及び前記導通路のうちの少なくとも一方に接続されていることを特徴とする。
【００２６】
この特徴により、上記の第１の配線基板と同様に、従来例に比べて、基板面に形成する配線パターンの設計自由度を高めることができ、又第２の接続端子を配置できる領域を大きく確保できるので、電気特性上より有利な配線基板が実現できる。
【００２７】
上記本発明にかかる配線基板においては、前記第１の接続端子と前記第２の接続端子とが、互いに異なる基板面に設けられている場合であれば、基板面に設けられた渦巻き状の配線パターンと、前記渦巻き状の配線パターンの少なくとも一方の端部と電気的に接続される接続孔とを有し、一部の第１の接続端子と一部の第２の接続端子とは、前記渦巻き状の配線パターン及び前記接続孔を介して、電気的に接続されている態様とすることができる。
【００２８】
また、上記本発明にかかる配線基板においては、前記半導体素子以外の実装部品との接続に用いられる第３の接続端子が基板面に設けられており、前記第３の接続端子は、一部の第１の接続端子又は一部の第２の接続端子に電気的に接続されている態様とすることもできる。
【００２９】
上記本発明にかかる配線基板においては、外周面及び内周面のうち少なくとも一方に溝部設け、溝部の壁面に導電膜を形成し、この導電膜を導通路とするのが好ましい態様である。また、配線基板を構成する基材は、有機系材料又は無機系材料で形成することができる。有機系材料としては、ガラスエポキシ樹脂、ポリイミド樹脂、ポリベンゾオキサザール樹脂、高耐熱性熱可塑性樹脂から選択される少なくとも一種を含む材料が挙げられる。無機系材料としては、セラミック系材料、ガラス系材料、金属系材料から選択される少なくとも一種を含む材料が挙げられる。
【００３０】
次に、上記目的を達成するために本発明にかかる半導体装置は、上記した配線基板と、半導体素子とを少なくとも有することを特徴とする。
【００３１】
本発明にかかる半導体装置は、上記第１の配線基板を用いる場合は、前記半導体素子を搭載するための支持台を更に有し、前記支持台は、前記第１の接続端子が設けられていない基板面に、前記配線基板の前記内周面で囲まれた部分が塞がれるように固定され、前記半導体素子は、前記内周面に囲まれるように前記支持台に固定され、前記半導体素子と前記第１の接続端子とは金属細線を介して電気的に接続されている態様とすることができる。また、前記半導体素子は、前記第１の接続端子が設けられた基板面上に固定され、前記半導体素子の接続端子は、バンプ接点を介して、前記第１の接続端子に固定されている態様とすることもできる。
【００３２】
この場合、半導体素子は配線基板の開口部内に沈められるようにして実装されるため、パッケージの薄肉化及び軽量化を図ることができる。更に、支持台の材料の選択により、半導体素子で発生した熱を放出することができるため、放熱性の向上を図ることもできる。
【００３３】
また、本発明にかかる半導体装置は、上記第２の配線基板又は第３の配線基板を用いる場合は、前記半導体素子は、前記第１の接続端子が設けられた基板面に固定され、前記半導体素子と前記第１の接続端子とは金属細線を介して電気的に接続されている態様とすることができる。また、前記半導体素子は、前記第１の接続端子が設けられた基板面上に固定され、前記半導体素子の接続端子は、バンプ接点を介して、前記第１の接続端子に固定されている態様とすることもできる。
【００３４】
更に、上記本発明にかかる半導体装置においては、配線基板の第２の接続端子にバンプ接点を設けた態様とすることができる。
【００３５】
次に、上記目的を達成するために本発明にかかる配線基板の製造方法は、板状の部材を切断して配線基板を製造する方法であって、（ａ）前記板状の部材に、厚み方向に貫通する複数の貫通孔を、製造対象となる配線基板の外周形状に沿って設ける工程と、（ｂ）前記貫通孔の壁面に導電膜を形成する工程又は前記貫通孔の内部に導電性材料を充填する工程と、（ｃ）前記貫通孔が前記板状の部材の厚み方向に分割されるように前記板状の部材を切断する工程とを少なくとも有することを特徴とする。
【００３６】
この特徴により、外周面及び内周面に導通路が形成された配線基板を簡単に作製することができる。特に、外周面に導通路を設ける場合においては、一つの貫通孔を設けることで二つの配線基板の導通路を形成することができるため、穿孔にかかるコストを削減できる。更にコストの安い単層基板を用いることができる。このため、配線基板の低コスト化を図ることができ、ひいては半導体装置の低コスト化も図ることができる。
【００３７】
上記本発明にかかる配線基板の製造方法においては、前記製造対象となる配線基板の形状が枠状であり、前記（ａ）の工程において、更に、前記複数の貫通孔を、前記製造対象となる配線基板の内周形状に沿って設け、前記（ｂ）の工程において、更に、前記内周形状に沿って設けた前記貫通孔の壁面にも前記導電膜を形成し、又は前記内周形状に沿って設けた前記貫通孔の内部にも導電性材料を充填し、前記（ｃ）の工程において、更に、前記内周形状に沿って設けた前記貫通孔が前記板状の部材の厚み方向に分割されるように前記板状の部材の切断を行なう態様とすることもできる。なお、前記貫通孔の形状は、円形、長円形、多角形のうちのいずれかであるのが良い。
【００３８】
【発明の実施の形態】
（実施の形態１）
以下、本発明の実施の形態１にかかる配線基板、半導体装置及び配線基板の製造方法について図１〜図４を参照しながら説明する。
【００３９】
最初に、図１に基づいて本実施の形態１にかかる配線基板について説明する。図１は本発明の実施の形態１にかかる配線基板の概略構成を示す図であり、図１（ａ）は実施の形態１にかかる配線基板の一方の基板面を示し、図１（ｂ）は実施の形態１にかかる配線基板の他方の基板面を示している。なお、図１（ａ）に示された基板面を以下「上面」といい、図１（ｂ）に示された基板面を以下「下面」という。
【００４０】
図１（ａ）及び（ｂ）に示すように、本実施の形態１にかかる配線基板は、半導体素子を実装し、実装した半導体素子と外部装置とを接続するための基板である。本実施の形態１にかかる配線基板は、中央に開口部１０を有しており、枠状に形成されている。
【００４１】
また、図１（ａ）に示すように、配線基板の上面には、半導体素子との接続に用いられる複数の第１の接続端子１が設けられている。一方、図１（ｂ）に示すように、配線基板の下面には、外部との接続に用いられる複数の第２の接続端子２が設けられている。本実施の形態１にかかる配線基板においては、第１の接続端子１と第２の接続端子２とは、互いに異なる基板面に設けられている。
【００４２】
このように、本実施の形態１にかかる配線基板においても、上述した従来例と同様に、半導体素子又は外部装置と接続される端子が設けられている。しかし、本実施の形態１にかかる配線基板においては、第１の接続端子１と第２の接続端子２との接続構造が従来例と異なっている。この点について以下に説明する。
【００４３】
図１（ａ）に示すように、一部の第１の接続端子１は上面に形成された配線パターン５ａによって外周面７に設けられた導通路３に接続されており、又別の一部の第１の接続端子は配線パターン５ｂによって内周面８に設けられた導通路４に接続されている。また、図１（ｂ）に示すように、一部の第２の接続端子２は下面に形成された配線パターン６ａによって外周面７に設けられた導通路３に接続されており、別の一部の第２の接続端子２は下面に形成された配線パターン６ｂによって内周面８に設けられた導通路４に接続されている。
【００４４】
図１（ａ）及び（ｂ）から分るように、本実施の形態１にかかる配線基板においては、第１の接続端子１と第２の接続端子２とは外周面７に設けられた導通路３又は内周面８に設けられた導通路４を介して電気的に接続されている。このため、基板面や基板内部に接続孔を設ける必要がなく、又基板を多層化する必要もない。よって、本実施の形態１にかかる配線基板によれば、従来例に比べて、基板面に形成する配線パターンの設計自由度を高めることができ、又第２の接続端子を配置できる領域を大きく確保できる。
【００４５】
なお、図１（ａ）及び（ｂ）において、ハッチングが施された部分には、ソルダーレジスト等の有機皮膜が形成されている。また、図１（ｂ）中において開口部１０周辺の有機皮膜が形成されていない領域は、半導体素子搭載用の支持台を接着するための接着領域９である。
【００４６】
本実施の形態１において、配線基板の大きさは、実装する半導体素子の大きさに合わせて適宜設定できる。また、本実施の形態１にかかる配線基板は、後述の図４に示すように、開口部１０の内側に半導体素子を実装する。このため、開口部１０は、縦横の各寸法が半導体素子のそれよりも少なくとも０．２ｍｍ以上大きくなるように形成されている。
【００４７】
次に、図２及び図３に基づいて本実施の形態１にかかる配線基板の製造方法について説明する。図２は本発明の実施の形態１にかかる配線基板を作製するための親基板を示す平面図である。図３は本発明の実施の形態１にかかる配線基板の製造方法を示す断面図であり、図３（ａ）〜（ｇ）は一連の製造工程を示している。また、図３に示す配線基板の断面は、図１及び図２中の切断線Ａ−Ａに沿って切断した断面であり、図３には断面に現れた線のみが示されている。
【００４８】
最初に、図３（ａ）に示すように、両基板面に金属箔１２ａ及び１２ｂが貼付された単層基板１１を用意する。本実施の形態１においては、この板状の部材を親基板１３とし、親基板１３を所定の大きさに切断することにより配線基板が得られる。
【００４９】
本実施の形態１においては、単層基板１１としてはガラスエポキシ樹脂で形成した基板が用いられている。但し、本発明においては、単層基板１１はこれに限定されず、ガラスエポキシ樹脂以外の有機系材料、例えば、ポリイミド樹脂や、ポリベンゾオキサザール樹脂（ＰＢＯ）、高耐熱性熱可塑性樹脂等で形成した基板であっても良い。なお、高耐熱性熱可塑性樹脂としては、ポリカーボネート等が挙げられる。更に単層基板１１は、セラミック系材料、ガラス系材料、金属系材料といった無機系材料で形成した基板であっても良い。
【００５０】
単層基板１１として有機系材料で形成した基板を用いた場合は、後述する半導体装置の作製において使用される封止樹脂と単層基板１１との間の線膨張係数の差を小さくでき、又封止樹脂と単層基板１１との界面における接着性の向上を図れるので半導体装置の耐熱性の向上を図ることができる。単層基板１１として無機系材料で形成した基板を用いた場合は、配線基板に実装された半導体素子１の動作によって発生した熱を効率よく放熱することができる。
【００５１】
本実施の形態１においては、両基板面に配線パターンを形成するために設けられる金属箔として銅箔が用いられているが、金属箔はこれに限定されるものではない。本発明においては、これ以外の金属箔、例えば銅箔とニッケル箔とを積層して構成した多層の箔や、銅錫合金といった合金で形成された箔を用いることもできる。
【００５２】
単層基板としてセラミック系材料やガラス系材料で形成した基板を用いる場合は、例えば銅、ニッケル、タングステン又はモリブデンといった金属の粉末が混入されたペーストを基板に印刷し、印刷された基板を焼成することによって、両基板面に金属層が形成された親基板を得ることができる。
【００５３】
単層基板１１の厚みは、用途や材料に合わせて適宜設定すれば良く、例えばガラスエポキシ樹脂で形成する場合は０．１ｍｍ〜１．０ｍｍとすれば良く、ポリイミド樹脂等の可撓性のある材料で形成する場合は８０μｍ〜３５０μｍとすれば良い。また、金属箔１２ａ及び１２ｂの厚みは、１０μｍ〜１００μｍとすれば良い。
【００５４】
次に、図３（ｂ）に示すように、親基板１３に、親基板の厚み方向に貫通する複数の貫通孔１４ａ及び１４ｂを形成する。貫通孔１４ａ及び１４ｂの形成は、図２に示すように、作製対象である図１に示す配線基板の外周形状及び内周形状に沿って、複数の貫通孔１４ａ及び１４ｂが配列されるように行なう。
【００５５】
貫通孔１４ａ及び１４ｂの形成は、例えばレーザやドリル、金型等を用いて行なうことができる。貫通孔の形状（配線基板の厚み方向に垂直な断面形状）は、親基板１３の材質の違いによる加工容易性（耐クラック性等）や、第１及び第２の接続端子の配置を考慮して、例えば、真円、長円、楕円といった円形や、正方形を含む矩形、菱形といった四角形、その他の多角形等の中から適宜選択できる。
【００５６】
また、貫通孔１４ａ及び１４ｂの大きさは、配線基板に実装される半導体素子の種類に合わせて適宜設定すれば良い。具体的には、貫通孔１４ａ及び１４ｂは、貫通孔の形状が円形の場合はその直径が、矩形の場合はその一片の長さが、２０μｍ〜５００μｍとなるように形成すれば良い。
【００５７】
次に、図３（ｃ）に示すように、両基板面における貫通孔１４ａ及び１４ｂの開口とその周辺以外の部分をフォトレジスト被膜１５で覆って、銅によるメッキを行なう。これにより、貫通孔１４ａ及び１４ｂの壁面と開口周辺に導電膜１６が形成される。このとき、導電膜１６は銅で形成されているため金属箔１２ａ及びｂと一体となる。本実施の形態１においては、導電膜１６は銅で形成しているが、これに限定されるものではなく、銅以外の金属やその他の導電性の材料を用いることもできる。
【００５８】
導電膜１６の厚みは、メッキ前の貫通孔１４の大きさに合わせて、適宜設定すれば良い。貫通孔の大きさが上述した大きさである場合は、導電膜１６の厚みは５μｍ〜１００μｍにとすれば良い。また、本実施の形態１においては、貫通孔１４ａ及び１４ｂの壁面に導電膜を設けた態様としているが、貫通孔１４ａ及び１４ｂの内部に導電性材料を充填した態様とすることもできる。
【００５９】
次いで、図３（ｄ）に示すように、フォトレジスト被膜１５の除去を行なう。フォトレジスト皮膜１６の除去は、プラズマアッシングやレジスト除去液を用いて行なうことができる。
【００６０】
次に、図３（ｅ）に示すように、両基板面と貫通孔１４ａ及び１４ｂの内部にフォトレジスト被膜１７を形成する。フォトレジスト皮膜１７は、配線基板の上面においては、図１（ａ）に示す第１の接続端子１、導通路３及び４、配線パターン５ａ及び５ｂとなる金属箔１２ａ上の領域が少なくとも被覆されるように形成する。また、フォトレジスト皮膜１６は、配線基板の下面においては、図１（ｂ）に示す第２の接続端子２、導通路３及び４、配線パターン６ａ及び６ｂとなる金属箔１２ｂ上の領域が少なくとも被覆されるように形成する。
【００６１】
次いで、図３（ｆ）に示すようにエッチングを行った後、フォトレジスト皮膜１６の除去を行なう。この工程により、図１（ａ）又は（ｂ）に示す第１の接続端子１、第２の接続端子２、導通路３及び４、配線パターン５ａ、５ｂ、６ａ、６ｂが形成される。
【００６２】
なお、エッチングは、プラズマエッチングといったドライエッチングや、銅エッチング液への浸漬といったウエットエッチング等によって行なうことができる。フォトレジスト皮膜１６の除去は、上述したフォトレジスト皮膜１５と同様にして行なえば良い。
【００６３】
次に、図３（ｇ）に示すように、配線基板の中心部分に開口部１０を形成し、基板表面に有機皮膜１８を形成する。開口部１０の形成は、配線基板の内周形状に沿って設けられた貫通孔１４ａが親基板の厚み方向に分割されるように、親部材を切断することによって行なう。具体的には、図２に示す内周形状を示す点線にそって親基板１３を切断する。なお、切断はレーザや糸鋸、プレス等を用いて行なうことができる。
【００６４】
有機被膜１８の形成は、第１の接続端子１、第２の接続端子２、接着領域９以外の部分が被覆されるように、スクリーン印刷やフォトリソグラフ技術を用いて行なう。
【００６５】
以上の工程により、複数の本実施の形態１にかかる配線基板が形成された親基板を得ることができる。なお、最終的には、配線基板の外周形状に沿って設けられた貫通孔１４ｂが親基板の厚み方向に分割されるように、この親基板を切断することにより、本実施の形態１にかかる配線基板が得られるが、この切断は半導体素子の実装の前後いずれにおいて行なっても良い。
【００６６】
このように、本実施の形態１にかかる配線基板の製造方法によれば、外周面及び内周面に導通路が形成された配線基板を簡単に作製することができる。特に、本実施の形態１にかかる配線基板のように外周面に導通路を設ける場合においては、一つの貫通孔を設けることで二つの配線基板の導通路を形成することができるため、穿孔にかかるコストを削減できる。更にコストの安い単層基板を用いることができる。このため、配線基板の低コスト化を図ることができ、ひいては後述する半導体装置の低コスト化も図ることができる。
【００６７】
次に、図４に基づいて本実施の形態１にかかる半導体装置について説明する。図４は本発明の実施の形態１にかかる半導体装置及びその製造工程を示す断面図であり、図４（ａ）〜（ｄ）は一連の製造工程を示している。また、図４に示す配線基板の断面も図１及び図２中の切断線Ａ−Ａに沿って切断した断面であり、図４には断面に現れた線のみが示されている。
【００６８】
先ず、図４（ａ）に示すように、図２及び図３（ｆ）で示した親基板を用意する。次いで、図４（ｂ）に示すように、接着領域（図１（ｂ）参照）にテープ状の接着剤１９（厚み１０μｍ〜１５０μｍ）を配置し、更に、内周面８で囲まれた部分が塞がれるよう支持台２０を配置する。その後、加熱及び加圧を行なって支持台２０を配線基板の下面に接着する。なお、本実施の形態１では、接着剤１９としてテープ状の接着剤を用いているが、テープ状以外の液状等の接着剤を用いることもできる。
【００６９】
本実施の形態１において、支持台２０としては、両面に錫鉛、錫銀、パラジウム等でメッキが施された銅板が用いられている。但し、本発明において、支持台２０はこれに限定されず、銅以外の金属系材料、セラミック系材料、ガラス系材料といった無機系材料で形成したものであっても良いし、又ガラスエポキシ樹脂やポリイミド樹脂といった有機系材料で形成したものであっても良い。
【００７０】
本実施の形態１のように、支持台２０が無機系材料で形成されている場合は、半導体素子２１の動作によって発生する熱を効率よく放熱することができる。支持台２０が有機系材料で形成されている場合は、後述する封止樹脂と支持台２０との間の線膨張係数の差を小さくでき、又封止樹脂と単層基板１１との界面における接着性の向上を図れるので半導体装置の耐熱性の向上を図ることができる。
【００７１】
本実施の形態１において、接着剤１９としては、ポリアミドイミドエーテル樹脂やエポキシ樹脂といった樹脂が用いられている。接着剤１９の加熱は、樹脂の軟化点以上の温度、例えば１６０℃〜４００℃の範囲で行なわれている。
【００７２】
次に、図４（ｃ）に示すように、支持台１２の上面に銀ペーストやハンダ等の接続部材２２を塗布又は配置し、その上に、予め５０μｍ以上の厚さに仕上げた半導体素子２１を載せる。更に、その状態で１５０℃〜３００℃の温度で加熱して接続部材２２を軟化又は溶融し、その後、接続部材２２を自然冷却して硬化させる。この工程により、半導体素子２１は内周面８に囲まれた状態で支持台１２に固定される。
【００７３】
次に、図４（ｄ）に示すように、金、銅又は金合金で形成された金属細線２４により、半導体素子２１の接続端子２３と配線基板の上面に設けられた第１の接続端子１とをワイヤーボンディングする。なお、ワイヤーボンディング時の加熱温度は、配線基板を構成する単層基板１１の種類に応じて適宜設定され、本実施の形態１においては、単層基板１１はガラスエポキシ基板であるため１５０℃程度に設定されている。単層基板１１が、高ガラス転移温度レジン基板である場合は、加熱温度は２５０℃程度に設定すれば良い。
【００７４】
次に、図４（ｅ）に示すように、ワイヤーボンディングが終了した半導体素子２１と配線基板とを上面側から封止樹脂２５で封止する。封止樹脂２５による封止方法としては、複数のキャビティーブロックを有する封止金型を用いて樹脂で封止を行なうトランスファー成型や、メタルマスクを用いて液状の樹脂で封止を行なう印刷成型等が挙げられる。更に、樹脂封止の終了後、親基板をダイシングして配線基板を切り出す。具体的には、図２中に示した外周形状を示す点線に沿って親基板１３を切断する。
【００７５】
このようにして、本実施の形態１にかかる半導体装置を得ることができる。本実施の形態１にかかる半導体装置では、半導体素子２１は配線基板の開口部内に沈められるようにして実装されるため、パッケージの薄肉化及び軽量化を図ることができる。更に、上述したように支持台１２によって、半導体素子で発生した熱を放出することができるため、本実施の形態１にかかる半導体装置は放熱性にも優れている。
【００７６】
なお、図４においては図示されていないが、第２の接続端子（図１（ｂ）参照）には、直径４０μｍ〜直径３００μｍ程度のハンダボールをハンダリフローによって取り付けることもできる。この場合は、ＢＧＡパッケージが得られる。
【００７７】
（実施の形態２）
次に本発明の実施の形態２にかかる配線基板、半導体装置及び配線基板の製造方法について、図５及び図６を参照しながら説明する。
【００７８】
最初に、図５に基づいて本実施の形態２にかかる配線基板について説明する。図５は本発明の実施の形態２にかかる配線基板の概略構成を示す図であり、図５（ａ）は実施の形態２にかかる配線基板の一方の基板面を示し、図５（ｂ）は実施の形態２にかかる配線基板の他方の基板面を示している。なお、図５においても、図１と同様、図５（ａ）に示された基板面を以下「上面」といい、図５（ｂ）に示された基板面を以下「下面」という。
【００７９】
図５（ａ）及び（ｂ）に示すように、本実施の形態２にかかる配線基板も、実施の形態１にかかる配線基板と同様に、半導体素子の実装に用いられる基板である。また、本実施の形態２にかかる配線基板も、中央に開口部５０を有しており、枠状に形成されている。更に、本実施の形態２にかかる配線基板にも、外周面５７に導通路５３が設けられており、内周面５８に導通路５４が設けられている。
【００８０】
但し、本実施の形態２においては、図５（ｂ）に示すように、半導体素子との接続に用いられる複数の第１の接続端子５１と外部との接続に用いられる複数の第２の接続端子５２とは、同一の基板面（下面）に設けられており、この点で実施の形態１と異なっている。
【００８１】
このため、図５（ａ）に示すように、導通路５３は上面に形成された配線パターン５５によって導通路５４に接続されている。また、図５（ｂ）に示すように、一部の第２の接続端子５２は、下面に形成された配線パターン５６ａ配線パターンによって、外周面５７に設けられた導通路５３に接続されており、一部の第１の接続端子５１は下面に形成された配線パターン５６ｂによって導通路５４に接続されている。
【００８２】
また、本実施の形態２においては、図１（ｂ）に示すように、第１の接続端子５１と第２の接続端子５２とを配線パターン５６ｃによって直接接続することもできる。配線パターン５６ｄは、第２の接続端子間を直接接続する場合に用いられる。
【００８３】
このように、第１の接続端子５１と第２の接続端子５２とが同一の基板面に設けられているが、本実施の形態２においても、従来例のような接続孔を設けることなく、第１の接続端子５１と第２の接続端子５２とを接続することができる。このことから、本実施の形態２においても、実施の形態１と同様に、従来例に比べて、基板面に形成する配線パターンの設計自由度を高めることができ、又第２の接続端子を配置できる領域を大きく確保できると言える。更に、本実施の形態２にかかる配線基板は、後述するように半導体素子がバンプ接点を介して実装されるように構成されている。このため、本実施の形態２にかかる配線基板を用いることで、実施の形態１に比べて、半導体装置の薄型化を図ることができる。
【００８４】
なお、図５（ａ）及び（ｂ）において、ハッチングが施された部分には、実施の形態１と同様に有機皮膜が形成されている。図１（ｂ）中において開口部５０周辺の有機皮膜が形成されていない領域は、半導体素子を搭載するための半導体素子搭載領域５９である。本実施の形態１にかかる配線基板は、後述の図６に示すように、基板面上に半導体素子を実装する。このため、開口部１０は、縦横の各寸法が半導体素子のそれよりも少なくとも０．２ｍｍ以上小さくなるように形成されている。
【００８５】
本実施の形態２にかかる配線基板の作製は、実施の形態１で説明した製造工程（図２及び図３参照）に準じて行なうことができる。つまり、図２及び図３で示したように、両面に金属箔が貼付された単層基板を親基板として用い、導通路となる貫通孔を親基板に形成し、親基板の基板面に第１の接続端子５１、第２の接続端子５２、各種配線パターン５５及び５６ａ〜５６ｄをフォトリソグラフやエッチングによって設け、更に貫通孔が厚み方向に分割されるように親基板を切断することによって、本実施の形態２にかかる配線基板を得ることができる。
【００８６】
次に、図６に基づいて本実施の形態２にかかる半導体装置について説明する。図６は本発明の実施の形態１にかかる半導体装置及びその製造工程を示す断面図であり、図６（ａ）〜（ｄ）は一連の製造工程を示している。また、図６に示す断面は図５中の切断線Ｂ−Ｂに沿って切断した断面であり、図６には断面に現れた線のみが示されている。
【００８７】
先ず、図６（ａ）に示すように、図５に示す配線基板が形成された親基板（厚み１５０μｍ）を用意する。図６において、６０は単層基板、６１は有機皮膜である。
【００８８】
次いで、図６（ｂ）に示すように、配線基板の下面の開口部５０周辺に設けられた第１の接続端子５１と、予め５０μｍ以上の厚さに仕上げた半導体素子６３の接続端子とをバンプ接点６２を介して接合する。バンプ接点６２としては、金、ハンダ、銅等の低融点金属を電解又は無電解メッキ等でバンプ状に形成したものを用いることができる。バンプ接点による接合は、１８０℃〜２７０℃に加熱して行なう。また必要に応じて超音波振動を加える。
【００８９】
次に、図６（ｃ）に示すように、半導体素子６３を支持するための支持台６５を配線基板に接着する。支持台６５の接着は、半導体素子搭載領域５９における第１の接続端子５１の外周側の領域にテープ状の接着剤６４（厚み１０μｍ〜１５０μｍ）を配置し、接着剤６４と支持台６５の外周部とを重ね合わせて、加熱及び加圧することによって行なう。更に同時に、半導体素子６３の支持台６５側の面に銀ペーストやハンダ等の接続部材６６を塗布又は配置しておき、半導体素子６３と支持台６５との接合も行なう。
【００９０】
なお、本実施の形態２においても、接着剤６４としては、実施の形態１で述べた接着剤１９と同様に、テープ状以外の液状等の接着剤を用いることもできる。また、支持台６５としては、実施の形態１と同様に、両面に錫鉛、錫銀、パラジウム等でメッキが施された銅板で形成したものを用いることができる。
【００９１】
次に、図６（ｄ）に示すように、配線基板の上面を封止樹脂６７で封止する。封止樹脂６７による封止は、実施の形態１と同様に、トランスファー成型や印刷成型等によって行なうことができる。
【００９２】
最後に、図６（ｅ）に示すように、親基板をダイシングして配線基板を切り出す。ダイシングは、実施の形態１と同様に、外周形状に沿って設けられた貫通孔（導通路５３となる貫通孔）が分割されるように行なう。
【００９３】
このようにして、本実施の形態２にかかる半導体装置を得ることができる。本実施の形態２にかかる半導体装置では、半導体素子６３はフェースダウン方式によって実装され、半導体素子６３の接続端子はバンプ接点を介して第１の接続端子５１に接続される。このため、抵抗、容量及びインダクタンスといった高周波回路の障害となる成分を激減させることができるので、本実施の形態２によれば高周波特性に優れた半導体装置を得ることができる。
【００９４】
なお、本実施の形態２においては、ダイシングの前に、第２の接続端子５２にハンダボール（直径４０μｍ〜３００μｍ）６８が取り付けられる。ハンダボールの取り付けはハンダリフローによって行なわれる。
【００９５】
（実施の形態３）
次に本発明の実施の形態３にかかる配線基板、半導体装置及び配線基板の製造方法について、図７を参照しながら説明する。
【００９６】
図７は本発明の実施の形態３にかかる配線基板の概略構成を示す図であり、図７（ａ）は実施の形態３にかかる配線基板の一方の基板面を示し、図７（ｂ）は実施の形態３にかかる配線基板の他方の基板面を示している。なお、図７においても、図１と同様、図７（ａ）に示された基板面を以下「上面」といい、図７（ｂ）に示された基板面を以下「下面」という。
【００９７】
図７（ａ）及び（ｂ）に示すように、本実施の形態３にかかる配線基板も、実施の形態１にかかる配線基板と同様に、半導体素子の実装に用いられる基板である。また、本実施の形態３にかかる配線基板も、中央に開口部７０を有しており、枠状に形成されている。
【００９８】
更に、実施の形態１と同様に、半導体素子との接続に用いられる複数の第１の接続端子７１と外部との接続に用いられる複数の第２の接続端子７２とは、互いに異なる基板面に設けられている。本実施の形態３においても、図７（ａ）に示すように第１の接続端子７１は上面に設けられ、図７（ｂ）に示すように第２の接続端子５２は下面に設けられている。
【００９９】
但し、本実施の形態３においては、図７（ａ）及び（ｂ）に示すように、導通路７４は内周面７８にのみ設けられており、この点で実施の形態１と異なっている。このため、本実施の形態３においては、第１の接続端子７１と第２の接続端子７２との接続は、内周面７８に設けられた導通路７４によってのみ行なわれる。
【０１００】
なお、図７（ａ）において、７５は、一部の第１の接続端子７１と導通路７４とを接続する配線パターンである。また、図７（ｂ）において、７６は、一部の第２の接続端子７２と導通路７４とを接続する配線パターンである。
【０１０１】
このように、本実施の形態３においては、内周面７８にのみ導通路７４が設けられているが、本実施の形態３においても、従来例のような接続孔を設けることなく、第１の接続端子７１と第２の接続端子７２とを接続することができる。
【０１０２】
このことから、本実施の形態３においても、実施の形態１と同様に、従来例に比べて、基板面に形成する配線パターンの設計自由度を高めることができ、又第２の接続端子を配置できる領域を大きく確保できると言える。
【０１０３】
なお、図７（ａ）及び（ｂ）においても、ハッチングが施された部分には、実施の形態１と同様に有機皮膜が形成されている。また、図７（ｂ）中において開口部７０周辺の有機皮膜が形成されていない領域は、半導体素子搭載用の支持台を接着するための接着領域７９である。
【０１０４】
本実施の形態３にかかる配線基板は、実施の形態１にかかる配線基板と同様に、開口部７０の内側に半導体素子を実装する。このため、開口部７０も、縦横の各寸法が半導体素子のそれよりも少なくとも０．２ｍｍ以上大きくなるように形成されている。
【０１０５】
本実施の形態３にかかる配線基板の作製は、実施の形態１で説明した製造工程（図２及び図３参照）に準じて行なうことができる。つまり、図２及び図３で示したように、両面に金属箔が貼付された単層基板を親基板として用い、導通路となる貫通孔を親基板に形成し、親基板の基板面に第１の接続端子７１、第２の接続端子７２、各種配線パターン７５及び７６をフォトリソグラフやエッチングによって設け、更に貫通孔が厚み方向に分割されるように親基板を切断することによって、本実施の形態３にかかる配線基板を得ることができる。なお、本実施の形態３においては、貫通孔は内周形状に沿って設けるだけで良い。
【０１０６】
また、本実施の形態３にかかる半導体装置の作製も、実施の形態１で説明した製造工程（図４参照）に準じて行なうことができる。つまり、接着領域７９に支持台を接着し、開口部７０の内側に収まるようにして半導体素子を支持台に固定し、金属細線によって第１の接続端子７１と半導体素子の接続端子とを接続し、最後に封止樹脂によって半導体素子と配線基板とを封止することによって、本実施の形態３にかかる半導体装置を得ることができる。
【０１０７】
（実施の形態４）
次に本発明の実施の形態４にかかる配線基板、半導体装置及び配線基板の製造方法について、図８を参照しながら説明する。
【０１０８】
図８は本発明の実施の形態４にかかる配線基板の概略構成を示す図であり、図８（ａ）は実施の形態４にかかる配線基板の一方の基板面を示し、図８（ｂ）は実施の形態４にかかる配線基板の他方の基板面を示している。なお、図８においても、図１と同様、図８（ａ）に示された基板面を以下「上面」といい、図８（ｂ）に示された基板面を以下「下面」という。
【０１０９】
図８（ａ）及び（ｂ）に示すように、本実施の形態４にかかる配線基板も、実施の形態１にかかる配線基板と同様に、半導体素子の実装に用いられる基板である。また、本実施の形態４にかかる配線基板も、中央に開口部８０を有しており、枠状に形成されている。
【０１１０】
更に、実施の形態１と同様に、半導体素子との接続に用いられる複数の第１の接続端子８１と外部との接続に用いられる複数の第２の接続端子８２とは、互いに異なる基板面に設けられている。本実施の形態４においても、図８（ａ）に示すように第１の接続端子８１は上面に設けられ、図８（ｂ）に示すように第２の接続端子８２は下面に設けられている。
【０１１１】
但し、本実施の形態４においては、図８（ａ）及び（ｂ）に示すように、導通路８３は外周面８７にのみ設けられており、この点で実施の形態１と異なっている。このため、本実施の形態４においては、第１の接続端子８１と第２の接続端子８２との接続は、外周面８７に設けられた導通路８３によってのみ行なわれる。
【０１１２】
なお、図８（ａ）において、８５は、一部の第１の接続端子８１と導通路８３とを接続する配線パターンである。また、図７（ｂ）において、８６は、一部の第２の接続端子８２と導通路８３とを接続する配線パターンである。
【０１１３】
このように、本実施の形態４においては、外周面８７にのみ導通路８３が設けられているが、本実施の形態４においても、従来例のような接続孔を設けることなく、第１の接続端子８１と第２の接続端子８２とを接続することができる。
【０１１４】
このことから、本実施の形態４においても、実施の形態１と同様に、従来例に比べて、基板面に形成する配線パターンの設計自由度を高めることができ、又第２の接続端子を配置できる領域を大きく確保できると言える。
【０１１５】
なお、図８（ａ）及び（ｂ）においても、ハッチングが施された部分には、実施の形態１と同様に有機皮膜が形成されている。また、図８（ｂ）中において開口部８０周辺の有機皮膜が形成されていない領域は、半導体素子搭載用の支持台を接着するための接着領域８９である。
【０１１６】
本実施の形態４にかかる配線基板も、実施の形態１にかかる配線基板と同様に、開口部８０の内側に半導体素子を実装する。このため、開口部８０も、縦横の各寸法が半導体素子のそれよりも少なくとも０．２ｍｍ以上大きくなるように形成されている。
【０１１７】
本実施の形態４にかかる配線基板の作製も、実施の形態１で説明した製造工程（図２及び図３参照）に準じて行なうことができる。つまり、図２及び図３で示したように、両面に金属箔が貼付された単層基板を親基板として用い、導通路となる貫通孔を親基板に形成し、親基板の基板面に第１の接続端子８１、第２の接続端子８２、各種配線パターン８５及び８６をフォトリソグラフやエッチングによって設け、更に貫通孔が厚み方向に分割されるように親基板を切断することによって、本実施の形態４にかかる配線基板を得ることができる。なお、本実施の形態４においては、貫通孔は外周形状に沿って設けるだけで良い。
【０１１８】
また、本実施の形態４にかかる半導体装置の作製も、実施の形態１で説明した製造工程（図４参照）に準じて行なうことができる。つまり、接着領域８９に支持台を接着し、開口部８０の内側に収まるようにして半導体素子を支持台に固定し、金属細線によって第１の接続端子８１と半導体素子の接続端子とを接続し、最後に封止樹脂によって半導体素子と配線基板とを封止することによって、本実施の形態４にかかる半導体装置を得ることができる。
【０１１９】
（実施の形態５）
次に本発明の実施の形態５にかかる配線基板、半導体装置及び配線基板の製造方法について、図９〜図１１を参照しながら説明する。
【０１２０】
最初に、図９に基づいて本実施の形態５にかかる配線基板について説明する。
図９は本発明の実施の形態５にかかる配線基板の概略構成を示す図であり、図９（ａ）は実施の形態５にかかる配線基板の一方の基板面を示し、図９（ｂ）は実施の形態５にかかる配線基板の他方の基板面を示している。なお、図９においても、図１と同様、図９（ａ）に示された基板面を以下「上面」といい、図９（ｂ）に示された基板面を以下「下面」という。
【０１２１】
図９（ａ）及び（ｂ）に示すように、本実施の形態５にかかる配線基板も、実施の形態１にかかる配線基板と同様に、半導体素子の実装に用いられる基板である。また、実施の形態１と同様に、半導体素子との接続に用いられる複数の第１の接続端子９１と外部との接続に用いられる複数の第２の接続端子９２とは、互いに異なる基板面に設けられている。本実施の形態５においても、図９（ａ）に示すように第１の接続端子９１は上面に設けられ、図９（ｂ）に示すように第２の接続端子９２は下面に設けられている。
【０１２２】
但し、本実施の形態５にかかる配線基板には、図９（ａ）及び（ｂ）に示すように、中央に開口部は設けられておらず、又導通路９３は外周面９４にのみ設けられており、この点で実施の形態１と異なっている。このため、本実施の形態５においても、実施の形態４と同様に、第１の接続端子９１と第２の接続端子９２との接続は、外周面９４に設けられた導通路９３によってのみ行なわれる。
【０１２３】
なお、図９（ａ）において、９５は、一部の第１の接続端子９１と導通路９３とを接続する配線パターンである。また、図９（ｂ）において、９６は、一部の第２の接続端子９２と導通路９３とを接続する配線パターンである。図９（ａ）及び（ｂ）においても、ハッチングが施された部分には、実施の形態１と同様に有機皮膜が形成されている。また、図９（ｂ）において、９７は半導体素子を搭載するための半導体素子搭載領域である。
【０１２４】
このように、本実施の形態５においても、実施の形態４と同様に外周面８７にのみ導通路８３が設けられているが、従来例のような接続孔を設けることなく、第１の接続端子８１と第２の接続端子８２とを接続することができる。
【０１２５】
このことから、本実施の形態５においても、実施の形態１と同様に、従来例に比べて、基板面に形成する配線パターンの設計自由度を高めることができ、又第２の接続端子を配置できる領域を大きく確保できると言える。
【０１２６】
本実施の形態５にかかる配線基板の作製も、実施の形態１で説明した製造工程（図２及び図３参照）に準じて行なうことができる。つまり、図２及び図３で示したように、両面に金属箔が貼付された単層基板を親基板として用い、導通路となる貫通孔を親基板に形成し、親基板の基板面に第１の接続端子９１、第２の接続端子９２、各種配線パターン９５及び９６をフォトリソグラフやエッチングによって設け、更に貫通孔が厚み方向に分割されるように親基板を切断することによって、本実施の形態５にかかる配線基板を得ることができる。
【０１２７】
なお、本実施の形態５においては、貫通孔は外周形状に沿って設けるだけで良い。また、実施の形態１〜４で示した開口部を設ける必要はなく、半導体素子搭載領域９７には金属箔が除去されずに存置されている。
【０１２８】
次に、図１０及び図１１に基づいて本実施の形態５にかかる半導体装置について説明する。図１０は本発明の実施の形態５にかかる第１の半導体装置及びその製造工程を示す断面図であり、図１０（ａ）〜（ｅ）は一連の製造工程を示している。図１１は本発明の実施の形態５にかかる第２の半導体装置及びその製造工程を示す断面図であり、図１１（ａ）〜（ｄ）は一連の製造工程を示している。なお、図１０及び図１１に示す配線基板の断面は、図９中の切断線Ｃ−Ｃに沿って切断した断面であり、図１０及び図１１には断面に現れた線のみが示されている。
【０１２９】
先ず図１０に示す第１の半導体装置及びその製造工程について以下に説明する。最初に、図１０（ａ）に示すように、図９に示す配線基板が形成された親基板（厚さ１５０μｍ）を用意する。なお、図１０において、９８は有機皮膜、９９は配線基板を構成する単層基板を示している。
【０１３０】
次いで、図１０（ｂ）に示すように、配線基板の半導体素子搭載領域９７に銀ペーストやハンダ等の接続部材１０１を塗布又は配置し、その上に、予め５０μｍ以上の厚さに仕上げた半導体素子１００を載せる。その状態で１５０℃〜３００℃の温度で加熱して接続部材１０１を溶融し、その後、接続部材１０１を自然冷却して硬化させる。この工程により、半導体素子１００は配線基板に固定される。
【０１３１】
次に、図１０（ｃ）に示すように、金、銅又は金合金で形成された金属細線１０２により、半導体素子１００の接続端子１０３と配線基板の上面に設けられた第１の接続端子９１とをワイヤーボンディングする。なお、ワイヤーボンディングは、実施の形態１で説明した図４（ｄ）の工程と同様にして行なえば良い。
【０１３２】
次いで、図１０（ｄ）に示すように、ワイヤーボンディングが終了した半導体素子１００と配線基板とを上面側から封止樹脂１０４で封止する。なお、封止樹脂１０４による封止も、実施の形態１と同様に、トランスファー成型や印刷成型等によって行なうことができる。
【０１３３】
最後に、図１０（ｅ）に示すように、親基板をダイシングして配線基板を切り出す。ダイシングは、実施の形態１と同様に、外周形状に沿って設けられた貫通孔（導通路９３となる貫通孔）が分割されるように行なう。
【０１３４】
図１１に示す第２の半導体装置及びその製造工程について以下に説明する。最初に、図１１（ａ）に示すように、図９に示す配線基板が形成された親基板を用意する。なお、この親基板は図１０（ａ）で示した親基板と同様のものであり、９８は有機皮膜、９９は配線基板を構成する単層基板を示している。
【０１３５】
次いで、図１１（ｂ）に示すように、配線基板の上面に設けられた第１の接続端子９１と、予め５０μｍ〜４００μｍの厚さに仕上げた半導体素子１０５の接続端子とをバンプ接点１０６を介して接合する。なお、バンプ接点１０６としては、実施の形態２と同様の低融点金属で形成したものを用いることができる（図６（ａ）参照）。
【０１３６】
更に、配線基板の半導体素子搭載領域９７には、図１０（ｂ）の工程と同様に接続部材１０７を塗布又は配置しておき、バンプ接点による接合と同時に、半導体素子１０５の中央部分と配線基板との接合も行なう。
【０１３７】
次に、図１１（ｃ）に示すように、配線基板の上面を封止樹脂１０８で封止する。封止樹脂１０８による封止も、実施の形態１と同様に、トランスファー成型や印刷成形等によって行なうことができる。
【０１３８】
最後に、図１１（ｄ）に示すように、親基板をダイシングして配線基板を切り出す。ダイシングは、実施の形態１と同様に、外周形状に沿って設けられた貫通孔（導通路９３となる貫通孔）が分割されるように行なう。
【０１３９】
このようにして、本実施の形態５にかかる第１及び第２の半導体装置を得ることができる。なお、図１０及び１１においては図示されていないが、第２の接続端子（図９（ｂ）参照）には、直径４０μｍ〜直径３００μｍ程度のハンダボールをハンダリフローによって取り付けることもできる。この場合は、ＢＧＡパッケージが得られる。
【０１４０】
（実施の形態６）
次に本発明の実施の形態６にかかる配線基板、半導体装置及び配線基板の製造方法について、図１２及び図１３を参照しながら説明する。
【０１４１】
最初に、図１２に基づいて本実施の形態６にかかる配線基板について説明する。図１２は本発明の実施の形態６にかかる配線基板の概略構成を示す図であり、図１２（ａ）は実施の形態６にかかる配線基板の一方の基板面を示し、図１２（ｂ）は実施の形態６にかかる配線基板の他方の基板面を示している。なお、図１２においても、図１と同様、図１２（ａ）に示された基板面を以下「上面」といい、図１２（ｂ）に示された基板面を以下「下面」という。
【０１４２】
図１２（ａ）及び（ｂ）に示すように、本実施の形態６にかかる配線基板は、有機皮膜が設けられた領域（ハッチングが施された領域）が異なる以外は実施の形態１にかかる配線基板と同様に構成されている。このため、本実施の形態６にかかる配線基板も、実施の形態１にかかる配線基板と同様の効果を有している。
【０１４３】
なお、図１２中において図１と同じ符号が付された部材は、図１で示された部材と同じものである。本実施の形態６にかかる配線基板も、図２及び図３に示した製造工程を経て作製される。
【０１４４】
但し、図１２（ａ）において、第１の接続端子１の周辺の有機皮膜が設けられていない領域は、半導体素子を搭載するための半導体素子搭載領域３０である。本実施の形態６にかかる配線基板は、実施の形態１にかかる配線基板と異なり、開口部１０よりも外形の大きな半導体素子の実装に用いられる。
【０１４５】
このため、下記の図１３に示すように、本実施の形態６にかかる半導体装置は、実施の形態１にかかる半導体装置と構成が異なっている。なお、本実施の形態６にかかる配線基板の作製は、実施の形態１で説明した製造工程（図２及び図３参照）によって行なうことができる。
【０１４６】
図１３に基づいて本実施の形態６にかかる半導体装置について説明する。図１３は、本実施の形態６にかかる半導体装置及びその製造工程を示す断面図であり、図１３（ａ）〜図１３（ｅ）は一連の製造工程を示している。なお、図１３に示す配線基板の断面は、図１２中の切断線Ｄ−Ｄに沿って切断した断面であり、図１２には断面に現れた線のみが示されている。
【０１４７】
先ず、図１３（ａ）に示すように、図１２に示す配線基板が形成された親基板（厚み１５０μｍ）を用意する。次いで、図１３（ｂ）に示すように、配線基板の上面の開口部１０周辺に設けられた第１の接続端子１と、予め５０μｍ以上の厚さに仕上げた半導体素子３１の接続端子とをバンプ接点３２を介して接合する。なお、バンプ接点３２としては、実施の形態２と同様の低融点金属で形成したものを用いることができる（図６（ａ）参照）。
【０１４８】
次に、図１３（ｃ）に示すように、半導体素子３１を支持するための支持台３３を配線基板に接着する。支持台３３の接着も実施の形態２と同様に、半導体素子搭載領域３０における第１の接続端子１の外周側の領域にテープ状の接着剤３５（厚み１０μｍ〜１５０μｍ）を配置し、接着剤３５と支持台３３の外周部とを重ね合わせて、加熱及び加圧することによって行なう。更に同時に、半導体素子３１の支持台３３側の面に銀ペーストやハンダ等の接続部材３４を塗布又は配置しておき、半導体素子３１と支持台３３との接合も行なう。なお、本実施の形態６においても、接着剤３５としては、実施の形態１で述べた接着剤１９と同様に、テープ状以外の液状等の接着剤を用いることもできる。
【０１４９】
次に、図１３（ｄ）に示すように、配線基板の下面を封止樹脂３６で封止する。封止樹脂３６による封止は、実施の形態１と同様に、トランスファー成型や印刷成型等によって行なうことができる。
【０１５０】
最後に、図１３（ｅ）に示すように、親基板をダイシングして配線基板を切り出す。ダイシングは、実施の形態１と同様に、外周形状に沿って設けられた貫通孔（導通路３となる貫通孔）が分割されるように行なう。このようにして、本実施の形態６にかかる半導体装置を得ることができる。
【０１５１】
なお、本実施の形態６においても、第２の接続端子（図１２（ｂ）参照）には、直径４０μｍ〜直径３００μｍ程度のハンダボールをハンダリフローによって取り付けることもできる。この場合は、ＢＧＡパッケージが得られる。
【０１５２】
（実施の形態７）
次に本発明の実施の形態７にかかる配線基板、半導体装置及び配線基板の製造方法について、図１４を参照しながら説明する。
【０１５３】
最初に、図１４に基づいて本実施の形態７にかかる配線基板について説明する。図１４は本発明の実施の形態７にかかる配線基板の概略構成を示す図であり、図１４（ａ）は実施の形態７にかかる配線基板の一方の基板面を示し、図１４（ｂ）は実施の形態７にかかる配線基板の他方の基板面を示している。なお、図１４においても、図１と同様、図１４（ａ）に示された基板面を以下「上面」といい、図１４（ｂ）に示された基板面を以下「下面」という。
【０１５４】
図１４（ａ）及び（ｂ）に示すように、本実施の形態７にかかる配線基板は、有機皮膜が設けられた領域（ハッチングが施された領域）が異なる以外は実施の形態２にかかる配線基板と同様に構成されている。このため、本実施の形態７にかかる配線基板も、実施の形態２にかかる配線基板と同様の効果を有している。
【０１５５】
なお、図１４中において図５と同じ符号が付された部材は、図５で示された部材と同じものである。本実施の形態７にかかる配線基板も、実施の形態２にかかる配線基板と同様に、実施の形態１で説明した製造工程（図２及び図３参照）に準じて行なうことができる。
【０１５６】
但し、図１４（ａ）中において導通路５４の周辺の有機皮膜が形成されていない領域は、半導体素子搭載用の支持台を接着するための接着領域６９である。本実施の形態７にかかる配線基板は、実施の形態２にかかる配線基板と異なり、開口部５０よりも外形の小さい半導体素子の実装に用いられる。このため、下記図１５に示すように、本実施の形態７にかかる半導体装置は、実施の形態２にかかる半導体装置と構成が異なっている。
【０１５７】
図１５に基づいて本実施の形態７にかかる半導体装置について説明する。図１５は、本実施の形態７にかかる半導体装置及びその製造工程を示す断面図であり、図１５（ａ）〜図１５（ｅ）は一連の製造工程を示している。なお、図１５に示す配線基板の断面は、図１４中の切断線Ｅ−Ｅに沿って切断した断面であり、図１５には断面に現れた線のみが示されている。
【０１５８】
最初に、図１５（ａ）に示すように、図１４に示す配線基板が形成された親基板（厚さ１５０μｍ）を用意する。なお、図１５中において図６と同じ符号が付された部材は、図６で示された部材と同じものである。
【０１５９】
次いで、図１５（ｂ）に示すように、配線基板の接着領域６９に、半導体素子を搭載するための支持台１１０を接着する。支持台１１０の接着は、実施の形態１と同様に、配線基板の上面における開口部５０の周辺に、テープ状の接着剤１１１を設置し、接着剤１１１と支持台１１０の外周部とを重ね合わせて、加熱及び加圧することによって行なう。なお、本実施の形態７においも、接着剤１１１としては、実施の形態１で述べた接着剤１９と同様に、テープ状以外の液状等の接着剤を用いることもできる。
【０１６０】
更に、図１５（ｃ）に示すように、半導体素子１１２の支持台１１０側の面に銀ペーストやハンダ等の接続部材１１４を塗布又は配置しておき、半導体素子１１２と支持台１１０とを接合する。
【０１６１】
次に、図１５（ｄ）に示すように、半導体素子１１２の接続端子１１３と配線基板の下面に設けられた第１の接続端子５１とを金属細線１１５によってワイヤーボンディングする。更に、ワイヤーボンディングが終了した半導体素子１１２と配線基板の開口部５０の周辺とを下面側から封止樹脂１１７で封止する。なお、ワイヤーボンディングは、実施の形態１で説明した図４（ｄ）の工程と同様にして行なえば良い。
【０１６２】
最後に、図１５（ｅ）に示すように、実施の形態２と同様に、第２の接続端子５２にハンダボール（直径４０μｍ〜３００μｍ）６８を取り付けた後、親基板をダイシングして配線基板を切り出す。ダイシングは、実施の形態１と同様に、外周形状に沿って設けられた貫通孔（導通路５３となる貫通孔）が分割されるように行なう。このようにして、本実施の形態７にかかる半導体装置を得ることができる。
【０１６３】
（実施の形態８）
次に本発明の実施の形態８にかかる配線基板、半導体装置及び配線基板の製造方法について、図１６を参照しながら説明する。
【０１６４】
図１６は本発明の実施の形態８にかかる配線基板の概略構成を示す図であり、図１６（ａ）は実施の形態８にかかる配線基板の一方の基板面を示し、図１６（ｂ）は実施の形態８にかかる配線基板の他方の基板面を示している。なお、図１６においても、図１と同様、図１６（ａ）に示された基板面を以下「上面」といい、図１６（ｂ）に示された基板面を以下「下面」という。
【０１６５】
図１６（ａ）及び（ｂ）に示すように、本実施の形態８にかかる配線基板は、有機皮膜が設けられた領域（ハッチングが施された領域）が異なる以外は、実施の形態３にかかる配線基板と同様に構成されている。このため、本実施の形態８にかかる配線基板も、実施の形態３にかかる配線基板と同様の効果を有している。
【０１６６】
なお、図１６中において図７と同じ符号が付された部材は、図７で示された部材と同じものである。本実施の形態８にかかる配線基板も、実施の形態３にかかる配線基板と同様に、実施の形態１で説明した製造工程（図２及び図３参照）に準じて作製することができる。
【０１６７】
但し、図１６（ａ）において、第１の接続端子７１の周辺の有機皮膜が設けられていない領域は、半導体素子を搭載するための半導体素子搭載領域１１８である。本実施の形態８にかかる配線基板は、実施の形態３にかかる配線基板と異なり、開口部７０よりも外形の大きな半導体素子の実装に用いられる。このため、本実施の形態８にかかる半導体装置は、実施の形態３にかかる半導体装置と構成が異なっている。
【０１６８】
本実施の形態８にかかる半導体装置の作製は、実施の形態６で説明した製造工程（図１３参照）に準じて行なうことができる。つまり、上面の第１の接続端子７１と半導体素子の接続端子とをバンプ接点を介して接合し、半導体素子搭載領域１１８に支持台を接着し、配線基板の下面を封止樹脂で封止することによって、本実施の形態８にかかる半導体装置を得ることができる。
【０１６９】
（実施の形態９）
次に本発明の実施の形態９にかかる配線基板、半導体装置及び配線基板の製造方法について、図１７を参照しながら説明する。
【０１７０】
図１７は本発明の実施の形態９にかかる配線基板の概略構成を示す図であり、図１７（ａ）は実施の形態９にかかる配線基板の一方の基板面を示し、図１７（ｂ）は実施の形態９にかかる配線基板の他方の基板面を示している。なお、図１７においても、図１と同様、図１７（ａ）に示された基板面を以下「上面」といい、図１７（ｂ）に示された基板面を以下「下面」という。
【０１７１】
図１７（ａ）及び（ｂ）に示すように、本実施の形態９にかかる配線基板は、有機皮膜が設けられた領域（ハッチングが施された領域）が異なる以外は、実施の形態４にかかる配線基板と同様に構成されている。このため、本実施の形態９にかかる配線基板も、実施の形態４にかかる配線基板と同様の効果を有している。
【０１７２】
なお、図１７中において図８と同じ符号が付された部材は、図８で示された部材と同じものである。本実施の形態９にかかる配線基板も、実施の形態４にかかる配線基板と同様に、実施の形態１で説明した製造工程（図２及び図３参照）に準じて作製することができる。
【０１７３】
但し、図１７（ａ）において、第１の接続端子８１の周辺の有機皮膜が設けられていない領域は、半導体素子を搭載するための半導体素子搭載領域１１９である。本実施の形態９にかかる配線基板は、実施の形態４にかかる配線基板と異なり、開口部８０よりも外形の大きな半導体素子の実装に用いられる。このため、本実施の形態９にかかる半導体装置は、実施の形態４にかかる半導体装置と構成が異なっている。
【０１７４】
本実施の形態９にかかる半導体装置の作製は、実施の形態６で説明した製造工程（図１３参照）に準じて行なうことができる。つまり、上面の第１の接続端子８１と半導体素子の接続端子とをバンプ接点を介して接合し、半導体素子搭載領域１１９に支持台を接着し、配線基板の下面を封止樹脂で封止することによって、本実施の形態９にかかる半導体装置を得ることができる。
【０１７５】
（実施の形態１０）
次に本発明の実施の形態１０にかかる配線基板、半導体装置及び配線基板の製造方法について、図１８〜図２０を参照しながら説明する。
【０１７６】
最初に、図１８に基づいて本実施の形態１０にかかる配線基板について説明する。図１８は本発明の実施の形態１０にかかる配線基板の概略構成を示す図であり、図１８（ａ）は実施の形態１０にかかる配線基板の一方の基板面を示し、図１８（ｂ）は実施の形態１０にかかる配線基板の他方の基板面を示している。なお、図１８においても、図１と同様、図１８（ａ）に示された基板面を以下「上面」といい、図１８（ｂ）に示された基板面を以下「下面」という。
【０１７７】
図１８（ａ）及び（ｂ）に示すように、本実施の形態１０にかかる配線基板も、半導体素子の実装に用いられる基板である。また、図１８（ｂ）に示すように、本実施の形態１０において、半導体素子との接続に用いられる複数の第１の接続端子１２１と、外部との接続に用いられる複数の第２の接続端子１２２とは、実施の形態２にかかる配線基板と同様に、配線基板の下面に設けられている。
【０１７８】
更に、本実施の形態１０にかかる配線基板には、実施の形態５にかかる配線基板と同様に、中央に開口部は設けられておらず、導通路１２３は外周面１２４にのみ設けられている。
【０１７９】
但し、本実施の形態１０にかかる配線基板においては、実施の形態２及び５にかかる配線基板と異なり、第１の接続端子１２１と第２の接続端子１２２とは、下面に設けられた配線パターン１２６ｂによって接続されている。また、第２の接続端子１２２は一部を除き、下面に設けられた配線パターン１２６ａによって導通路１２３に接続されている。更に、一の導通路１２３とそれ以外の導通路１２３とは、上面に形成された配線パターンに１２５よって接続されている。
【０１８０】
このように、本実施の形態１０にかかる配線基板では、導通路１２３は第１の接続端子１２１と第２の接続端子１２２との接続には用いられておらず、専ら第２の接続端子間の接続にのみ用いられており、この点で上述した実施の形態にかかる配線基板と異なっている。
【０１８１】
しかしながら、本実施の形態１０においても、従来例のような接続孔を設ける必要がないことから、従来例に比べて、基板面に形成する配線パターンの設計自由度を高めることができる。また、第２の接続端子１２２を配置できる領域を大きく確保できると言える。更に、上面の配線パターン間を利用して小型チップ部品を接続することで、設計自由度の高い高密度パッケージが実現出来る。
【０１８２】
なお、図１８（ａ）及び（ｂ）においても、ハッチングが施された部分には、実施の形態１と同様に有機皮膜が形成されている。また、図１８（ｂ）において、１２７は半導体素子を搭載するための半導体素子搭載領域である。
【０１８３】
本実施の形態１０にかかる配線基板の作製も、実施の形態１で説明した製造工程（図２及び図３参照）に準じて行なうことができる。つまり、図２及び図３で示したように、両面に金属箔が貼付された単層基板を親基板として用い、導通路となる貫通孔を親基板に形成し、親基板の基板面に第１の接続端子１２１、第２の接続端子１２２、各種配線パターン１２５、１２６ａ及び１２６ｂをフォトリソグラフやエッチングによって設け、更に貫通孔が厚み方向に分割されるように親基板を切断することによって、本実施の形態１０にかかる配線基板を得ることができる。
【０１８４】
なお、本実施の形態１０においては、貫通孔は外周形状に沿って設けるだけで良い。また、実施の形態１〜４で示した開口部を設ける必要はなく、半導体素子搭載領域９７には金属箔が除去されずに存置されている。
【０１８５】
次に、図１９及び図２０に基づいて本実施の形態１０にかかる半導体装置について説明する。図１９は本発明の実施の形態１０にかかる第１の半導体装置及びその製造工程を示す断面図であり、図１９（ａ）〜（ｅ）は一連の製造工程を示している。図２０は本発明の実施の形態１０にかかる第２の半導体装置及びその製造工程を示す断面図であり、図２０（ａ）〜（ｄ）は一連の製造工程を示している。なお、図１９及び図２０に示す配線基板の断面は、図１８中の切断線Ｆ−Ｆに沿って切断した断面であり、図１９及び図２０には断面に現れた線のみが示されている。
【０１８６】
先ず図１９に示す第１の半導体装置及びその製造工程について説明する。最初に、図１９（ａ）に示すように、図１８に示す配線基板が形成された親基板（厚み１５０μｍ）を用意する。なお、図１９において、１２８は有機皮膜、１２９は配線基板を構成する単層基板を示している。
【０１８７】
次いで、図１９（ｂ）に示すように、配線基板の半導体素子搭載領域１２７に銀ペーストやハンダ等の接続部材１３１を塗布又は配置し、その上に、予め５０μｍ以上の厚さに仕上げた半導体素子１３０を載せて加熱を行なう。これにより半導体素子１３１が配線基板に固定される。なお、加熱は、実施の形態５と同様に行なう（図１０（ｂ）参照）。
【０１８８】
次に、図１９（ｃ）に示すように、金、銅又は金合金で形成された金属細線１３３により、半導体素子１３０の接続端子１３２と配線基板の下面に設けられた第１の接続端子１２１とをワイヤーボンディングする。なお、ワイヤーボンディングも実施の形態５と同様に行なう（図１０（ｃ）参照）。
【０１８９】
次いで、図１９（ｄ）に示すように、ワイヤーボンディングが終了した半導体素子１３０と配線基板の中央部分とを下面側から封止樹脂１３４で封止する。封止樹脂１３４による封止も、実施の形態５と同様に行なう（図１０（ｄ）参照）。
【０１９０】
最後に、図１９（ｅ）に示すように、親基板をダイシングして配線基板を切り出す。ダイシングは、実施の形態１と同様に、外周形状に沿って設けられた貫通孔（導通路１２３となる貫通孔）が分割されるように行なう。
【０１９１】
図２０に示す第２の半導体装置及びその製造工程について以下に説明する。最初に、図２０（ａ）に示すように、図１８に示す配線基板が形成された親基板（厚み１５０μｍ）を用意する。なお、図２０において、１２８は有機皮膜、１２９は配線基板を構成する単層基板を示している。
【０１９２】
次いで、図２０（ｂ）に示すように、配線基板の下面に設けられた第１の接続端子１２１と、予め５０μｍ〜４００μｍの厚さに仕上げた半導体素子１３６の接続端子とをバンプ接点１３５を介して接合する。なお、バンプ接点１３５としては、実施の形態２と同様の低融点金属で形成したものを用いることができる（図６（ａ）参照）。
【０１９３】
更に、配線基板の半導体素子搭載領域１２７には、図１９（ｂ）の工程と同様に接続部材１３１を塗布又は配置しておき、バンプ接点１３５による接合と同時に、半導体素子１３６の中央部分と配線基板との接合も行なう。
【０１９４】
次に、図２０（ｃ）に示すように、半導体素子１３６を支持するための支持台１３９を配線基板に接着する。支持台１３９の接着は、実施の形態２と同様に、第１の接続端子１２１の外周側の領域にテープ状の接着剤１３８（厚み１０μｍ〜１５０μｍ）を配置し、接着剤１３８と支持台１３９の外周部とを重ね合わせて、加熱及び加圧することによって行なう。更に同時に、半導体素子１３６の支持台１３９側の面に銀ペーストやハンダ等の接続部材１３７を塗布又は配置しておき、半導体素子１３６と支持台１３９との接合も行なう。なお、本実施の形態１０においても、接着剤１３８としては、実施の形態１で述べた接着剤１９と同様に、テープ状以外の液状等の接着剤を用いることもできる。
【０１９５】
最後に、図１１（ｄ）に示すように、親基板をダイシングして配線基板を切り出す。ダイシングは、実施の形態１と同様に、外周形状に沿って設けられた貫通孔（導通路１２３となる貫通孔）が分割されるように行なう。
【０１９６】
このようにして、本実施の形態１０にかかる第１及び第２の半導体装置を得ることができる。なお、図１９及び２０においては図示されていないが、第２の接続端子（図１８（ｂ）参照）には、直径４０μｍ〜直径３００μｍ程度のハンダボールをハンダリフローによって取り付けることもできる。この場合は、ＢＧＡパッケージが得られる。
【０１９７】
（実施の形態１１）
次に本発明の実施の形態１１にかかる配線基板、半導体装置及び配線基板の製造方法について、図２１を参照しながら説明する。
【０１９８】
図２１は本発明の実施の形態１１にかかる配線基板の概略構成を示す図であり、図２１（ａ）は実施の形態１１にかかる配線基板の一方の基板面を示し、図２１（ｂ）は実施の形態１１にかかる配線基板の他方の基板面を示している。なお、図２１においても、図１と同様、図２１（ａ）に示された基板面を以下「上面」といい、図２１（ｂ）に示された基板面を以下「下面」という。
【０１９９】
図２１（ａ）及び（ｂ）に示すように、本実施の形態１１にかかる配線基板は、実施の形態１にかかる配線基板の上面に渦巻き状の配線パターン４０を形成して構成した配線基板である。
【０２００】
渦巻き状の配線パターン４０の中心には接続孔４１が設けられており、渦巻き状の配線パターン４０の一方の端部は接続孔４１の上面側の端部と電気的に接続されている。また、渦巻き状の配線パターン４０の他方の端部は、第１の接続端子１に接続されており、接続孔４１の下面側の端部は第２の接続端子２に接続されている。
【０２０１】
このように、本実施の形態１１にかかる配線基板においては、実施の形態１にかかる配線基板と異なり、一部の第１の接続端子１と一部の第２の接続端子２とが、渦巻き状の配線パターン４０及び接続孔４１を介して、接続されている。
【０２０２】
このため、本実施の形態１１にかかる配線基板も、上述した実施の形態１の有する効果を備えることができる。また、本実施の形態１１にかかる配線基板では、半導体素子面上に比べて広い領域に、渦巻き状パターンを設けることができるため、Ｌ値の大きいインダクタンスを形成できる。更に、接続孔４１の直下に第２の接続端子２を位置させた態様とすれば、ＣやＲの小さい高性能インダクタンスが実現できる。本実施の形態１１にかかる配線基板は、実装対象となる半導体素子が高周波用やＤＣ−ＤＣ電源用の半導体素子である場合に特に適している。
【０２０３】
なお、本実施の形態１１にかかる配線基板の作製は、実施の形態１で説明した製造工程（図２及び図３参照）に準じて行なうことができる。また、本実施の形態１１にかかる半導体装置の作製も、実施の形態１で説明した製造工程（図４参照）に準じて行なうことができる。
【０２０４】
（実施の形態１２）
次に本発明の実施の形態１２にかかる配線基板、半導体装置及び配線基板の製造方法について、図２２を参照しながら説明する。
【０２０５】
図２２は本発明の実施の形態１２にかかる配線基板の概略構成を示す図であり、図２２（ａ）は実施の形態１２にかかる配線基板の一方の基板面を示し、図２２（ｂ）は実施の形態１２にかかる配線基板の他方の基板面を示している。なお、図２２においても、図１と同様、図２２（ａ）に示された基板面を以下「上面」といい、図２２（ｂ）に示された基板面を以下「下面」という。
【０２０６】
図２２（ａ）及び（ｂ）に示すように、本実施の形態１２にかかる配線基板は、実施の形態１にかかる配線基板の上面に第３の接続端子４２を設けて構成した配線基板である。第３の接続端子４２は、実装対象となる半導体素子以外の実装部品との接続に用いられる。
【０２０７】
第３の接続端子４２は、外周面７に設けられた導通路３を介して第２の接続端子２に接続されている。なお、本実施の形態１２においては、第３の接続端子４２が第１の接続端子１に接続された態様とすることもできる。また、第３の接続端子４２が内周面８に設けられた導通路４を介して第１の接続端子１又は第２の接続端子２に接続された態様とすることもできる。
【０２０８】
このため、本実施の形態１１にかかる配線基板は、上述した実施の形態１の有する効果に加え、実装対象となる半導体素子以外の電子部品をも実装することができるという効果をも有している。実装する電子部品としては、例えば、チップ抵抗、チップコンデンサ、水晶発振器、小型インダクター、小型液晶等が挙げられる。
【０２０９】
なお、本実施の形態１２にかかる配線基板の作製は、実施の形態１で説明した製造工程（図２及び図３参照）に準じて行なうことができる。また、本実施の形態１２にかかる半導体装置の作製も、実施の形態１で説明した製造工程（図４参照）に準じて行なうことができる。
【０２１０】
（実施の形態１３）
次に本発明の実施の形態１３にかかる配線基板、半導体装置及び配線基板の製造方法について、図２３を参照しながら説明する。
【０２１１】
図２３は本発明の実施の形態１３にかかる配線基板の概略構成を示す図であり、図２３（ａ）は実施の形態１３にかかる配線基板の一方の基板面を示し、図２３（ｂ）は実施の形態１３にかかる配線基板の他方の基板面を示している。なお、図２３においても、図１と同様、図２３（ａ）に示された基板面を以下「上面」といい、図２３（ｂ）に示された基板面を以下「下面」という。
【０２１２】
図２３（ａ）及び（ｂ）に示すように、本実施の形態１３にかかる配線基板は、実施の形態１１にかかる配線基板の上面に、実施の形態１２と同様の第３の接続端子４２を更に設けて構成した配線基板である。つまり、本実施の形態１３にかかる配線基板の上面には、渦巻き状の配線パターン４１、接続孔４１及び第３の接続端子４２が設けられている。
【０２１３】
このため、本実施の形態１３にかかる配線基板は、実施の形態１１述べた効果と実施の形態１２で述べた効果との両方を有することができる。なお、本実施の形態１３にかかる配線基板の作製も、実施の形態１で説明した製造工程（図２及び図３参照）に準じて行なうことができる。また、本実施の形態１３にかかる半導体装置の作製も、実施の形態１で説明した製造工程（図４参照）に準じて行なうことができる。
【０２１４】
（実施の形態１４）
次に本発明の実施の形態１４にかかる配線基板、半導体装置及び配線基板の製造方法について、図２４を参照しながら説明する。
【０２１５】
図２４は本発明の実施の形態１４にかかる配線基板の概略構成を示す図であり、図２４（ａ）は実施の形態１４にかかる配線基板の一方の基板面を示し、図２４（ｂ）は実施の形態１４にかかる配線基板の他方の基板面を示している。なお、図２４においても、図１と同様、図２４（ａ）に示された基板面を以下「上面」といい、図２４（ｂ）に示された基板面を以下「下面」という。
【０２１６】
図２４（ａ）及び（ｂ）に示すように、本実施の形態１４にかかる配線基板は、実施の形態５にかかる配線基板の下面に、実施の形態１３と同様に、渦巻き状の配線パターン４１、接続孔４１及び第３の接続端子４２を設けて構成した配線基板である。
【０２１７】
本実施の形態１４においては、図２４（ａ）に示すように、渦巻き状の配線パターン４０は第２の接続端子９２が設けられた下面に形成されている。また、図２４（ｂ）に示すように、接続孔４１の上面側の端部は、第１の接続端子９１から半導体素子搭載領域９７に向かって延びる配線パターン４３を介して、第１の接続端子９１に接続されている。
【０２１８】
このように、本実施の形態１４においても、実施の形態１１及び１３と同様に、一部の第１の接続端子９１と一部の第２の接続端子９２とが、渦巻き状の配線パターン４０及び接続孔４１を介して、接続されている。但し、実施の形態１１及び１３と異なり、渦巻き状の配線パターン４０は第２の接続端子９２が設けられた下面に設けられる。このため、本実施の形態１４によれば、実施の形態１１及び１３に比べて、渦巻き状の配線パターンの配置の自由度を高くでき、又渦巻き状の配線パターンのためのスペースを大きくできるので、実施の形態１１及び１３の渦巻き状の配線パターンで得られるインダクタンスよりも更に大きなインダクタンスを得ることができる。
【０２１９】
なお、本実施の形態１４にかかる配線基板の作製も、実施の形態１で説明した製造工程（図２及び図３参照）に準じて行なうことができる。本実施の形態１４にかかる半導体装置の作製は、実施の形態５で説明した製造工程（図１０参照）に準じて行なうことができる。
【０２２０】
【発明の効果】
以上のように本発明によれば、半導体素子の接続端子に接続される第１の端子と外部に接続される第２の端子とを、配線基板の外周面や内周面に設けられた導通路によって接続することができる。このため、従来のように基板に多数の接続孔を設ける必要がなく、両基板面に金属層が形成された単層基板を用いて、配線基板及び半導体装置を得ることができるので、従来に比べて、配線基板及び半導体装置のコストの低減を図ることができる。更に、基板面における配線設計の自由度を著しく向上することができる。加えて、Ｌ、Ｃ、Ｒを組み込むこともでき、この場合は機能パッケージを実現出来る。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかる配線基板の概略構成を示す図であり、図１（ａ）は実施の形態１にかかる配線基板の一方の基板面を示し、図１（ｂ）は実施の形態１にかかる配線基板の他方の基板面を示している。
【図２】本発明の実施の形態１にかかる配線基板を作製するための親基板を示す平面図である。
【図３】本発明の実施の形態１にかかる配線基板の製造方法を示す断面図であり、図３（ａ）〜（ｇ）は一連の製造工程を示している。
【図４】本発明の実施の形態１にかかる半導体装置及びその製造工程を示す断面図であり、図４（ａ）〜（ｄ）は一連の製造工程を示している。
【図５】本発明の実施の形態２にかかる配線基板の概略構成を示す図であり、図５（ａ）は実施の形態２にかかる配線基板の一方の基板面を示し、図５（ｂ）は実施の形態２にかかる配線基板の他方の基板面を示している。
【図６】本発明の実施の形態１にかかる半導体装置及びその製造工程を示す断面図であり、図６（ａ）〜（ｄ）は一連の製造工程を示している。
【図７】本発明の実施の形態３にかかる配線基板の概略構成を示す図であり、図７（ａ）は実施の形態３にかかる配線基板の一方の基板面を示し、図７（ｂ）は実施の形態３にかかる配線基板の他方の基板面を示している。
【図８】本発明の実施の形態４にかかる配線基板の概略構成を示す図であり、図８（ａ）は実施の形態４にかかる配線基板の一方の基板面を示し、図８（ｂ）は実施の形態４にかかる配線基板の他方の基板面を示している。
【図９】本発明の実施の形態５にかかる配線基板の概略構成を示す図であり、図９（ａ）は実施の形態５にかかる配線基板の一方の基板面を示し、図９（ｂ）は実施の形態５にかかる配線基板の他方の基板面を示している。
【図１０】本発明の実施の形態５にかかる第１の半導体装置及びその製造工程を示す断面図であり、図１０（ａ）〜（ｅ）は一連の製造工程を示している。
【図１１】本発明の実施の形態５にかかる第２の半導体装置及びその製造工程を示す断面図であり、図１１（ａ）〜（ｄ）は一連の製造工程を示している。
【図１２】本発明の実施の形態６にかかる配線基板の概略構成を示す図であり、図１２（ａ）は実施の形態６にかかる配線基板の一方の基板面を示し、図１２（ｂ）は実施の形態６にかかる配線基板の他方の基板面を示している。
【図１３】本実施の形態６にかかる半導体装置及びその製造工程を示す断面図であり、図１３（ａ）〜図１３（ｅ）は一連の製造工程を示している。
【図１４】本発明の実施の形態７にかかる配線基板の概略構成を示す図であり、図１４（ａ）は実施の形態７にかかる配線基板の一方の基板面を示し、図１４（ｂ）は実施の形態７にかかる配線基板の他方の基板面を示している。
【図１５】本実施の形態７にかかる半導体装置及びその製造工程を示す断面図であり、図１５（ａ）〜図１５（ｅ）は一連の製造工程を示している。
【図１６】本発明の実施の形態８にかかる配線基板の概略構成を示す図であり、図１６（ａ）は実施の形態８にかかる配線基板の一方の基板面を示し、図１６（ｂ）は実施の形態８にかかる配線基板の他方の基板面を示している。
【図１７】本発明の実施の形態９にかかる配線基板の概略構成を示す図であり、図１７（ａ）は実施の形態９にかかる配線基板の一方の基板面を示し、図１７（ｂ）は実施の形態９にかかる配線基板の他方の基板面を示している。
【図１８】本発明の実施の形態１０にかかる配線基板の概略構成を示す図であり、図１８（ａ）は実施の形態１０にかかる配線基板の一方の基板面を示し、図１８（ｂ）は実施の形態１０にかかる配線基板の他方の基板面を示している。
【図１９】本発明の実施の形態１０にかかる第１の半導体装置及びその製造工程を示す断面図であり、図１９（ａ）〜（ｅ）は一連の製造工程を示している。
【図２０】本発明の実施の形態１０にかかる第２の半導体装置及びその製造工程を示す断面図であり、図２０（ａ）〜（ｄ）は一連の製造工程を示している。
【図２１】本発明の実施の形態１１にかかる配線基板の概略構成を示す図であり、図２１（ａ）は実施の形態１１にかかる配線基板の一方の基板面を示し、図２１（ｂ）は実施の形態１１にかかる配線基板の他方の基板面を示している。
【図２２】本発明の実施の形態１２にかかる配線基板の概略構成を示す図であり、図２２（ａ）は実施の形態１２にかかる配線基板の一方の基板面を示し、図２２（ｂ）は実施の形態１２にかかる配線基板の他方の基板面を示している。
【図２３】本発明の実施の形態１３にかかる配線基板の概略構成を示す図であり、図２３（ａ）は実施の形態１３にかかる配線基板の一方の基板面を示し、図２３（ｂ）は実施の形態１３にかかる配線基板の他方の基板面を示している。
【図２４】本発明の実施の形態１４にかかる配線基板の概略構成を示す図であり、図２４（ａ）は実施の形態１４にかかる配線基板の一方の基板面を示し、図２４（ｂ）は実施の形態１４にかかる配線基板の他方の基板面を示している。
【図２５】図２５（ａ）は従来の配線基板の一方の基板面を示す図であり、図２５（ｂ）は従来の配線基板の他方の基板面を示す図である。
【図２６】従来の配線基板を用いた半導体装置及びその製造工程を示す断面図であり、図２６（ａ）〜（ｃ）は一連の製造工程を示している。
【符号の説明】
１、５１、７１、８１、９１、１２１ 第１の接続端子
２、５２、７２、８２、９２、１２２ 第２の接続端子
３、５３、８３、９３、１２３ 外周面に設けられた導通路
４、５４、７４ 内周面に設けられた導通路
５ａ、５ｂ、４３、５５、７５、８５、９５、１２５ 上面に形成された配線パターン
６ａ、６ｂ、４４、５６ａ、５６ｂ、５６ｃ、５６ｄ、７６、８６、９６、１２６ａ、１２６ｂ 下面に形成された配線パターン
７、５７、７７、８７、９４、１２４ 外周面
８、５８、７８、８８ 内周面
９、６９、７９ 接着領域
１０、５０、７０、８０、１２７ 開口部
１１、６０、９９、１２９ 単層基板
１２ａ、１２ｂ 金属箔
１３ 親基板
１４ａ、１４ｂ 貫通孔
１５、１６、１７ フォトレジスト皮膜
１６ 導電膜
１８、６１、９８、１２８ 有機皮膜
１９、３５、６４、１１１、１３８ 接着剤
２０、６５、３３、１１０、１３９ 支持台
２１、３１、６３、１００、１０５、１１２、１３０、１３６ 半導体素子
２２、６６、１０１、１３１、１３７ 接続部材
２３、１１３、１３２ 半導体素子の接続端子
２４、１０２、１１５、１３３ 金属細線
２５、３６、６７、１０４、１０８、１１７、１３４ 封止樹脂
３０、５９、９７、１１８、１２７ 半導体素子搭載領域
３２、６２、１０６、１３５ バンプ接点
４０ 渦巻き状の配線パターン
４１ 接続孔
４２ 第３の接続端子
１０３ 半導体素子の接続端子
Claims (3)
- 配線基板と、半導体素子と、前記半導体素子を搭載するための支持台とを有し、
前記配線基板は、前記配線基板の第１の面に設けられ、且つ、半導体素子との接続に用いられる第１の接続端子と、前記第１の面の反対側の第２の面に設けられ、且つ、外部との接続に用いられる第２の接続端子と、前記第１の面に設けられた第１の配線パターンと、前記第２の面に設けられた第２の配線パターンと、前記配線基板の中央において前記配線基板を貫通する開口部とを備え、
前記配線基板の外周面および前記開口部の内周面には、複数の導通路が設けられ、
前記第１の接続端子は前記第１の配線パターンによって前記外周面に設けられた導通路及び前記内周面に設けられた導通路のうち少なくとも一方に電気的に接続され、
前記第２の接続端子は、前記第２の配線パターンによって、前記外周面に設けられた導通路及び前記内周面に設けられた導通路のうちの前記第１の接続端子が前記第１の配線パターンによって電気的に接続された導通路に電気的に接続され、
前記支持台は、前記開口部が前記支持台によって前記第２の面側から塞がれるように前記配線基板に固定され、
前記半導体素子は、前記内周面に囲まれるように前記支持台に固定され、
前記半導体素子の接続端子と前記第１の接続端子とは金属細線を介して電気的に接続されていることを特徴とする半導体装置。 - 配線基板と、半導体素子とを有し、
前記配線基板は、前記配線基板の第１の面に設けられ、且つ、半導体素子との接続に用いられる第１の接続端子と、前記第１の面の反対側の第２の面に設けられ、且つ、外部との接続に用いられる第２の接続端子と、前記第１の面に設けられた第１の配線パターンと、前記第２の面に設けられた第２の配線パターンと、前記配線基板の中央において前記配線基板を貫通する開口部とを備え、
前記配線基板の外周面および前記開口部の内周面には、複数の導通路が形成され、
前記第１の接続端子は前記第１の配線パターンによって前記外周面に設けられた導通路及び前記内周面に設けられた導通路のうち少なくとも一方に電気的に接続され、
前記第２の接続端子は、前記第２の配線パターンによって、前記外周面に設けられた導通路及び前記内周面に設けられた導通路のうちの前記第１の接続端子が前記第１の配線パターンによって電気的に接続された導通路に電気的に接続され、
前記半導体素子は、前記開口部の前記第１の面側において、前記開口部が前記半導体素子で塞がれ、且つ、前記半導体素子の接続端子がバンプ接点を介して前記第１の接続端子に接続されるようにして配置され、
前記バンプ接点及び前記開口部は、前記第２の面側から封止樹脂で封止されていることを特徴とする半導体装置。 - 前記第２の接続端子が、開口部を囲むように２列で配置されている請求項１または２に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002163508A JP3914094B2 (ja) | 2002-06-04 | 2002-06-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002163508A JP3914094B2 (ja) | 2002-06-04 | 2002-06-04 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004014651A JP2004014651A (ja) | 2004-01-15 |
| JP3914094B2 true JP3914094B2 (ja) | 2007-05-16 |
Family
ID=30431975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002163508A Expired - Fee Related JP3914094B2 (ja) | 2002-06-04 | 2002-06-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3914094B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006100385A (ja) | 2004-09-28 | 2006-04-13 | Rohm Co Ltd | 半導体装置 |
| US11842972B2 (en) | 2004-09-28 | 2023-12-12 | Rohm Co., Ltd. | Semiconductor device with a semiconductor chip connected in a flip chip manner |
| US8159829B2 (en) | 2006-04-10 | 2012-04-17 | Panasonic Corporation | Relay substrate, method for manufacturing the relay substrate and three-dimensional circuit device using the relay substrate |
| JP4758813B2 (ja) * | 2006-04-26 | 2011-08-31 | 新光電気工業株式会社 | 実装基板 |
| JP2013191898A (ja) * | 2013-07-04 | 2013-09-26 | Rohm Co Ltd | 半導体装置 |
-
2002
- 2002-06-04 JP JP2002163508A patent/JP3914094B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004014651A (ja) | 2004-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI587759B (zh) | 三維空間封裝結構及其製造方法 | |
| KR101193416B1 (ko) | 3차원 실장 반도체 장치 및 그의 제조 방법 | |
| TWI415542B (zh) | A printed wiring board, and a printed wiring board | |
| US5689091A (en) | Multi-layer substrate structure | |
| US8399776B2 (en) | Substrate having single patterned metal layer, and package applied with the substrate , and methods of manufacturing of the substrate and package | |
| JP4830120B2 (ja) | 電子パッケージ及びその製造方法 | |
| JP2005294547A (ja) | 半導体装置およびその製造方法 | |
| JP2004537849A (ja) | リードレスマルチダイキャリアの構造およびその作製のための方法 | |
| KR20010104217A (ko) | 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 | |
| JPH08181275A (ja) | 半導体デバイスのパッケージ方法および半導体デバイスのパッケージ | |
| WO2007102358A1 (ja) | 電子デバイスパッケージ、モジュール、および電子機器 | |
| JP2015225895A (ja) | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 | |
| JPH09199635A (ja) | 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ | |
| JP3914094B2 (ja) | 半導体装置 | |
| JP2009135391A (ja) | 電子装置およびその製造方法 | |
| JP4438389B2 (ja) | 半導体装置の製造方法 | |
| CN110858576B (zh) | 覆晶封装基板及其制法 | |
| JP2005277355A (ja) | 回路装置 | |
| JP2870533B1 (ja) | 半導体装置およびその製造方法 | |
| JP2020129637A (ja) | 電子装置及び電子装置の製造方法 | |
| JP2004193186A (ja) | 配線基板及びその製造方法並びに半導体装置 | |
| CN215266272U (zh) | 基于铜箔载板的高散热板级扇出封装结构 | |
| JPH09266266A (ja) | 半導体装置およびその製造方法並びに半導体装置のキャップ | |
| CN215266271U (zh) | 基于铜箔载板的正反面芯片集成封装结构 | |
| JPS58134450A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041102 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070201 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |